JPH0250742A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0250742A
JPH0250742A JP63201686A JP20168688A JPH0250742A JP H0250742 A JPH0250742 A JP H0250742A JP 63201686 A JP63201686 A JP 63201686A JP 20168688 A JP20168688 A JP 20168688A JP H0250742 A JPH0250742 A JP H0250742A
Authority
JP
Japan
Prior art keywords
state history
input
register
trace
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63201686A
Other languages
English (en)
Other versions
JP2696970B2 (ja
Inventor
Akira Takakusaki
高草木 明
Mitsuo Morohashi
諸橋 光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63201686A priority Critical patent/JP2696970B2/ja
Publication of JPH0250742A publication Critical patent/JPH0250742A/ja
Application granted granted Critical
Publication of JP2696970B2 publication Critical patent/JP2696970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概要) ある処理を行う際の状態履歴の記録を行う手段を有する
情報処理装置に関し、 前記状態履歴の記録を行なうか否かの決定を高速化する
ことを目的とし、 前記処理で使用するデータ内の特定の位置に状態履歴記
録ビットを設け、前記処理を行う際の状態履歴の記録を
行うか行わないかを判定する命令が出された時、前記状
態履歴記録ビットを演算する演算手段と、前記演算の結
果により、状BM歴の記録の実行、不実行を制御する状
態履歴の記録の実行制御手段を設ける構成とする。
〔産業上の利用分野〕
本発明は、情報処理装置の比較的短いステップの処理を
行うことが多いプロセッサに於いて、前記処理を行った
際の状態履歴の記録を行うか否かの決定方式に関する。
〔従来の技術〕
情報処理装置の入出カプロセッサは、中央処理装置に代
わり入出力に関する制御を行うもので、情報処理装置の
、データ転送制御、入出力の割り込み処理等を行う、こ
れは、中央処理装置は演算処理に専念することにより、
情報処理装置の処理能力の向上を図るものである。
さて、前記入出カプロセッサは、データ転送制御だけで
は無く、各種入出力処理時の状態履歴の記録実行の決定
も行う。これは、情報処理装置が、どの様な動作を、ど
の様な装置を用いて行ったかを、ローカルストレージ等
の記録装置に記録することにより、前記入出力処理時に
障害等が発生したときに、前記記録を障害解析等に用い
るものである。また、前記状態履歴の記録の実行をトレ
ースとも言う。
第4図は従来の入出カプロセッサの入出力処理時に於け
る、状態履歴の記録実行の可否を判定する命令の実行に
関するブロック図である。第4図中、41は入出カプロ
セッサ(IOP)、42は中央処理装置(CPU)、4
3は主記憶装置(MSU)、44は命令制御部、45は
命令実行部、46は入出カプロセッサレジスタ(以下、
IOPレジスタと略す)、47はローカルストレージ、
48はトレース制御テーブル、49は比較レジスタであ
る。
以下、図面に従って、従来例を説明する。
先ず、入出カプロセッサが状態履歴の記録実行の可否を
判定する為に、予め、入出カプロセッサ41内のトレー
ス制御テーブル48に、入出力装置によるトレース条件
を1又は複数記憶しておく。
更に、動作によるトレース条件を1又は複数記憶してお
く。前記トレース制御テーブルはRAM(ランダム・ア
クセス・メモリ)又は、レジスタで構成されている。
さて、情報処理装置の中央処理装置42は、入出カプロ
セッサ41に入出力処理を指令したとする。
前記指令は入出カプロセッサ41内の命令制御部44に
入力される。IOPレジスタ46には、チャネル情報、
す゛ブチャネル情報がローカルストレージ47.主記憶
装置43から読み出されている。命令制御部44は前記
指令を解釈し、入出力処理を実行するために必要なチャ
ネル情報及びサブチャネル情報を、前記チャネル情報及
びサブチャネル情報が記憶されているIOPレジスタ4
6から選ぶ。
また前記処理実行時の状態履歴の記録の実行を行うか否
かを決定するために、命令制御部44は、状態履歴の記
録実行の可否を判定する命令を実行する。
さて、トレース制御テーブル48には、トレース実行を
決定する条件として、どの装置を使用した入出力処理の
ときに状態履歴の記録を行うかというトレース条件(以
下、装置トレース条件と略す)と、どのような動作の入
出力処理の時に状態履歴の記録を行うかというトレース
条件(以下、動作トレース条件と略す)が、それぞれ1
又は複数個づつ記憶されている。
前記命令が出された後、比較演算を行うために、トレー
ス制御テーブル48に記憶されている装置トレース条件
を、比較レジスタ49に移す。その後前記チャネル情報
又は、サブチャネル情報内に記憶されている前記入出力
処理で使用する装置と、前記装置トレース条件と比較し
、結果を比較レジスタ49に格納する。前記結果が一致
しなければ、トレース制御テーブル48に記憶されてい
る、その他の装置トレース条件と、比較する。前記比較
は一致するまで続けられる。前記比較により、どの条件
とも一致しなかった場合は、前記入出力処理時の状態履
歴の記録は行われない。
前記装置トレース条件の何れかと一致した場合を考える
。前記の場合は、その後、中央処理装置42からの動作
の指示と、前記トレース制御テーブル48内の、動作ト
レース条件と比較する。比較の条件は、上記同様複数個
設けられており、比較レジスタ49に前記条件が写され
、比較が行われる。比較の結果は、比較レジスタ49に
記憶される。条件が一致すれば、入出力処理時の状態履
歴の記録が実行される。また、前記条件の比較は命令実
行部45で行っているものとする。入出力処理の指令が
、中央処理装置42から入出カプロセッサ41に指示さ
れ、状態履歴の記録実行可否の判定命令が実行され、状
態履歴の記録を行うか行わないかが決定してから、前記
入出力処理が実行される。
また、装置トレース条件、及び、動作トレース条件が、
それぞれ、チャネル情報又はサブチャネル情報、中央処
理装置42からの指令と一致したときのみトレースがお
こなわれ、前記入出力処理実行中の状態履歴が記録され
る。その後、前記入出力処理実行中に障害が発生した場
合は、前記状態履歴を障害解析のために使用する。
さて、経験的な判断から、ある装置を使用する場合は障
害が起きない、または、ある動作を行う時には障害が起
きないと分かった時は、前記障害が起きない装置に対応
する装置トレース条件、前記動作に対応する動作トレー
ス条件は、前記トレース制御テーブル48から、抹消さ
れる。
従来、この様に入出力処理時の状態履歴の記録実行の可
否の判定を行ってきた。
〔発明が解決しようとする課題〕
従来、上記の様に、トレース制御テーブル48に記憶さ
れている、装置トレース条件と、動作トレース条件を、
各々チャネル情報またはサブチャネル情報、中央処理装
置からの指示と比較して、状態履歴の記録をするかどう
か判定した。
前記条件が一致したら、更に、動作トレース条件と中央
処理装置から指示された動作種類のデータと比較し、一
致したら状態履歴の記録を行う。
一致しなければ比較は行わない。
この方式では、装置トレース条件、および動作トレース
条件はそれぞれ、複数個設けられている。
従って、チャネル情報、又は、サブチャネル情報は、複
数の装置トレース条件の内のいずれかと一致するまで、
複数回比較が続けられる。一致しなかった場合は全ての
装置トレース条件と比較を行うことになる。
装置トレース条件の何れかが一致しても、その後、動作
トレース条件と中央処理装置からの指示との比較を行う
ので、更に、複数回比較を行うことになる。
よって、装置トレース条件、動作トレース条件が多数あ
る場合は、トレース決定までにかなりの時間を要するこ
とになる。
従って、ステップ数の少ない処理をすることの多い入出
カプロセッサでは、トレースの可否の判定に長時間かか
ると、スルーブツトの低下を引き起こし、入出力処理に
時間がかかってしまう。
昨今、情報処理装置の高速化が強く求められている。入
出力装置もその例外ではなく、トレース決定の高速化の
果たす役割は大きい。
従って、本発明は、前記トレース実行の決定を短時間で
行う決定方法を提供するものである。
〔課題を解決するための手段〕
第1図は、本発明の原理説明図である。1は状態履歴の
記録を行うか行わないか判定する命令、2は演算手段、
3は状態履歴の記録の実行制御手段、4はデータ内の特
定の位置に設けられた状態履歴記録ビットである。
処理実行時に状態履歴の記録を行うか行わないかを判定
する命令1が出された時、データ内の特定の位置に設け
られた、状態履歴記録ビット4を、演算手段2により演
算し、前記演算結果により、状態履歴の記録の実行、不
実行を制御する状態履歴の記録実行制御手段3を設けた
ことを特徴とする。
〔作用〕
本発明では、ある処理が使用するデータの所定の位置に
、状態履歴記録ビットを設け、状B履歴の記録を行うか
行わないかを判定する命令により、前記ビットを論理式
で計算して、トレースを行うか否かを決定する。
本発明は、装置トレース条件及び動作トレース条件を格
納するトレース制御テーブルを設けず、ある処理が使用
する情報の中に前記処理に対応する状態履歴記録ビット
を設けたので、前記情報を使用するときにだけ、前記処
理に対応する状態履歴記録ビットを参照する。従って、
前記処理とは関係ない条件は、前記状態履歴を行うかど
うか判定する論理式で計算されない。つまり、−度の論
理式で状態履歴を行うか否かが決定される。 よって、
状態履歴の記録を行うか否かの判定が、短時間で実行で
き、スループットを向上でき、高速化の要求に答えるこ
とができる。
〔実施例〕
第2図は、本発明の実施例の入出力プロセ・ノサ装置内
部のレジスタとローカルストレージ及び、前記入出カプ
ロセッサ装置の外部に位置する主記憶装置の説明図、第
3図は状態履歴の記録を行うか行わないか判定する命令
のフォーマットである。
第2図中、20はレジスタ0121は入出カプロセッサ
レジスタ(以下、IOPレジスタと略す)、22は主記
憶装置、23はローカルストレージ、24はオール・ト
レース・モード・ビット(以下、ATMBと略す)、2
5はルーチン・トレイス・イネプル・ビット(以下、R
TEBと略す)、26.26′はチャネル情報、27,
27゛はサブチャネル情報、28.29はセレクティブ
・トレース・イネプル・ビット(以下、5TEBと略す
)、203は中央処理装置(CPU)、202は命令制
御部、204は命令実行部である。
レジスタ0はIOPレジスタ21の一部である。
5TE828.29は、ある装置を用いて入出力処理を
行う時にトレースを行うか否かを決定するための演算の
対象となるビットである。RTEBは、ある動作を行う
入出力処理の場合にトレースを行うか否かを決定するた
めの演算の対象になるビットで、予めレジスタ0に複数
個もうけられている。ATMBは、前記5TEBの条件
を無効化する参照ビットである。5TEBをチャネル情
報及びサブチャネル情報に設け、データ内の特定の位置
に設けられた状態履歴記録制御ビットとして構成する。
また、ATMB、RTEBも状態履歴記録制御ビットと
して構成する。301,302はレジスタセレクト信号
線、401,402はデータ移動信号線である。レジス
タセレクト信号線301はATMB24.RTEB25
を含むレジスタ0の情報を命令実行部204に写す為に
、レジスタOのアドレスを指定する信号線である。レジ
スタセレクト信号線302は、命令実行部204に写す
チャネル情報、サブチャネル情報が含まれるレジスタを
指定するための信号線である。データ移動信号線401
,402は、レジスタ0゜及び前記チャネル情報又はサ
ブチャネル情報を命令実行部204に移動するための信
号線である。
第3図は状態履歴の記録を行うか行わないか判定する命
令のフォーマットである。第3図中、31は命令コード
部、32は前記動作の種類に対応する前記RTEBの中
からの選択を指定する第1のビットセレクト、33はレ
ジスタ中のチャネル情報とサブチャネル情報の選択を指
定するレジスタセレクト、34は前記選択されたチャネ
ルデータもしくはサブチャネル情報の中の5TEBのビ
ットを指定する第2のビットセレクトである。
前記ビットを論理式で演算する演算手段は命令実行部2
04、状態履歴の記録の実行制御手段は命令制御部20
2が兼ねる構成とする。
以下、図面に従って本発明の詳細な説明する。
どの装置を使用した入出力処理の時に状態履歴の記録を
行なうかという条件を決定する為に、予め、状態履歴を
とる必要のある入出力装置のチャネル情報及びサブチャ
ネル情報内の5TEBに、“1″を、又、履歴をとる必
要のない装置の5TEBには、“O″を立てておく。ま
た、前記入出カプロセッサ装置内部のチャネルデータを
格納するIOPレジスタ21の一部にATMBとRTE
Bを設ける。実施例では、レジスタ0に設けている。
前記ATMB、RTEBにも“1″又は“0′が立てで
ある。RTEBは、どのような動作の入出力処理の時に
状態履歴の記録を行うかという条件で、各動作に対応し
て複数のビットが設けられ、それぞれに“1”又は“0
”が立てである。
さて、情報処理装置の中央処理装置203から、入出力
処理の指令が出されたとする。前記入出力処理は従来通
り、入出カプロセッサ内の命令制御部202に指示され
る。
命令制御部202は前記命令実行に必要なチャネル情報
及びサブチャネル情報を、ローカルストレージ23、主
記憶装置22からIOPレジスタ21に読み出す。チャ
ネル情報及び、サブチャネル情報はIOPレジスタ内の
所定の位置に記憶される。前記、チャネル情報及びサブ
チャネル情報は、中央処理装置203からの処理に使用
される物のみがIOPレジスタ21の前記所定の位置に
読み出される。
さて、中央処理装置203から、前記入出力処理が命令
制御部202に指示されたとき、命令制御部202は前
記処理実行時の状態履歴の記録を行うか行わないか判定
する命令(第3図参照)を実行するように予めプログラ
ムされているものとする。前記処理実行時の状態履歴の
記録を行うか行わないか判定する命令(以下、トレース
判定命令と略す)は、中央処理装置203が命令制御部
202に、ある入出力処理を指示した際に、前記処理に
対応するルーチンを実行する。前記ルーチンは、通常、
マイクロ命令で構成されており、そのルーチンの中に、
前記入出力処理に対応するトレース判定命令が含まれて
いる。前記ルーチンに含まれるトレース判定命令は、前
記ルーチンに対応するRTEBのアドレスを指示する。
またチャネル情報の状態履歴参照ビット、サブチャネル
情報の状態履歴参照ビットの何れを参照するかも指示す
る。
前記トレース判定命令が出されたら、前記入出力処理で
使用するチャネル情報27°、サブチャネル情報28”
の何れのビットを参照するかによって、前記情報を格納
しているレジスタを、レジスタセレクト33によって、
前記レジスタのアドレスをレジスタセレクト信号線30
2を通じて、レジスタ21に指示する。前記レジスタの
選択は命令制御部202が判断する。
また、レジスタOの情報を命令制御部202に移動させ
るために、前記レジスタ0内の情報をレジスタセレクト
信号線301を通じて、IOPレジスタ21に指示する
前記10Pレジスタ21から読みだされた情報は、デー
タ移動信号線401.402を経て、命令実行部に移さ
れる。チャネル情報27°が、命令実行部204に移動
したとする。
前記命令のフォーマットの第1ビツトセレクト32によ
り、前記中央処理装置から入出力処理が行おうとする動
作に対応する参照ビットを、レジスタ0の情報から、R
TEB25により選択する。
更に、第2のビットセレクト34により、前記チャネル
情報27゛から、前記処理で使用する装置に対応する参
照ビットの位置を指定し選択する。
そこで、前記レジスタOの先頭ビットに格納された、A
TMB24も参照する。
前記ATMB、5TEB、RTEB、が決定後、前記状
態履歴の記録を行うか行わないか判定する命令により、
RTEBx (ATMB+5TEB)の論理式をとり、
前記論理の結果が1なら、状態履歴を記録し、0なら記
録しない。つまり、1命令の実行(ビットの選択とその
論理演算)で状態履歴の記録を行なうか行わないかを判
定出来る。
前記RTEB、5TEBには通常、1が立てである。し
かし、ある装置の使用に限っては、障害が発生しないこ
とや、ある動作に限っては、障害が発生しないことが判
れば、前記RTEB、5TEBを0に書き換える。また
、装置に関係無く、どのような動作の入出力処理のとき
に行うかという条件のみで、状態履歴の記録を行うか否
かの判定を行いたい時、つまり、RTEBのみで判定を
行いたいときは、ATMBを“1″にすることによって
、5TEBはトレース決定には無関係になり、上記を満
足できる。前記ATMBを“1”にするか、“0”にす
るかは、情報処理装置が起動時に、情報処理装置の使用
者が決定する。ま−た、チャネル情報の状態履歴参照ビ
ット、サブチャネル情報の何れの5TEBを使用するか
の選択も同様とする。
以上、実施例に従い、本発明を説明した。実施例では、
レジスタOにATMBを設けたがこれにこだわる物では
ない。また、チャネル情報内の参照ビットはチャネル情
報内の何処に設けるかは、特にこだわらない。更に、入
出カプロセッサを例に実施例を説明したが、これにこだ
わる物でもない。
このように、本発明は本発明の要旨に従い種々の変形が
可能であり、本発明はこれらを排除するものではない。
〔効果〕
本発明によると、状態履歴の記録を行うか否かの決定が
、状態履歴の記録をとるべき条件が多数ある場合でも、
常に1命令の実行で判定できる。
よって、前記決定の処理が高速化し、情報処理装置の高
速化に繋がるものである。
【図面の簡単な説明】
第1図は、本発明の原理説明図、第2図は、本発明の実
施例の入出カプロセッサ装置内部に設けられたレジスタ
とローカルストレージ、及び、主記憶装置の説明図、第
3図は状態履歴の記録を行うか行わないか判定する命令
のフォーマット、第4図は従来の入出カプロセッサの入
出力処理時に於ける、状態履歴の記録実行の可否を判定
する命令の実行に関するブロック図である。 1・・・状態履歴の記録を行うか行わないか判定する命
令 2・・・演算手段 3・・・状態履歴の記録の実行制御手段4・・・状態履
歴参照ビット 20・・・レジスタ0 21・・・入出カプロセッサレジスタ(IOPレジスタ
) 22・・・主記憶装置(MSU) 23・・・ローカル・ストレージ 24・・・オール・トレース・モード・ビット(ATM
B) 25・・・ルーチン・トレース・イネプル・ビ・ン ト
 (RTEB) 26.26′ ・・・チャネル情報 27.27° ・・・サブチャネル情報28.29・・
・セレクティプ・トレース・イネプル・ビット(STE
B) 201・・・参照ビット信号線 203・・・中央処理装置(CPU) 202・・・命令制御部 204・・・命令実行部 31・・・命令コード部 32・・・第1のビットセレクト 33・・・レジスタセレクト 34・・・第2のビットセレクト 301.302・・・レジスタセレクト信号線41・・
・入出カプロセッサ(IOP)42・・・中央処理装置
(CPU) 43・・・主記憶装置(MSU) 44・・・命令制御部 45・・・命令実行部 46・・・入出カプロセッサレジスタ(IOPレジスタ
) 47・・・ローカルストレージ 48・・・トレース制御テーブル 49・・・比較レジスタ

Claims (1)

  1. 【特許請求の範囲】 ある処理を行う際の状態履歴の記録を行う手段を有する
    情報処理装置に於いて、 前記処理で使用するデータ内の特定の位置に状態履歴記
    録ビットを設け、 前記処理を行う際の状態履歴の記録を行うか行わないか
    を判定する命令が出された時、前記状態履歴記録ビット
    を演算する演算手段と、 前記演算の結果により、状態履歴の記録の実行、不実行
    を制御する状態履歴の記録の実行制御手段を設けたこと
    を特徴とする状態履歴の記録実行の決定方式。
JP63201686A 1988-08-12 1988-08-12 情報処理装置 Expired - Fee Related JP2696970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63201686A JP2696970B2 (ja) 1988-08-12 1988-08-12 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63201686A JP2696970B2 (ja) 1988-08-12 1988-08-12 情報処理装置

Publications (2)

Publication Number Publication Date
JPH0250742A true JPH0250742A (ja) 1990-02-20
JP2696970B2 JP2696970B2 (ja) 1998-01-14

Family

ID=16445221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63201686A Expired - Fee Related JP2696970B2 (ja) 1988-08-12 1988-08-12 情報処理装置

Country Status (1)

Country Link
JP (1) JP2696970B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57189229A (en) * 1981-05-18 1982-11-20 Hitachi Ltd Recording and controlling system for career information
JPS58189304A (ja) * 1982-04-27 1983-11-05 Tanaka Kikinzoku Kogyo Kk 電気接点材料の製造方法
JPS60100853U (ja) * 1983-12-09 1985-07-09 株式会社日立製作所 入出力事象記録機構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57189229A (en) * 1981-05-18 1982-11-20 Hitachi Ltd Recording and controlling system for career information
JPS58189304A (ja) * 1982-04-27 1983-11-05 Tanaka Kikinzoku Kogyo Kk 電気接点材料の製造方法
JPS60100853U (ja) * 1983-12-09 1985-07-09 株式会社日立製作所 入出力事象記録機構

Also Published As

Publication number Publication date
JP2696970B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US4215400A (en) Disk address controller
US5548788A (en) Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
JPS6258341A (ja) 入出力割込処理方式
US4535420A (en) Circular-queue structure
JPH0217560A (ja) データ処理サブシステム制御方法
JPH0250742A (ja) 情報処理装置
JPH0277884A (ja) 情報検索装置
JPH03137736A (ja) マイクロプロセッサ動作トレース方式
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2802109B2 (ja) メモリアクセス制御方式
JP2727023B2 (ja) 情報処理装置
KR20060084949A (ko) 직접 메모리 억세스 제어방법 및 그 장치
JPS5925264B2 (ja) ベクトル命令処理方式
JP3024719B2 (ja) プログラマブルコントローラの演算処理方法
JPS6218932B2 (ja)
JPH0418658A (ja) 機能分散型計算機システム
JPS62125437A (ja) 付加プロセツサの制御方法
JPS6191738A (ja) 情報処理装置
JPS6286425A (ja) 磁気デイスク制御装置
JPH01300352A (ja) ダンプ領域指示制御方式
JPS6212555B2 (ja)
JPS5954091A (ja) 電子計算機
JPH05101110A (ja) データベース演算処理装置
JPS62114045A (ja) アドレスモ−ド制御方式
JPH0212440A (ja) Fifo型キャッシュメモリ付メインメモリ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees