JPH02500231A - 電子モジユール回路用テープの生産方法とこの方法によつて得られるテープ - Google Patents

電子モジユール回路用テープの生産方法とこの方法によつて得られるテープ

Info

Publication number
JPH02500231A
JPH02500231A JP63504423A JP50442388A JPH02500231A JP H02500231 A JPH02500231 A JP H02500231A JP 63504423 A JP63504423 A JP 63504423A JP 50442388 A JP50442388 A JP 50442388A JP H02500231 A JPH02500231 A JP H02500231A
Authority
JP
Japan
Prior art keywords
strip
sheet
conductors
circuit
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63504423A
Other languages
English (en)
Other versions
JP2632992B2 (ja
Inventor
シユタムプフリ，ジヤン‐マルセル
Original Assignee
ウーテーアー・エス・アー・フアブリツク・デボーシユ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウーテーアー・エス・アー・フアブリツク・デボーシユ filed Critical ウーテーアー・エス・アー・フアブリツク・デボーシユ
Publication of JPH02500231A publication Critical patent/JPH02500231A/ja
Application granted granted Critical
Publication of JP2632992B2 publication Critical patent/JP2632992B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1825—Handling of layers or the laminate characterised by the control or constructional features of devices for tensioning, stretching or registration
    • B32B38/1833—Positioning, e.g. registration or centering
    • B32B38/1841—Positioning, e.g. registration or centering during laying up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電子モジュール回路用テープの生 童男法とこの方法によって得られ るテープ たわみ性を有する薄い電子モジュールに関連した本発明は、各回路が絶縁基板と 、基板の一つの表面に配置された薄い導体のパターンから構成される、こうした モジュール用の回路を大量生産する方法に関する。回路が形成された一つの表面 には、さらに、少なくとも１つの電子コンポーネントが配置され、導体と接続さ れている。本発明は、さらに、とシわけ、このようなテープだけでなく、モジュ ール用回路の多重性を有するテープ提供することを意図した、中間体としてのテ ープを大量生産する方法に関する。
こうしたモジュールはよく知られておシ、それらの薄い厚さ及びそれらのたわみ 性を考慮すると、それらは主として小さなサイズの製品の一部を形成することを 意図している。これらの製品のうちでも、とシわけ注意しなければならないのは ：電子時計のムーブメントだけでなく、クレジットカード、パーキングカード、 テレフォンカード等のような喚スマートカード′とも呼ばれる電子カードである 。
例えば、フランス特許ＦＲ２，４１２，２２５には、薄い回路と電子コンポーネ ントを有する電子時計のモジュールを大量生産する方法が記載されている。この 方法は、本質的に、基板によって絶縁テープ状フィルムを与え、このフィルムに 薄い金属ストリップを固着させ、フォトリングラフイーによって導体のパターン を形成し、そうすることによって、ストリップの非有効部分を除去し、これによ って、基板と導体が回路を形成するようにし、電子コンポーネントをこれらの導 体に接続し、最後に、こうして得られｆｃモジュールをスタンピングによってそ れらを支持する働きをしているフィルムから分離することにちる。
しかし、この実施方法には、いくつかの欠点がある。まず、時間がかかるという ことと、高価であるということを別にしても、フォトリングラフィによるメタル テープの処理には、絶縁フィルムのイオン汚染を生じることによって、モジュー ルの長期にわたる信頼性を減する、溶剤による金属の化学エツチングが伴う。第 ２に、フォトリングラフィ処理が電気的に絶縁された導体を形成するという事実 によって、モジュールに、放電に敏感な集積回路のような電子コンポーネントが 含まれている場合、モジュールも、それらの製造の最終段階において、あるいは 、保管時に、こうした放電に極めて敏感になる。。
スイス特許ＣＨ６０８，３１４には、エツチングを必要としないという利点を有 する、モジュール用回路を大量生産するもう１つの方法が記載されている。その 方法は、やはシテープ形態で、絶縁フィルムを用意し、このフィルムに、スタン ピングによって導体があらかじめ切シ離され、各導体は、その両端の一方でスト リップの残シの部分につながったままに力っている、金属ストリップを固着させ ることにある。
しかし、固着工程と同時に、導体もストリップから切り離される。このため、前 の方法と同様、この方法によって、絶縁された導体が回路に形成され、従って、 電撃に対し保護されないモジュールが生じる。
従って、先行技術で既知の方法には、ストリップから余分な金属を全て除去し、 最終的な形態における導体だけを回路基板上に残すステップが含まれるが、これ らの導体は、結線的に、電気的に絶縁されるという欠点が備わっている。
本発明の目的は、この欠点を被ることのない、モジュール用の回路を形成するこ とを意図したテープの大量生産を行なう方法を提案することにある。
この目的を達成するため、本発明による大量生産の方法は、それがニ ー　各導体がそのままブリッジによってテープにつながっているようなやシ方で 、回路の導体のパターンを形成する、ストリップにまっすぐに通って伸びる一連 の開口部を備えた金属ス）ＩＪツブを用意し；−回路用基板の形成を意図した複 数の絶縁シートを用意し、 −導体の各パターンが、少なくともシートの一部と共に、回路を形成し、その一 方で、ストリップとシートがテープを形成するよう々やシ方で、ストリップの一 方の面に接着剤で各シートを固着させることにあるという点において特徴をなし ている。
本発明による方法の利点の１つは、表面の一方に、ガルヴァーニ電気的に、金属 ストリップに接続されたままになっている導体を備えたテープを提供することに ある。
本発明のもう１つの目的は、本方法によって得られるテープである。
本発明の他の特性及び利点については、添付の図面に関して行なわれ、制限を加 えるものではない例によって、電子モジュールのだめの回路を形成することを意 図したこうしたテープを大量生産する方法の一例を示す下記説明から明らかにな る。同じ参照番号が同様の素子を示している該図面中ニー　第１図は、クレジッ トカードに組み込まれる電子モジュール用の回路の導体を形成する一連の開口部 が設けられた薄い金属ストリップの一部を示している； −第２図は、クレジットカード用の４つの集積回路を接続するための穴を備えた 絶縁シートを示している； −第３図は、金属ストリップに固着され、共に、本発明による、４つの回路を備 えたテープの一部を形成する絶縁シートを示している； −第４図は、４つの集積回路が４つの電子モジュールを構成するように配置され た、第３図に示す回路を示している； −第５図は、各モジュールがあらかじめ切シ離されているが、金属ストリップと つながったままになっている、樹脂によって保護された集積回路を備えるその最 終構造の電子モジュールを示している；−第６図は、アナログ式時計に組み込む ためのモジュールの導体を形成する開口部を備えた金属ストリップの部分図であ る； −第７図は、時計用のこのモジュールと、そのさまざまなコンポーネント素子を 示している；−第８図は、第４図に示すモジュールのうちの１つに関するライン ｖｉ−ｖｍに沿った部分断面図である； −第９図は、第７図に示す時計用モジュールに関するラインＩＸ−ＩＸ　に沿っ た部分断面図である。
この場合、各モジュールが単一の電子コンポーネント素子工た、クレジットカー ド用の完全な電子モジュールの大量生産を例としてとシ上げて、本発明の説明を 行なう。この生産方法には、モジュール用の回路を形成することを意図したテー プを生産することにある重要な中間ステップが含まれており、このステップは、 それだけで本発明を構成する。もちろん、こうして得られるテープは、他の多く のフィールドで、とシわけ、電子時計のモジュールを生産するフィールドにおい て有効に用いることができる。
本発明による方法で、テープ、従って、電子モジュールを得るためには、まず、 薄い金属ストリップを用意する必要がある。その厚さは一般に７５マイクロメー トルであるが、５０マイクロメートルと１５０マイクロメートルの間で変動する 可能性のあるこのストリップは、都合のよいことに、ニッケルまたはＡＲＣＡＰ （銅、ニッケル、及び、亜鉛の合金）から作られる。
第１図には、参照番号１で表示のこうしたストリップが示されている。ストリッ プの長さは確定していないが、その厚さは普通３５ｍｍである。それが自動運搬 機で容易に駆動されるようにするため、ストリップには、送シ穴２を設けること が可能である。
ストリップ１１には、参照番号３によって表示の一連の開口部が備わっている。
これらの開口部は、スタンピングによって形成することができるが、この加工工 程は、クリーンで、迅速で、経済的であるため有利である。しかし、開口部が微 細または複雑であるために１スタンピングによってそれらを形成できない場合に は、この工程の終了時にクリーニングすることによって、金属表面の汚染の痕跡 を簡単に除去することができるので、フォトリングラフィ法を用いる上での欠点 は力い。
開口部３は、ストリップの縦方向に配置された一連の同一のグループ４を形成す るようなやシ方で、金属ストリップ１上に配分されている。第１図に示すストリ ップの幅は、さらに、参照番号５で表示の第２の一連のグループを一連のグルー プ４と平行に配置することを可能ならしめる・ 開口部３の各グループ４は、各モジュールの電子コンポーネントを外部端子ある いは接触領域に接続する働きを有する、あるパターンの導体を形成する。
第１図に示す例の場合、１つのパターンは、参照番号１０〜１７で表示の８つの 導体を有しておシ、各導体は、それを支持するための、参照番号１０′〜１７′ で表示されたブリッジによってストリップに接続されたままになっている。第１ 図のブリッジは、それらが、それらのよシ申し分のない形成のために、そこから 伸びている、導体よシも狭いが、もちろん、ブリッジと導体は、同じ横方向の寸 法を有することも可能である。よシ複雑なパターンの場合、導体は中心位置をか なシ占めることによシ、それを金属ストリップ１の残シの部分に直接接続するこ とができない。従って、ブリッジは、この導体とまわりの導体との間に設けるの が望ましく、これによって、ストリップとの接続が可能になる。
次に、一連のホール１９．２０・・・２７と、接着材料の層でカバーされた一方 の表面を有し、第２図に参照番号１８で表示の絶縁シートを用意する必要がある 。シートは、普通、厚さが１２５マイクロメートルで、熱結合させることができ る熱塑性プラスチック材料または熱−硬化性材料を一方の表面に支持している、 ファイバーグラスの織物またＫＡＰＴＯＮ　（登録商標）とすることが可能であ るのが好都合である。
熱塑性材料または熱硬化性材料は、前者については凧ホットメルト“、後者につ いては１Ｂステージエポキシ“の名で知られるタイプが可能である。例えば、ス タンピングによって生じるホールは、一連の同一のグループ３０を形成するよう なやシ方で、シート上に配置される。各グループにおいて、ホールの配置は、電 子コンポーネントの端子を導体に接続する接続部の配置に対応している。この例 では、シート１８ａは正方形であり、下記説明から明らかになる理由によって、 任意にシートの縦軸であるとみなす軸ＸＸ′に対し平行となるように配置された ２つのグループ３０だけを有している。参照番号３１で表示の他の２つのグルー プが、やはシ、グループ３ｏと平行をなすようにシート上に配置されている。こ うして４つのグループのホールを有するシート１８は、各グループ３０．３１の ホール１９、・・・２７が導体１０、・・・１１のパターンに面することになる ように、接着層でカバーされた表面が、金層ストリップ１０表面の一方に重ねら れる。このシートの後、最初のシートと同一のもう１つのシートが、第３図に示 すストリップに重ねられる。次に、シートは、ストリップに固着される。これは 、シートを加熱して、同時に、このストリップに押しつけることによって行なわ れる。しかし、加熱によって絶縁材料の収縮が生じ、この収縮のために、とりわ け、縦方向においてよシ大きいシートを用いることは困難になる。もちろん、コ ールドポンディングの場合には、収縮の問題がなく、より長いシートを用いるこ とも可能である。
絶縁シート１８は、第２図に示すように、ブリッジ３２によって端と端を接続し 、これによって、これらのシートが、個々のシートに比べて操作のしやすい、金 属ストリップ１と同様の連続した絶縁ストリップを形成するようにできるのが好 都合である。
しかし、ブリッジ３２の長さは、各シートをそのエツジによって、その穴１９． ２０、・・・２７によって、あるいは、その目的のため設けられた他の穿孔（不 図示）によって精確に位置決めできるようにするため、金属ストリップ１上の２ つの隣接したシートを分離する距離を超える。
こうして結合された金属ストリップ１とシート１８は、連続したテープを形成す るが、これが、本廃明のもう１つの態様を構成することになる。この例の場合、 第３図に部分的に示されたこのテープは、厚さが２００マイクロメートルであり 、各回路が１つの電子回路を形成することを可能ならしめる、参照番号３３で表 示の直列の同一の回路を含んでいる。
電子コンポーネントの１つをテープからはずした後、これを回路に接続すること によって、モジュールを作ることができる。しかし、テープはそのままにしてお いて、各回路３３の絶縁表面、すなわち、第４図に平面図で示され、第８図にラ インｖｚ−ｖｉに沿った断面図で示されたシート１８の一方の側に電子コンポー ネントを配置する方が、よシ好都合である。この例の場合、参照番号３５によっ て表示の集積回路であるこのコンポーネントは、シートの中心のホール１９内に 配置され、ハンダづけ、または、接着剤によって導体１０に固定される。集積回 路の端子は、ワイヤボンディング技法を利用し、シートのホール２０．２１・・ ・２７にそれぞれ通るワイヤ２０’、　２１’、・・・２７′によって導体１０ ．ｉｔ、・・・１１に接続される。モジュールに対する損傷を避けるため、集積 回路及びワイヤは、さらに、第５図において数字３６で表示の不透明な樹脂層で カバーされている。
この生産時点では、第５図に示すように、テープには、平行な２列の電子モジュ ールが備わっておシ、参照番号４０で表示の各モジュールは、シート１８によっ てだけでなく、ブリッジ１０’、　１１’−１７’によっても金属テープに接続 されたままになっている。
導体１０　、１１、・・・１７が短絡されるので、モジュールは、静電電撃に対 し保護される。
また、第５図に参照番号４１及び４２で表示の２つの開口部を形成し、この場合 、集積回路のアースに直接接続された導体に対応するブリッジ１ゲを除く全ての ブリッジを切シ離すことによって、モジュール４０をストリップ１からはずさず に電気的にテストすることが可能になる。次に、導体が絶縁シート１８によって カバーされていない、回路表面から導体に信号が加えられ、それについての測定 が行なわれる。従って、もちろん、モジュールは、もはや電撃に対して保護され ない。
テストが終了すると、ライン４３に沿って最後のブリッジ１０′を、ライン４４ 及び４５に沿ってシート１８の残シの部分を切シ離すことによって、モジュール ４０が金属ストリップ１から分離される。
いったんモジュールがはずされると、その支持コンポーネント３５に向かい合っ た回路表面がカードの表面と面一になシ、外部から少なくとも導体の一部に接近 できるように、クレジットカードにモジュールの配置が行なわれる。こうして、 導体のこの部分は、カードを挿入することを意図した各種装置の電極に対する接 触領域を形成する。
クレジットカード用の電子モジュールを例としてとり上げ、説明したばかシの生 産方法は、もちろん、他の用途、とシわけ、時計の分野における用途を意図した モジュールの製造に利用することができる。
そこで、第６図には、金属ストリップ５０にアナログ式電子時計のモジュールの ためのあるパターンをなす導体５２を形成する、一群の開口部５１を備え、各導 体は、ブリッジによってテープに接続されたままになっている、金属ストリップ ５０の一部が示されている。こうしたモジュールの中間生産ステップは、クレジ ットカードのモジュールに関連して説明したものと同一であるため、詳しい説明 は行なわないが；とシわけ、これらのモジュールのために回路を形成することを 意図したテープを生産するステップから構成される。
仕上がっているが、まだ、金属ストリップ５０に接続されており、回路表面がそ の上に導体を支持している時計モジュールが、第７図の平面図に示されている。
このモジュールは、不透明な保護層でコーティングされた集積回路５４、水晶振 動子５５、及び、ステップモータのコイル５６から構成される。
前述のモジュールとは違って、電子コンポーネントは、導体５２の配置された回 路の表面に配置される。
第９図には、第７図のラインＩＸ−ＩＸ　に沿った断面図によってこの構成が示 されているが、この回路はその保護層を伴わない形で示されている。明らかに、 回路が複雑であるためにそうすることが必要になる場合には、回路の両面にコン ポーネントを配置することが可能であるが、このために、シート５３は、回路の 絶縁表面に配置された導体とコンポーネント間における接続を行なえるようにす るホールを備えることになる。
集積回路と導体間における電気的接続は、前と同様、やはシ、いわゆる１ワイヤ ボンデイング′技術を利用し、細いワイヤで行なわれるが、既知の他の接続技術 を利用することも可能である。従って、このモジュールの場合、水晶振動子の端 子とコイルのワイヤは、対応する導体に対し直接ハンダづけされる。モジュール の信頼性を向上させるため、集積回路を除く他のコンポーネントは、やはり、絶 縁材料の層によって保護することが可能である。
もちろん、本発明は、電子モジュール回路を形成するためのストリップを生産す る説明したばかシの方法に対して行なわれる可能性のある、当該技術の熟練者に は自明の修正を包含する。
国際調査報告 国際調査報告 ＣＨ８ａＣＯ１０２ ＳＡ　２２４６９

Claims (13)

    【特許請求の範囲】
  1. １．各導体がそのままブリツジ（１０′…１７′）によつてストリツプにつなが つているようたやり方で、回路の導体（１０、…１７；５２）のパターンを形成 する、ストリツプに１つすぐに通つて伸びる一連の開口部（３；５１）を備えた 薄い連続した金属ストリップを用意することと； 基板の形成を意図した複数の絶縁シート（１８；５３）を用意することと； 導体の各パターンが、シートの少なくとも一部と共に、回路の１つ（３３）を形 成するようなやり方で、ストリツプの一方の面に接着剤て各シート（１８；５３ ）を固定させること；を特徴とする：各回路が、絶縁基板と、少なくとも１つの 電子コンポーネントに接続して、回路と共に電子モジュールが形成されるように することを意図した、基板の一方の表面に配置されてパターンをなす導体とから 構成される、複数の回路を形成することを意図したテープを大量生産する方法。
  2. ２．金属ストリツプ（１；５０）の開口部（３；５１）がスタンピングによつて 形成されるということを特徴とする、クレーム１による大量生産の方法。
  3. ３．前記接着剤が、前記シート（１８；５３）のそれぞれの一方の表面に塗布さ れることを特徴とする、クレーム１または２による大量生産の方法。
  4. ４．前記接着剤が熱塑性材料であることと、固着は、ストリツプ（１；５０）に 対しシート（１８；５３）を高温圧縮によつて行衣われるということを特徴とす る、先行するクレームの任意の１つによる大量生産の方法。
  5. ５．前記接着剤が、熱硬化性材料であることと、固着は、ストリツプ（１；５０ ）に対しシート（１８；５３）を高温圧縮によつて行衣われるということを特徴 とする、クレーム１〜３の任意の１つによる大量生産の方法。
  6. ６．前記ストリツプ（１；５０）がニッケル製てあることを特徴とする、先行す るクレームの任意の１つによる大量生産の方法。
  7. ７．前記ストリツプ（１；５０）がＡＲＣＡＰ製であることを特徴とする、クレ ーム１〜５の任意の１つによる大量生産の方法。
  8. ８．前記シート（１８；５３）がグラスフアイバーの織物であることを特徴とす る、先行するクレームの任意の１つによる大量生産の方法。
  9. ９．前記シート（１８；５３）がＫＡＰＴＯＮ製であることを特徴とする、クレ ーム１〜７の任意の１つによる大量生産の方法。
  10. １０．前記シート（１８）にホール（１９、…２７）があいていることと、それ が、シートと同じ側の回路に配置された前記コンポーネントとこれら導体との接 続を可能にするため、ホールの少なくともいくつかが、導体（１０…１７）の少 なくとも一部と向かい合うようなやり方で、ストリツプ（１）に各シートの位置 決めを行なうことにあるということを特徴とする、先行するクレームのうちの任 意の１つによる大量生産の方法。
  11. １１．各導体がそのままブリツジ（１０′…１７′）によつてストリツプにつな がつているようなやり方で、回路の導体（１０…１７；５２）のパターンを形成 する、ストリツプにまつすぐに通つて伸びる一連の開口部（３；５１）を備えた 薄い連続した金属ストリップ▽（１；５０）と； 導体の各パターンが、シートの少なくとも基板の１つを形成する部分と共に、前 記回路（３３）の１つを形成するように、前記ストリツプの表面の一方に固着さ れる複数の絶縁シート（１８；５３）から構成されることを特徴とする： 各回路が、絶縁基板と、少なくとも１つの電子コンポーネントに接続して、回路 と共に、電子モジュールが形成されるようにすることを意図した、基板の一方の 表面に配置されてパターンをなす導体から構成される、クレーム１の方法によつ て生産される複数の回路を形成することを意図したテープ。
  12. １２．前記シート（１８）に、シートと同じ側の回路に配置された前記コンポー ネントと、これら導体の接続を可能にするため、導体（１０…１７）の少なくと も一部と面するように、少なくともその一部が配置されたホール（１９…２７） が設けられていることを特徴とする、クレーム１１によるテープ。
  13. １３．２つの隣接するシート（１８）は、少なくとも１つのたわみ性接続部材（ ３２）によつてエッジで接続されるということを特徴とする、クレーム１１また は１２によるテープ。
JP63504423A 1987-06-22 1988-06-06 電子モジユール回路用テープの生産方法とこの方法によつて得られるテープ Expired - Lifetime JP2632992B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8708790A FR2616995A1 (fr) 1987-06-22 1987-06-22 Procede de fabrication de modules electroniques
FR87/08790 1987-06-22

Publications (2)

Publication Number Publication Date
JPH02500231A true JPH02500231A (ja) 1990-01-25
JP2632992B2 JP2632992B2 (ja) 1997-07-23

Family

ID=9352394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63504423A Expired - Lifetime JP2632992B2 (ja) 1987-06-22 1988-06-06 電子モジユール回路用テープの生産方法とこの方法によつて得られるテープ

Country Status (9)

Country Link
US (1) US5023751A (ja)
EP (1) EP0296511B1 (ja)
JP (1) JP2632992B2 (ja)
KR (1) KR970010149B1 (ja)
AT (1) ATE79982T1 (ja)
AU (1) AU599491B2 (ja)
CA (1) CA1281436C (ja)
FR (1) FR2616995A1 (ja)
WO (1) WO1988010509A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508343A (ja) * 2005-09-14 2009-02-26 ヴェー ツェー ヘレーウス ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体チップ用の基板の製造のための方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5231756A (en) * 1990-05-18 1993-08-03 Shinko Electric Industries Co., Ltd. Process for manufacturing a multi-layer lead frame
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
USRE35353E (en) * 1991-05-16 1996-10-22 Shinko Electric Ind. Co, Ltd. Process for manufacturing a multi-layer lead frame
US5146662A (en) * 1991-12-30 1992-09-15 Fierkens Richard H J Lead frame cutting apparatus for various sized integrated circuit packages and method therefor
US5400219A (en) * 1992-09-02 1995-03-21 Eastman Kodak Company Tape automated bonding for electrically connecting semiconductor chips to substrates
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
DE4421607A1 (de) * 1994-06-21 1996-01-04 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Datenträgern
DE4442920C2 (de) * 1994-12-02 2001-02-22 Heraeus Gmbh W C Verfahren zur Herstellung eines Folienverbundes
FR2733553B1 (fr) * 1995-04-25 1997-07-11 Pem Sa Protection Electrolytiq Dispositif de contre-collage pour la solidarisation d'une bande metallique et d'une bande de materiau isolant
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
DE19621044A1 (de) * 1996-05-24 1997-11-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines kartenförmigen Datenträgers
DE19632795A1 (de) * 1996-08-15 1998-02-19 Cicorel S A Verfahren und Vorrichtung zum Laminieren von Folienbahnen
DE19816066A1 (de) * 1998-04-09 1999-10-14 Philips Patentverwaltung Folie als Träger von integrierten Schaltungen
DE10318688A1 (de) * 2003-04-24 2004-11-25 W. C. Heraeus Gmbh & Co. Kg Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür
DE10335015A1 (de) * 2003-07-31 2005-02-24 Robert Bosch Gmbh Verfahren zur Fixierung von elektrischen Leiterbahnen auf einer Grundplatte sowie Anordnung aus Leiterbahnen und Grundplatte
US20050196604A1 (en) * 2004-03-05 2005-09-08 Unifoil Corporation Metallization process and product produced thereby
FR2892842B1 (fr) * 2005-10-28 2008-02-15 Oberthur Card Syst Sa Procede de fabrication d'une pluralite de cartes a microcircuit
EP1928024A1 (fr) * 2006-12-01 2008-06-04 Axalto SA Film-support pour modules à puce électronique, lequel est adapté au contrôle automatique de câblage et procédé de fabrication de modules à puce électronique
HK1109708A2 (en) 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
DE102008018491B3 (de) * 2008-04-11 2009-09-17 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zum Implantieren eines Chipmoduls in einen Chipkartenkörper
DE102010047912A1 (de) * 2010-10-11 2012-04-12 Polylc Gmbh & Co. Kg Überspannungsschutz für elektrisch leitfähige Strukturen
CN103473593B (zh) * 2012-06-05 2018-10-19 德昌电机(深圳)有限公司 智能卡、智能卡接触垫载板及其制造方法
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
CN104228299B (zh) * 2013-06-17 2015-12-02 成都宏明双新科技股份有限公司 一种贴膜工件生产工艺
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4881063A (ja) * 1972-01-31 1973-10-30
JPS4881064A (ja) * 1972-02-02 1973-10-30
JPS5858832A (ja) * 1981-09-30 1983-04-07 株式会社日立製作所 無効電力の自動制御装置
JPS58100487A (ja) * 1981-12-10 1983-06-15 住友電気工業株式会社 印刷配線板の製造方法
JPS59125691A (ja) * 1983-01-06 1984-07-20 三洋電機株式会社 マイクロストリツプ線路の製造方法
JPS615596A (ja) * 1984-06-19 1986-01-11 株式会社東芝 回路基板の製造方法およびこれに使用する回路パタ−ンフレ−ム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1794831A (en) * 1929-01-19 1931-03-03 Lionel Corp Multiple conductor strip and method of making the same
DE1156131B (de) * 1958-06-23 1963-10-24 Ibm Deutschland Verfahren zur Herstellung eines elektrischen Leitungsmusters
US3059320A (en) * 1958-06-23 1962-10-23 Ibm Method of making electrical circuit
CH608314A5 (en) * 1976-04-02 1978-12-29 Ret Sa Rech Economiques Et Tec Process for manufacturing a tape support for mounting integrated electronic components, and tape support obtained by this process
CH623452B (fr) * 1977-12-14 Fontainemelon Horlogerie Procede de fabrication d'un module de piece d'horlogerie electronique et module de piece d'horlogerie obtenu par la mise en oeuvre de ce procede.
JPS5555556A (en) * 1978-09-29 1980-04-23 Hakutou Kk Device for adhering non-conductivity tape having plating hole to metallic tape blank
US4555291A (en) * 1981-04-23 1985-11-26 Minnesota Mining And Manufacturing Company Method of constructing an LC network
US4482874A (en) * 1982-06-04 1984-11-13 Minnesota Mining And Manufacturing Company Method of constructing an LC network
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4881063A (ja) * 1972-01-31 1973-10-30
JPS4881064A (ja) * 1972-02-02 1973-10-30
JPS5858832A (ja) * 1981-09-30 1983-04-07 株式会社日立製作所 無効電力の自動制御装置
JPS58100487A (ja) * 1981-12-10 1983-06-15 住友電気工業株式会社 印刷配線板の製造方法
JPS59125691A (ja) * 1983-01-06 1984-07-20 三洋電機株式会社 マイクロストリツプ線路の製造方法
JPS615596A (ja) * 1984-06-19 1986-01-11 株式会社東芝 回路基板の製造方法およびこれに使用する回路パタ−ンフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508343A (ja) * 2005-09-14 2009-02-26 ヴェー ツェー ヘレーウス ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体チップ用の基板の製造のための方法

Also Published As

Publication number Publication date
JP2632992B2 (ja) 1997-07-23
AU599491B2 (en) 1990-07-19
CA1281436C (fr) 1991-03-12
EP0296511A1 (fr) 1988-12-28
WO1988010509A1 (fr) 1988-12-29
EP0296511B1 (fr) 1992-08-26
FR2616995A1 (fr) 1988-12-23
AU1797488A (en) 1989-01-19
KR970010149B1 (ko) 1997-06-21
ATE79982T1 (de) 1992-09-15
US5023751A (en) 1991-06-11
KR890702247A (ko) 1989-12-23

Similar Documents

Publication Publication Date Title
JPH02500231A (ja) 電子モジユール回路用テープの生産方法とこの方法によつて得られるテープ
US4674175A (en) Process for manufacturing electronic modules for microcircuit cards
US5550402A (en) Electronic module of extra-thin construction
GB2149209A (en) An identification card or similar data carrier incorporating a carrier element for an ic module
JPH09507727A (ja) チップ実装ボード製造方法、およびそれにより製造されたチップ実装ボード
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
GB1597712A (en) Display devices
JPS647516B2 (ja)
TWI232073B (en) Flexible wired circuit board
USH1267H (en) Integrated circuit and lead frame assembly
US4992059A (en) Ultra fine line cable and a method for fabricating the same
EP0310208A3 (en) Method for producing a wired circuit board
JPH10116861A (ja) キャリアテープ、及びキャリアテープ製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
EP0438742B1 (en) Method of fabricating a semiconductor device of thin package type
EP0357050A2 (en) Assembly packing method for sensor element
JPH0744202B2 (ja) チップ実装方法
JPS6222497A (ja) メタルコア配線基板
JPH081109Y2 (ja) 複数チップ内蔵のｉｃモジュール
JP2782870B2 (ja) リードフレーム
JP2609863B2 (ja) Ｉｃカード用リードフレーム
JP2556325B2 (ja) Ｉｃカ−ド用リ−ドフレ−ム
JPH0442938Y2 (ja)
JPH0131690B2 (ja)
JPS62128133A (ja) 半導体装置の製造方法