JPS647516B2 - - Google Patents

Info

Publication number
JPS647516B2
JPS647516B2 JP56216005A JP21600581A JPS647516B2 JP S647516 B2 JPS647516 B2 JP S647516B2 JP 56216005 A JP56216005 A JP 56216005A JP 21600581 A JP21600581 A JP 21600581A JP S647516 B2 JPS647516 B2 JP S647516B2
Authority
JP
Japan
Prior art keywords
pads
substrate
circuit
circuit board
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56216005A
Other languages
English (en)
Other versions
JPS57196595A (en
Inventor
Shii Horuto Richaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Augat Inc
Original Assignee
Augat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Augat Inc filed Critical Augat Inc
Publication of JPS57196595A publication Critical patent/JPS57196595A/ja
Publication of JPS647516B2 publication Critical patent/JPS647516B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/06Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、配線された導線網が回路素子の組込
れまれた領域及びこれら回路素子のリード端子が
回路板を貫通する孔から離れた通路に沿つてチヤ
ンネル毎に束ねられて回路板の第1面の側にある
プリント回路板及びその製作方法とに関するもの
である。
導線網は配線された後基板表面に接着されるプ
ラスチツクシートの下に封じ込まれる。次に回路
素子が導線網と同じ側に組込まれ、基板の反対側
においてウエーブ・ソルダリング法で導線網には
んだ付けされて配線がなされる。このようなプリ
ント回路板は自動化配線とウエーブ・ソルダリン
グ法とを有効に併せ用いることを可能にする。導
線網は代表的には高温高圧の下で粘着性シート層
によつて回路板の表面に接着される。導線網を回
路板に接着させることは個々の導線と回路素子と
の干渉をなくし且つ回路素子と導線網とを回路板
の同一の側におくことを可能にする。このことは
又、回路板の反対側でウエーブ・ソルダリング法
のような量産組込式方式を行うのに支障がない。
代表的にはコンピユータ及び同様に高密度デジ
タル回路が使用されている装置のような多素子プ
リント回路板の製作に採用される技術は製造工程
の1つの流れで製作される回路板の数に依存す
る。僅かな数の回路板を製作する場合は導線巻付
け接続法の技術が代表的に使われる。この方法に
おいては単独素子又は集積された素子のような回
路素子のリード端子はプリント回路板中の孔を通
つて回路板の反対側に抜けているピン又は導線を
もつたソケツトにはめ込まれる。ピンは次いで導
線巻付け接続法で接続される。製造工程の1つの
流れでの製作個数が100又はそれ以上の極めて大
きな数の場合に対しては、多層回路板技術が代表
的に使われる。この場合、回路素子の接続が高密
度にもかかわらず、導線交差の数は、注意深い計
画によつて、多層の、例えば10層の回路板配線パ
ターンを使用すればそれ相応の数に減少すること
ができ、各配線層は互いに導線され且つ1つの層
から他の層への接続は層間を貫く導体によつて容
易になされる。
製作する回路板の数が上述の両極端の中間にあ
る場合に対しては沢山の製作方法がある。中間の
数の回路板を製作するための従来からある1つの
技術には自動化配線技術があり、この技術では組
込むべき回路素子のリード端子が一般的には短く
切られ且つ回路板の表面にある接続すべきパツド
にはんだ付けをされるために曲げられる。回路板
を貫いて導体を取付ける技術は回路板の回路素子
側のパツドと回路板の反対側のパツドとの間の電
気的接続を提供した。回路板の反対側にあるパツ
ドは一般的には自動接続方式を使つて希望する様
式に接続される。この方式の1つが本発明の出願
人、マサチユーセツツ州マンスフイールド、オー
ガトInc.によるBONDEX方式である。この方式
は米国特許第3840169号に発表されている。他の
自動配線方式は公知である。
本出願人による前記技術においては、導線網が
組込まれた回路素子に干渉することを防止するた
めに回路素子と導線網とは互いにプリント回路板
の反対側に位置している。この回路板に対して
は、回路素子が回路板の一方の側にあり導線網が
他方の側にあつてウエーブ・ソルダリング法では
んだ付けする面がないために、ウエーブ・ソルダ
リング法は適用できない。しかし、回路板の反対
側への回路素子の組込みが個々のはんだ付けとい
う時間の斯かる方法でなされるにもかかわらず、
導線網の配線は自動化によつて非常に効率よくな
される。
本発明の教示に従うプリント回路板製作技術で
は、回路素子と自動的に配線され接続された導線
網とを回路板の同一側に置くことができ、反対側
をウエーブ・ソルダリング法による単一工程はん
だ付けで電気的接続をする場所として残しておく
ことができる。本技術によれば自動配線技術とウ
エーブ・ソルダリング技術とを2重に効率よく利
用することができて、多層回路板技術ではその利
点が認められず且つ導線巻付け接続技術では極め
て高価となる高密度回路素子回路板の製作を極め
て効率よく行うことができる。
本発明を実施するには、まず導線のチヤンネル
を回路素子が組込まれる位置及び特に回路素子の
リード端子が通る孔から離す複数個のピンによつ
て決められるチヤンネルすなわち通路を通るよう
に導線を配線し、それによつて導線網がつくられ
る。ピンの助けを借て導線網を、好ましくは圧力
と温度とで回路板と導線網とに接着するプラスチ
ツク・シート又はフイルムによつて覆つて回路板
上に束にまとめて保護する。このプラスチツク・
シート又はフイルムは導線網をピンのまわりの通
路に配線した最初の形のまま封じ込む。次にピン
を取り除くと、導線網はその場所で回路板に固く
接着し、導線網が回路素子の置かれる領域へはみ
出たり回路素子挿入孔を塞ぐすることが全くない
ようになる。
次に、回路素子を回路板のプラスチツクシート
又はフイルムで覆われた導線網のある側に組込
み、回路素子のリード端子を回路板の孔を通して
反対側の端子パツドの領域に突出させる。回路板
の反対側においてウエーブ・ソルダリング法によ
つて、はんだ付けして、回路素子と回路板の第1
面の側にある導線網とを希望する配線様式に接続
する。
次に、電導層で導線網の上と組込まれた回路素
子のまわりとを覆つてシールドを形成する。
更に、回路板の回路素子と導線網とがある側の
回路素子が組込まれる領域にメツキ層を設けて接
地電位用及び導線網のある場所に近い回路の電位
を受けるパツドとする。
本発明の上述及びその他の特徴は以下の実施例
による記述と添付図面とで詳しく説明する。
本発明は、電気回路素子とこれらを連結する自
動的に配線される導線とが同一の側にある回路板
を提供するものであつて、導線網は組込まれる
個々の回路素子間の干渉が起きないように束にさ
れて回路板に接着される。
本発明による回路板を第1図に示す。図に示す
ように、基板10の一方の縁には端子パツド16
に接続された通常の入力及び出力端部接点12が
ある。パツド14は、基板10を貫くメツキ層が
つけられた孔18を経て基板10の反対側にあり
端部接点12と同様な端部接点に接続されてい
る。
金属化層20が回路板上に設けられていて、接
地電位又は動作電位に保たれる。金属化層20の
一部の領域22は除去されており、この領域は典
型的には縁部に一連の第1孔24が穿設されてい
る。更に第2孔25及び第3孔26が設けられて
いて、第2孔25及び第3孔26は第1孔24と
共に後述する目的のために使われる。
所定の位置にある種々のパツド又は端子パツド
を連結するための導線網28が設けられていて、
後で詳しく説明するように第1孔24、第2孔2
5及び第3孔26の間の通路を通り、これらの第
1孔24、第2孔25及び第3孔26の位置で導
線の方向が変えられる。第1孔24、第2孔25
及び第3孔26には基板を貫くメツキ層はつけら
れていない。導線網28の個々の導線は第1パツ
ド14又は端子パツド16、又は領域22中にあ
る第3パツド30に接続される。
導線網28を含め基板10の殆ど全面を粘着フ
イルム32が覆つており、この粘着フイルムは典
型的には圧力及び温度で基板10に接着するプラ
スチツクシートであつて、導線網28を包み込ん
で基板10にしつかりと固定する。
図示のように基板10には回路素子34が取付
けられ、回路素子34は典型的には複数個の接続
リード端子36を有する集積回路素子であつて、
これらの回路素子34のリード端子36は第4パ
ツド38の基板10を貫くメツキ層をもつた孔に
挿入され、基板10の反対側でウエーブソルダリ
ング(フローソルダリング)方法ではんだ付けさ
れて第4パツド38と電気的接続がなされる。第
4パツド38は接続線37によつて第3パツド3
0に接続され、リード端子36が夫々の対応する
第3パツド30に電気的に接続され、第3パツド
30からは導線網28の導線が同一又は他の回路
素子又は入力及び出力端部接点12への電気的接
続をする。
第2図は、第1図に示す最終結果に至る工程の
初期段階における回路板の第1面の斜視図であ
る。第2図において基板50の1つの縁部には1
列に並んだ端部接点52が設けられていて、これ
ら端部接点52は回路板が使用される際外部との
電気的接続に適するように設けられている。端部
接点52は第1面の側にある端子パツド54に接
続される。端部接点52と同様な端部接点が反対
側の第2面にもあつて、それらから接続パツド5
6への電気的接続が基板50を貫くメツキ層をも
つた1組の孔55を経てなされている。金属化層
58が基板50の図示の第1面にあり、この金属
化層の中の領域60は剥離除去されていてその部
分は絶縁体である回路板の基板が露出している。
領域60に回路素子が装着される。剥離除去され
ている領域60の縁部には一連の基板50を貫く
第1孔62があり、これらの第1孔62は典型的
には金属化層58の内側縁部64に位置してい
る。第1図の第2孔25及び第3孔26に対応す
る前記領域60の外側にある第2孔63が同様に
設けられている。領域60内には更に端子孔66
があり、回路素子のリード端子が挿入されるよう
になつている。本発明の場合、回路素子はデユア
ル・イン・ライン・パツケージ型の集積回路素子
(IC)である。端子孔66は基板50を貫いてメ
ツキ層がつけられた孔であるが、第1孔62及び
第2孔63にはつけられていない。端子孔66を
形成された第4パツド68は接続線70を介して
第3パツド72に接続される。
基板50の第2図に示す第1面とは反対側の第
2面を第3図に示す。この第2面には端部接点5
2と同様な端部接点52′があつて、端部接点5
2′は基板50を貫いてメツキ層が取付られた孔
55を介して基板50の第1面に接続される。更
に、第1面の金属化層58とは絶縁された導電層
94が縁部に第1孔62があると導電層のない領
域76を囲んで、金属化層58と同様な形状で設
けられている。導電層94は領域76の中を図示
のように細長い帯状層78が通つてつながつてい
る。第5パツド80は端子孔66を囲むメツキ層
に接続され、第5パツド80はテスト端子又は配
線変更の際のはんだ付けのために使用される第6
パツド82に接続される。
回路素子を配し完全に配線した回路板を製作す
るための次の工程は、第4図に示すように第1孔
62に夫々ピン86を差し込むことである。この
目的のために、基板50の第1孔62の全てに一
致する位置に上向きのピン86をもつた板84が
用意される(第4A図に図示)。ピン86は第4
A図に示す通りで、上方は基板50の上に約0.2
インチ突き出ている。本発明では、導線90は第
5図に部分的に示すようにピン86によつて決ま
る通路に沿つて配線され、この通路は回路素子が
置かれる領域60を避けており、且つ回路素子の
リード端子が挿入される端子孔66を避けてい
る。
導線90は典型的には熱で剥離できる絶縁被覆
をもつている。BONDEX方式においては、ピン
86の列に沿つて引かれてきた導線をピン86に
まわして第3パツド72の1つに向ける毎に導線
90の絶縁被覆を剥離する道具が用意されてい
る。この道具は導線の絶縁被覆が剥離された部分
を第3パツド72にはんだ付けし、この導線90
の反対側を導線束から分離して他の第3パツド7
2の間に配線ができるようにする。このようにし
て導線90は領域60と端子孔66の外側におか
れ、ピン86が挿入されている第1孔62の円周
上をとりまく。代表的には、導線90はアース電
位より高い電位に保たれ、導電層74は通常接地
される。
領域60の中の端子パツドの形状の別の好まし
い実施例を第5A図に示す。第5A図は、金属化
層58′によつて囲まれた領域60′の拡大平面図
である。第1孔62′は領域60′の境界にあり、
1組のピン86′が挿入されている。端子孔6
6′が小さな第4パツド68′の中にあけられてい
る。第2図、第5図の実施例の接続線70がジグ
ザグ状であるのに対して、第3パツド72′と第
4パツド68′を接続する接続線に該当する接続
板70′が直線状に設けられている。第3パツド
72′へ導かれる導線90′は、第5A図に示すよ
うに、ピン86′をまわつてから鋭角に曲げられ
てその第3パツド72′に延びる。
この様式にすれば導線90′を端子孔66′から
隔離することができ、同時に端子孔66′、第4
パツド68′、接続板70′、及び第3パツド7
2′の組の間に一直線状の領域を置くことができ
る。第5A図に示すように、これらの領域には1
つおきに金属化層58′を第1孔62′の位置で結
ぶ細長い帯状導体片100があつて金属化層5
8′の電圧を領域60′のいたる所で取り易いよう
になつている。代表的には、細長い帯状導体片1
00には広がつたパツド領域102があり、必要
に応じて隣接の第3パツド72′へ導線90′を接
続するのに便利なようになつている。
細長い帯状導体片100と交互に同様な細長い
第2帯状導体片104があるが、この第2帯状導
体片104は第1孔62′まで達しておらず、金
属化層58′とは電気的接続はない。細長い第2
帯状導体片104の中央部にメツキ層がつけられ
た孔106があつて、回路板の反対側の対応する
位置にある細長い帯状層78(第3図)と第2帯
状導体片104とを電気的に接続している。この
方法で帯状層78の電位は孔106を介して第2
帯状導体片104に与えられる。大きな直径をも
つパツド領域108は、ここから希望する第3パ
ツド72′へ自動化された配線方式で電気的接続
が便なるように設けられている。第5A図に示す
ような配置にすると、第5図の第3パツド72の
ように離しておく必要もなく且つ第2孔63(第
1図の孔25及び26)の必要もなくなるので、
領域60′の間隔を詰めることができる。
最初、回路板にはピン86又は86′の或る高
さの所で懸けてぴんと張られた導線90があり、
第6図の断面図に示すように、この導線90を固
い板114で基板50の上面に押しつける。
次に、第7図の同様な断面図に示すように、薄
いプラスチツクシート又はフイルム110を基板
50の上からかぶせる。シート110にはピン8
6又は86′の位置に相当する位置112に孔が
あつて、基板50及び導線90の上にぴつたり合
うように押し下げられる。シート110には端子
孔66の位置にも孔があけられている。
プラスチツクシート110に使えるものには多
くの種類があるが、好ましいものは圧力と温度と
に敏感な種類のものであつて、代表的には両面が
若干粘着性で、それ故両面に剥離可能な紙がつい
ているものである。第7図に示すようにシート1
10をはめ込むときには、基板50の側の紙は剥
離しておく。プラスチツクシート110のプラス
チツク部の厚さは0.004インチでよい。
第8図に示すように、シート110は適当な位
置に孔のあいた固い板114で押し下げられて基
板50及び導線90に密着する。板114は金属
でもその他の望むものでよい。シート110を基
板50に「貼りつけ」て導線90を一時的に保護
するため板114を押し下げる力は手で十分であ
る。
第9図は一時的保護層のセツトが高圧接着され
るのを示すもので、図において、ピン86、板8
4及び板114が除去された後の第8図の層が加
圧板116及び118の間で圧されている。全部
の厚さが実施例で0.080インチである1組のゴム
層120が基板50の上面で板116とシート1
10との間に置かれる。ゴム層120は束になつ
た導線90の高さよりも十分に厚い。ゴム層12
0は圧力と短時間300〓の高温にすることでシー
ト110を基板50と導線90のすべての隙間に
流し込む。温度と圧力とを常温常圧に戻すと、シ
ート110は導線90を基板50に接着する保護
層となる。このとき、もし望むならばシート11
0は化学的に剥がしてもよい。シート110及び
基板50は270〓で約1時間のキユアリングを行
うとシート110は永久に接着する。シート11
0の上面の紙はキユアリング前に剥がしておく。
その後、第10図に示すように、R−L−Cの
単独の回路素子又はデユアル・イン・ライン・
ICのような種々の回路素子122が基板50の
シート110で覆われた導線90のある側に組込
まれる。代表的な様式では、回路素子122のリ
ード端子124は端子孔66を通つて基板50の
反対側に僅か突出され、突出された部分が端子孔
66の周囲のメツキ層にウエーブ・ソルダリング
法ではんだづけされる。本発明の方法は回路板の
回路素子を装着しない側を完全に自由にして、上
述のウエーブ・ソルダリング法を使うような1工
程で接着が行なえるようにしてある。上述の回路
素子という術語は電気部品、ソケツト、又はそれ
等の組合せを含んで総称的に使われていると理解
すべきである。導線90に導電層132をつけた
板128をボルト130で取付けることによつ
て、基板50の導線側にシールド層を希望により
設けることは可能である。板128は代表的には
回路素子122を収めるため領域134に孔があ
けられて、板128を基板50に接近させるよう
にしている。
上述のプリント回路板及びその製法は、自動化
配線技術を使い、同時にウエーブ・ソルダリング
技術のような迅速な単一工程の回路素子組込みを
可能にして、効果的に配線された回路板を提供す
るものである。この二重の効果を上げるために、
回路板は回路素子と導線網とを回路板の同じ側に
持ち、導線網は例えば圧力で接着するプラスチツ
クシートで覆われ且つ回路板に永久的に粘着され
ている。
【図面の簡単な説明】
第1図は本発明による回路板の1部分の1部を
取去つた斜視図、第2図は回路素子を組込む前の
本発明で使用される回路板の1部分の斜視図、第
3図は第2図の回路板の反対側の面の斜視図、第
4図は回路板の自動化された配線に使用するピン
の挿入配列の工程を示す第2図の回路板の斜視
図、第4A図は好ましいピン挿入の断面図、第5
図は自動化された配線の工程が部分的になされた
第4図の回路板の斜視図、第5A図は第5図の1
部に相当する部分における構造を示す別の好まし
い回路板の部分的詳細図、第6図は配線された導
線を回路板上にまとめる工程を示す断面図、第7
図は本発明の第6図の工程を終わつた回路板に粘
着性のプラスチツクシートをかぶせる工程を示す
断面図、第8図は自動的に配線された導線網を一
時的に保持するために貼りつけられたシートをも
つようにする第7図の工程の説明図、第9図は第
8図の粘着シートを永久的な層にするための圧力
及び温度による接着方法を説明する図、第10図
は回路素子の組込み、ウエーブ・ソルダリング法
による導線網の電気的接続及び接着された導線の
上と組込まれた回路素子のまわりへの導電層の取
付けを説明する断面図である。 符号の説明、10,50……基板、12……入
力及び出力端部接点、14,30,38,54,
56,82……パツド、16……端子パツド、1
8……メツキ層がつけられた孔、20,58,5
8′……金属化層、22……剥離除去されている
領域、24……一連の第1孔、25……第2孔、
26……第3孔、28……導線網、32……粘着
フイルム、34……回路素子、36……回路素子
のリード端子、37……接続線、52,52′…
…端部接点、55……メツキ層がとりつけられた
孔、60,60′……剥離除去されている領域、
62,62′……回路板を貫く孔、63……縁部
の方にある孔、64……金属化層の内側ふち、6
6,66′……孔、68,68′……孔、70……
接続導線、70′……接続板、72……第3パツ
ド、74,132……導電層、76……導電層の
ない領域、78……細長い帯状層、80……第5
パツド、84……板、86,86′……ピン、9
0,90′……導線、100,104……細長い
帯状導体片、102……広がつたパツド領域、1
06……がつけられた孔、108……大きな直径
のパツド領域、110……薄いプラスチツクシー
ト又はフイルム、112……プラスチツクシート
の孔の位置、114……固い板、116,118
……加圧板、120……ゴム層、122……回路
素子、128……板、130……ボルト、134
……孔のあけられた領域。

Claims (1)

  1. 【特許請求の範囲】 1 第1面及び第2面を呈する基板を有し、第1
    面及び第2面に夫々複数個の端部接点と、複数個
    のパツドとを設け、第1面及び第2面の幾つかの
    パツドは基板を貫通する孔を有し、第1面には回
    路素子及び導線網が取付けられるプリント回路板
    において、 第1面及び第2面に形成される金属化層の一部
    が剥離除去された複数の回路素子取付用領域が間
    隔をおいて配置され、第1面及び第2面の各回路
    素子取付用領域内には、第1面に回路素子が配置
    され各回路素子のリード端子が挿入されるため
    に、前記基板を貫通する端子孔を有する複数の第
    4パツドが形成され、該第4パツドは第1面と第
    2面との間で導体により互いに接続され、前記回
    路素子取付用領域の縁部に配置され前記基板を貫
    通する複数の第1孔及び回路素子取付用領域外に
    配置され前記基板を貫通する複数の第2孔が形成
    され、該リード端子が前記第2面に突出し第2面
    の前記第4パツドにはんだ付けされ、各パツドを
    電気的に接続する導線が前記第1面の前記回路素
    子取付用領域間の空間に配線され、前記第1及び
    第2孔のまわりで屈曲されてパツドに接続される
    と共に導線網は粘着シートで被覆されていること
    を特徴とする回路素子側に導線網がある回路板。 2 第1面及び第2面を呈する基板を有し、第1
    面及び第2面に夫々複数個の端部接点と、複数個
    のパツドとを設け、第1面及び第2面の幾つかの
    パツドは基板を貫通する孔を有し、第1面には回
    路素子及び導線網が取付けられるプリント回路板
    の製作方法において、 第1面及び第2面に形成された金属化層の一部
    を剥離除去して複数の回路素子取付用領域を間隔
    をおいて配置し、前記回路素子取付用領域の縁部
    と外方に配置され前記基板を貫通する複数の孔を
    形成し、 前記回路素子取付用領域の縁部と外方に配線さ
    れた一連の孔にピンを基板の第2面より挿入して
    第1面に突出させ、ピンに導線を懸けながら第1
    面のパツド間を接続配線し、前記ピンを取り外
    し、配線された導線網を粘着シートで被覆して基
    板に接着させ、第1面上に回路素子を配置すると
    共に回路素子のリード端子を端子孔に挿入し、第
    2面の第4パツドより突出したリード端子をウエ
    ーブソルダリング法によりはんだ付けすることを
    特徴とする回路素子側に導線網がある回路板の製
    作方法。
JP56216005A 1981-05-22 1981-12-25 Circuit board having lead wire network at side of circuit element and method of producing same Granted JPS57196595A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/266,620 US4414741A (en) 1981-05-22 1981-05-22 Process for interconnecting components on a PCB

Publications (2)

Publication Number Publication Date
JPS57196595A JPS57196595A (en) 1982-12-02
JPS647516B2 true JPS647516B2 (ja) 1989-02-09

Family

ID=23015316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56216005A Granted JPS57196595A (en) 1981-05-22 1981-12-25 Circuit board having lead wire network at side of circuit element and method of producing same

Country Status (6)

Country Link
US (1) US4414741A (ja)
JP (1) JPS57196595A (ja)
CA (1) CA1167976A (ja)
DE (1) DE3149641A1 (ja)
FR (1) FR2506555B1 (ja)
GB (1) GB2099225B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442938A (en) * 1983-03-22 1984-04-17 Advanced Interconnections Socket terminal positioning method and construction
US4627162A (en) * 1983-11-04 1986-12-09 Augat Incorporated Method of producing a wired circuit board
US4648180A (en) * 1983-11-04 1987-03-10 Augat Inc. Method of producing a wired circuit board
US4698275A (en) * 1983-11-04 1987-10-06 Augat Inc. Wire mat mateable with a circuit board
FR2555011B1 (fr) * 1983-11-15 1986-01-24 Thomson Csf Carte imprimee a empreintes
US4562513A (en) * 1984-05-21 1985-12-31 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
EP0168602A1 (en) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Method for making interconnection circuit boards
JPS61216389A (ja) * 1985-02-26 1986-09-26 富士通株式会社 プリント回路ユニツトのデイスクリ−ト布線方法
US4588468A (en) * 1985-03-28 1986-05-13 Avco Corporation Apparatus for changing and repairing printed circuit boards
US4702785A (en) * 1985-06-24 1987-10-27 President Engineering Corporation Process for manufacturing multilayer PC boards
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
US4818322A (en) * 1985-07-19 1989-04-04 Kollmorgen Technologies Corporation Method for scribing conductors via laser
US4859807A (en) * 1985-07-19 1989-08-22 Kollmorgen Technologies Corporation Wire scribed circuit boards and method of manufacture
US4693778A (en) * 1985-07-19 1987-09-15 Kollmorgen Technologies Corporation Apparatus for making scribed circuit boards and circuit board modifications
US4769309A (en) * 1986-10-21 1988-09-06 Westinghouse Electric Corp. Printed circuit boards and method for manufacturing printed circuit boards
DE3629296A1 (de) * 1986-11-17 1988-03-10 Standard Elektrik Lorenz Ag Baugruppe der nachrichtentechnik
US4915607A (en) * 1987-09-30 1990-04-10 Texas Instruments Incorporated Lead frame assembly for an integrated circuit molding system
DE3743335A1 (de) * 1987-12-21 1989-06-29 Standard Elektrik Lorenz Ag Leiterplatte
DE3937496A1 (de) * 1989-11-07 1990-05-23 Matouschek Thomas Neue produktionsweise zur herstellung einer alarmgebenden stromleiterflaeche zur aussenkantsicherung von wertbehaeltern
US5294754A (en) * 1992-12-24 1994-03-15 Iternational Business Machines Corporation Direct write EC single metal layer
DE19816670C2 (de) * 1998-04-15 2001-02-22 Vero Electronics Gmbh Standardschaltung mit variierbarer Pinbelegung
US7310212B2 (en) * 2005-04-25 2007-12-18 Alcor Micro, Corp. Connector
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3353263A (en) * 1964-08-17 1967-11-21 Texas Instruments Inc Successively stacking, and welding circuit conductors through insulation by using electrodes engaging one conductor
US3567999A (en) * 1968-09-30 1971-03-02 Methode Electronics Inc Integrated circuit panel
US3633096A (en) * 1969-07-01 1972-01-04 Mc Donnell Douglas Corp Wire harness jigboard having a plurality of wire retaining pins detachably embedded in spaced woven screen elements
US3842190A (en) * 1969-12-15 1974-10-15 Computer Ind Inc Wire routing system
DE7014723U (de) * 1970-04-22 1970-08-06 Lehmann H Leitungsstütze
US3646246A (en) * 1970-05-22 1972-02-29 Honeywell Inf Systems Circuit board and method of making
US3644792A (en) * 1970-07-02 1972-02-22 Honeywell Inf Systems Reusable circuit board for constructing logic circuits using integrated circuit elements
US3786172A (en) * 1972-12-07 1974-01-15 Accra Point Arrays Corp Printed circuit board method and apparatus
US3981076A (en) * 1974-11-27 1976-09-21 Commissariat A L'energie Atomique Method of connecting electronic microcomponents
JPS51106059A (ja) * 1975-03-14 1976-09-20 Nippon Denso Co Denkikiki

Also Published As

Publication number Publication date
GB2099225A (en) 1982-12-01
CA1167976A (en) 1984-05-22
FR2506555B1 (fr) 1987-01-30
JPS57196595A (en) 1982-12-02
US4414741A (en) 1983-11-15
DE3149641C2 (ja) 1988-02-25
FR2506555A1 (fr) 1982-11-26
DE3149641A1 (de) 1982-12-16
GB2099225B (en) 1985-06-05

Similar Documents

Publication Publication Date Title
JPS647516B2 (ja)
US5480841A (en) Process of multilayer conductor chip packaging
US5886876A (en) Surface-mounted semiconductor package and its manufacturing method
US4691225A (en) Semiconductor device and a method of producing the same
US5550402A (en) Electronic module of extra-thin construction
US3868724A (en) Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US6777622B2 (en) Wiring boards
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US5023751A (en) Method of producing a tape for providing electronic modules, and tape obtained by this method
JPH0883868A (ja) 射出成形されたボールグリッドが配列されたケース
EP0318209B1 (en) Interconnection technique using dielectric layers
JPH01310598A (ja) 電子回路用ハウジング
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
US6310392B1 (en) Stacked micro ball grid array packages
US4933810A (en) Integrated circuit interconnector
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
US4255613A (en) Electrical interconnect
EP0186818B1 (en) Chip to pin interconnect method
US5113580A (en) Automated chip to board process
JP4066725B2 (ja) シールド材被覆フレキシブルフラットケーブルの製造方法
JP2553870B2 (ja) シ−ルド付きテ−プ電線の製造方法
EP0332747B1 (en) Tape automated bonding package
JP4196313B2 (ja) 可撓性電極帯と基板との接続方法及び接続構造
JPH02500221A (ja) Tab相互接続表面用のバーン・インパッド
JPS625339B2 (ja)