JPH02500221A - Tab相互接続表面用のバーン・インパッド - Google Patents

Tab相互接続表面用のバーン・インパッド

Info

Publication number
JPH02500221A
JPH02500221A JP1503366A JP50336689A JPH02500221A JP H02500221 A JPH02500221 A JP H02500221A JP 1503366 A JP1503366 A JP 1503366A JP 50336689 A JP50336689 A JP 50336689A JP H02500221 A JPH02500221 A JP H02500221A
Authority
JP
Japan
Prior art keywords
burn
conductor
tape
array
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1503366A
Other languages
English (en)
Inventor
チェイス リチャード エイ
Original Assignee
ディジタル イクイプメント コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル イクイプメント コーポレーション filed Critical ディジタル イクイプメント コーポレーション
Publication of JPH02500221A publication Critical patent/JPH02500221A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 TAB相互接続表面用のバーン・インパッド五立肢豆 本発明は、一般に、テープ自動ボンディング(TAB)テープ相互接続構造体に 係り、より詳細には、バーン・インテストを容易にしそして簡単なバーン・イン ソケットを使用できるようにするTAB相互接続構造体に係る。
テープ自動ボンディングは、パッケージされた集積回路半導体装置を製造するた めの公知技術である。半導体集積回路のチップ又はダイスは、通常、多数の電気 接点を有しており、これら接点は外部電気リード又は薄膜導体を経てプラグイン 接点、プリント回路板、等に接続される。テープ自動ボンディングを用いた製造 プロセスにおいては、リール形態の金属化テープのストリップが相互接続ライン 又は導体を形成する複数の群の金属フィンガ又はラインを支持する。導体は、そ の内端が例えば圧縮ボンディングによって集積回路上の接点に接続されるように 配列され、そして導体の外端が集積回路パッケージの外部接点を形成するように される。
この技術に関連した特許は、典型的に厚みが2.3ないし2.9ミルの非常に薄 いフレキシブルな金属化テープから形成された導体アレイを示している。この導 体アレイは、隣接する導体間に相互接続リンクを使用し、それら導体を所望の離 間関係に保持する。更に、製造ステーションを通してテープをインデックスする と共に移動するためにテープの外縁に沿ってスプする金属導体の内端に接合され た後に、回路チップ及び接合された接続部が封入される0次いで、導体間の相互 接続リンクが切断され、導体を有する半導体チップパッケージが形成される。
これらの導体によりチップパッケージを適当なテスト装置に接続してそれが適切 に動作するがどうが確かめることができる。
このような装置は、例えば、米国特許第3,611,061号に開示されている 。
絶縁テープ上に支持された金属ホイルに例えばエツチング技術によってフィンガ 状の導体ラインを形成するような2層テープが特許に開示されている。これらの ラインは、厚みが約1゜0ないし1.6ミルの薄い銅ホイルから形成されそして 絶縁テープは、集積回路チップの取り付は中及びテープ上のライン端とチップ接 点とのボンディング中に薄いラインの支持体をなす。
テープは、導体の支持体をなすために最終的な組立体の一部分として残される。
このようテープは、例えば、米国特許第3゜689.991号に開示されている 。 前記したように形成された集積回路パッケージは、種々の回路構成に用いら れ、高い信頼性が重要となる非常に高価で且つ複雑な回路の一部分となることが しばしばある。然し乍ら、ある仕様内で機能するこのような複雑な回路に全ての 半導体装置を組み込める可能性はかなり低く、従って、このような組み立ての前 に各半導体装置をテストすることが非常に重要となる。
集積回路半導体ダイにおいて行なうべき重要なテストの1つは、いわゆるバーン ・インテストであり、即ち、バイアス供給電圧を所定の時間中装置に印加するテ ストである。半導体チツブの種々のバイアス電圧リードに電力が加えられ、この 電力は、半導体装置がその使用中に遭遇することが予想される温度に少なくとも 等しい比較的高い温度に半導体装置の温度を上昇させるに充分な時間中加えられ る。バイアス電圧を加えることによる装置のこの加熱は、弱い半導体装置に欠陥 を生じさせるためのものであり、回路に組み立てるのに充分な装置又は顧客に納 入するのに充分な装置のみを残して、除去及び廃棄できるようにされる。
多(の複雑な集積回路半導体ダイは、しばしば300本を越える非常に多数のリ ードを有している。ダイは非常に小さいので、これらのリードは互いに著しく接 近することになり、例えば、中心から中心への間隔が8ミルの8ミルピツチとな る。
このような本数及び密接な間隔により、テストのための外部装置にリードを接続 するテストソケットの製造が非常に困難なものとなる。1つの8g準的な方法は 、TAB支持テープによって支持された相互接続ラインを扇状に広げて隣接導体 間のピッチを比較的大きくし、これにより、これらのリードに接続するテストソ ケットを形成することである。然し乍ら、リードの本数の多い半導体装置は、テ ストソケット上に非常に多数の接点を必要とすると共に、扇状に広げたときに全 てのリードを受け入れるために大きなテープを必要とし、従って、通常高価で複 雑なテストソケットが必要とされると共に、テープのコストが著しく高いものと なる。
そこで、本発明の目的は、バーン・インテストを行なうことができモしてバーン ・インテストソケットのコスト及び複雑さを低減することができるTAB相互接 続テープ構造体を提供することである。
ヱ」ムm 簡単に述べると、本発明は、信号、電力及びアースラインを含むホトエツチング されたプリント回路相互接続導体のアレイを支持するTAB相互接続テープに係 る。内端が半導体ダイ上の電力リード又はアースリードのいずれかに接続される プリント回路導体は、TABテープ上にあるそれらの外端がプリント回路の金属 化部分に形成された大きな導電性テストパッドに接続される0本発明の1つのテ ストパッドにおいては、これらのテストパッドが残りの相互接続導体と同じTA Bテープの面に形成され、一方、本発明の第2の態様においては、テストパッド が導体アレイとは逆のTABテープの面の金属化部分に形成される。この第2の 実施例においては、金属化された電力及びアーステストパッドが、金属層を分離 する絶縁支持テープの経路を通してTABテープの第1面上の対応する電力及び アース導体に接続される0両方の実施例において、大きなテストパッドは、非常 に簡単で且つ比較的安価なソケットを使用して適当な電源及びアース接点を相互 接続導体を経て半導体装置に接続し、バーン・インテストを行なえるようにする 。上記したように、半導体チップは、300本以上の信号及び電力ラインを有す るが、バーン・インテストのためには典型的に約40本のリードしか接触する必 要がない、このリード本数の減少と、大 ′きなパッドの接触点とにより、製造 コストが約$50のテストソケットを使用することができるか、もし300以上 のリードが全て含まれるならば、その全てに接触するテストソケットは$ 10 000以上になるであろう。
より詳細には、本発明は、複数の信号、電力及びアース導体を有するプリント回 路相互接続導体アレイをその表面に支持するTABテープ区分に関する。各導体 は、半導体ダイの対応する接点に接続するためにTABテープ上に配置された内 端を有し、これらの内端は、半導体ダイを受け入れるべき中央領域を取り巻く高 密度アレイにおいて接近離間される。中央領域から外方に扇状に広がる導体と、 アース及び電力導体とは、それらの外端又はその付近がTABテープ区分の周囲 付近に配置された対応するバーン・インパッドに接続される。これらのバーン・ インパッドは、プリント回路導体アレイの一部分として好ましく形成された個別 の導電性パッドである。半導体ダイ上のほとんどの接点は信号接点であり、はん の若干のダイ接点がアース又は電力接点であるから、バーン・インパッドの数は 、アレイ内の全導体数よりも著しく少ない、その結果、バーン・インパッドは比 較的密度が低くなり、TABテープ区分の周囲付近で大きく且つ広く離間され、 相互接続導体をテストソケットに容易に接続して、バーン・イン電圧を電力及び アース導体に印加することができる。もし所望ならば、TABの導体アレイがた とえ異なってもバーン・インパッドを一定のパターンにし、種々の半導体ダイに 対して1つのテストソケットを設けることができる。
本発明の1つの態様におけるバーン・インパッドは、相互接続導体と同じTAB テープの面にあるが、好ましい形態では、それがテープの反対面にある。この後 者の実施例では、導体アレイがテープの第1の面にあり、例えば、第1の実施例 と同じ導体パターンを有するが、この場合には、第1の面上にバーン・インパッ ドはない、そうではなくて、バーン・インパッドはTABテープの反対面に配置 され、TABテープを貫通する経路穴により電気的に接続されるところの対応す る電力導体と整列される。この実施例では、アース導体に対して別のバーン・イ ンパッドを使用してもよいが、これらは不要である。というのは、バーン・イン パッドをエツチングした後に残っている第2面上の金属ホイルを共通のグランド ブレーンとして使用できるからである。このグランドブレーンは、TABテープ を貫通して形成された経路により第1表面上のアース導体に接続される。
好ましい態様では、電力導体のためのバーン・インパッドがTABテープの底面 上のホイル層における絶縁アイランドとして形成され、これは、パッドをその周 りのグランドブレーンから分離する。これらパッドは、TAB装置の周囲付近に 配置され、従って、それらは比較的低い密度と大きな接触面積を有し、簡単なテ ストソケットを容易に使用できるようにする。
図面の簡単な説明 第1図は、本発明の第1の実施例により構成されたプリント回路を支持するTA B相互接続テープの上面図。
第2図は、本発明のTAB相互接続テープの第2の実施例を示す部分上面図、 第3図は、第2図のTAB相互接続テープの部分下面図、そして 第4図は、第3図の4−4線に沿った装置の断面図である。
実施例 本発明の前述及び更に別の目的、特徴、そして効果は、添付図面を参照した以下 の詳細な説明から当業者に明らかであろう。
さて、本発明をより詳細に説明すると、第1図には、14で一般的に示された金 属ホイルのプリント回路導体アレイを支持する薄い絶縁テープ材料12から成る TAB相互接続テープ区分10が示されている0通常、TABテープは、典型的 にテープリールから供給される細長いストリップで、インデックスのための縁ス プロケット穴(図示せず)を有し、テープは導体ホイルに導体アレイの繰り返し パターンを支持する。導体アレイは、通常、プリント回路技術で良く知られたよ うにプリンティング、マスキングそしてエツチング技術によってテープの金属ホ イル層に形成される。1つのプリント回路導体アレイ14だけが第1図のテープ 区分1oに示されているが、TABテープは通常はテープの長さに沿って離間さ れた膨大な数の導体アレイを支持することが理解されよう。
それぞれの導体アレイ14は、通常、多数の電気導体を含み、これら導体は、テ ープに取り付けられた半導体チップもしくはダイス(図示せず)上の接点と、半 導体チップを接続すべき適当な外部回路との間に電気的な経路を形成する0図示 されているように、アレイ14は絶縁テープ12上に取り付けられた多くの個々 の相互接続導体16を含み、これらは、隣接導体間に充分なスペースを与えるた めの扇状に広がるパターンを形成し、半導体チップ上の電力、アース及び信号リ ードと、永久的な取り付は又はテストのための外部回路との接続を容易にする。
導体16の最も内側の端18は、TABテープに取り付けられる半導体チップ上 の接点のパターンと正確に一致するパターンでアレイの中心で終っており、従っ て、このアレイの中心にチップ受は入れ領域20を画成する。
TABテープ上に半導体ダイスを取り付けるために、ダイスがアレイ14の中心 において中心領域20上に配置され、その接点がプリント回路アレイ14の最も 内側の端18に整列される。ダイス上の接点は、例えば、プレス接合により対応 する内端18に接合される0通常、接合後に、取り付けられた半導体チップ、接 合部及び相互接続導体16の内端は、点線22で示された領域にモールドプラス チックパッケージを形成するように封入される。このような封入の後に、適当な キャリアフレーム(図示せず)がキャリアテープ12上に取り付けられ、テープ 区分1oが連続ストリップから切り取られ、良く知られたように、チップパッケ ージキャリアが形成される。
この分野では、導体を横切って延びる一体的なりロスリンク、例えば、第1図に 示された4つのクロスリンク24.25.26及び27によって隣接導体を相互 接続することが一般的である。これらのクロスリンクは、支持基板即ちテープ1 2上に形成され、導体16がテープ区分上に形成された後それを電気メッキする 接点として使用される。穴30及び32のような削り取られた穴は、フィルム1 2を貫いて形成され、穴30は電気メツキ後に導体を分離できるようにしそして 穴32はバーン・インテストが完了した後にバーン・インパッドから導体を分離 できるようにする。
第1図に示されたアレイ14は、説明を容易にするために簡略化されており、そ れ故、複雑な半導体集積回路に通常要求される相互接続導体の僅かな部分だけし か含んでいない。このような回路は第1図の領域20に示された一般的パターン 上に形成された接続点で、導体16の内端に接続しなければならない接続点を3 00以上含む、導体16は、区分10の周縁34に向かって外向きに形成されて おり、ピッチつまり中心から中心の距離が外端36においておよそ8ミルにされ る。これらの接近離間された全ての外端へ接続するためのテストソケットは、非 常に多数の非常に接近離間された接点を必要とする。このようなテストソケット の組み立ては著しく費用がかかり、時間もかかると考えられる。というのは、テ ストソケットは、特定の導体アレイに合致するように形成しなければならない特 殊目的のツールだからである。それ故、半導体チップのバーン・インテストは、 それらチップがテープ区分10に取付けられて導体アレイ14に接続された後で さえも、今迄の技術では困難で費用がかかった。
本発明によると、バーン・インテストは、テープ区分lOの周縁34に沿って配 置された一連の個別の離間されたバーン・インテストパッド40を設けることに より容易にされる。これらのテストパッドは、プリント、マスキング及びエツチ ングの同じプリント回路技術を使用し、アレイ14と同時に形成され、パッドは 、導体延長部42によって選択された相互接続導体16の外端36に直接又は間 接的に接続される0選択された相対16は、次いで、TABテープに取り付けら れた半導体チップ上の対応するアース又は電源接点へ接続される。それ故、選択 されたバーン・インテストパッド40は、半導体チップに対するアース接点とし て働き、そして他のパッドはチップのための電源接点として働く、チップ上の種 々のアース接点及び電源接点への所要の接続を行なうのに必要とされる多数のパ ッドが設けられており、そして1つのチップが300以上の相互接続導体を有す ることが分かっているので、必要なバーン・イン接続を行なうのに要求されるバ ーン・インパッドは約40に過ぎない、従って、半導体チップに所要のバーン・ イン電圧を印加するためのソケットの設計が非常に簡単化される。というのは、 ソケットの接点は約40しか必要とされないとすれば、比較的大きくそして広く 離間できるからである。これは、高いリード本数のTAB装置を、低コストで、 簡単で且つ容易に入手できるソケットでバーン・インできるからである。設計上 、バーン・インパッド40は区分100周縁に均一に離間されるのが好ましい、 もし必要ならば、標準パターンのパッド40を設けて、標準的なバーン・インソ ケットを使用することができる。このような場合、個々のパッドは既知の位置に 配置され、導体延長部42による相互接続部は、プリント回路アレイ14の設計 の一部分として含まれ、所望の接続が与えられる。
バーン・インプロセス中に、バーン・インソケットがパッド40に接続されると 、集積回路の信号ラインを形成する残りの導体16は、静的なバーン・インプロ セスの場合、これらのラインに信号を送る必要がないので、接続されないままで あることが理解されよう、バーン・インが行われた後に、欠陥を生じた集積回路 チップは廃棄され、残りのチップは通常の仕方で処理され、回路への接続及び更 に別のテストが必要に応じて行なわれる。
第1図の実施例においては、全プリント回路アレイ及びバーン・インパッドがT ABテープの一方の表面に形成される。
別の構成が第2図、第3図及び第4図に示されており、導体アレイは、前記した ようにテープ12の一方の面上にあるが、バーン・インテストパッドはテープの 反対面に形成される。第1図の組立体は、支持テープ12の片面に金属ホイルし か必要としないという効果を有するが、第2図ないし第4図の構成は、テープの 両面に金属化を必要とする。
第2図に示された本発明のTABバーン・インパッド構造体の変形態様において は、導体アレイ及びバーン・インパッドがTAB区分5o上に形成される。この 実施例のTAB区分は、上面と下面の両方に金属化された絶縁フィルム即ち層5 2であるテープ52を備えている。上面にある薄い金属ホイルは、従来のやり方 でパターン化及びエツチングされ、第1図について上記したアレイ14及び導体 16に対応する多数の相互接続導体56を有するプリント回路導体アレイ54を 形成する。同様に、テープの下面にある(第3図)薄い金属ホイル58は、従来 のやり方でパターン化及びエツチングされて、複数の個別の離間されたバーン・ インパッド60を形成する。パッドGoを除く全ホイル層58は、もし所望であ れば、エツチング除去できるが、好ましくは層58が保持されて、パッド領域が 各パッドの周りのエツチング除去領域62で形成されるようにし、パッドを残り の層58かも分離してパッドの周りのホイルが金属のグランドブレーンとして働 くようにする。 第1図について述べると、アレイ54の導体56は、その内端 64がプリント回路アレイの中央に一般的に配置されたチップ受は入れ領域66 に隣接配置されている。これらの内端64は、区分50に取り付けられる集積回 路チップ上の対応する接点と整列して離間配置される。導体56は、チップとの 接触点から外方に扇状に広がり、最も外側の端68は最も内側の端64より広く 離間され、導体を外部回路又はテスト装置に容易に接続することができる。明瞭 化のために、若干の導体しか示されていないが、アレイ54は、半導体集積回路 チップの対応する接点に300本以上の導体が接続されており、導体のピッチは 、例えば、外端において約8ミルである。
第2図、第3図及び第4図の実施例においては、フィルム即ちテープ52がカプ トン(Kapton)のような絶縁材料であり、一方、金属ホイルが銅であるの が好ましい、リード56は表面に保護金属部を有する銅のホイルであるから、通 常そうであるように、導体56の外端間に延びるメッキバスもしくは導電性クロ スリンク70を設けて表面の保護金属化部分を電気メッキすることができる。メ ッキバス70を容易に除去するために、正確な穴72が設けられる。バーン・イ ンパッド60に通じる導体を切断できるようにするために、更に別の正確な穴7 4が設けられる。もし所望ならば、絶縁フィルムで形成された導体支持バー(図 示せず)を設けて、正確な穴72内で導体を安定化させることができる。このよ うな安定化バーは導体56の下面に付着するのが好ましい。
絶縁テープ52(第3図)の下面58の所望の位置においてそして好ましくは正 確な穴72とメッキバス70との間において、複数のTABバーン・インテスト パッド6oが金属ホイル層58から形成される。パッド60は、金属ホイル層5 8から形成される。パッド60は、上記したように、従来のプリンティング、マ スキング及びエツチング技術によって形成され、パッドの周囲金属層58がグラ ンドブレーンとして保持されたときにパッドがこの金属層から分離され、その結 果、各パッドは、第3図及び第4図に62で示されたような周囲絶縁チャンネル を形成する個々のエツチング除去領域によって取り巻かれる。これらのチャンネ エルは、金属層58を経てエツチングされ、その下の絶縁テープが露出される。
従って、パッド60は、互いに且つ金属層58から電気的に絶縁され、これらを バーン・インプロセスのための接点として使用できるようになる。
バーン・インテストパッド60は、80及び82で示されたような貫通経路又は 貫通開口を通るコネクタリードによって絶縁テープ52の反対側の選択された電 力又はアース導体5Gに接続される。経路は、この場合も従来のマスキング及び エツチング技術によってカプトンの絶縁層52を介して形成され、選択された導 体56に交差するように配置される。これら経路は、カプトンテープを金属化す る前に形成されるのが好ましく、ホイル層がテープにメッキされたときにこの経 路を通して金属が流れ、テープ52上の上部及び下部の金属層間に電気的接続部 を形成する貫通導体が形成されるようにする。その後、金属層がパターン化され てエツチングされ、上面の導体56(第2図)と、下面のバーン・インパッド6 0(第3図)とを形成するときに、経路80の貫通導体が保持されて、選択され た導体56がそれに対応するバーン・インパッド6oに接続されたま)となる7 選択された導体は、TABテープ上に取り付けられたダイの各アース又はバイア ス電力接点に接触するように配置されるので、第1図の装置の場合と同様に、バ ーン・インパッド60を用いてテストソケットをダイに接続することができる。
本発明の好ましい態様では、パッド60は、アレイ54のバイアス電力導体用と して設けられており、一方、層58は個々のパッドを取り巻くグランドブレーン を形成する。この形態においては、バイアス82の金属化によって与えられる貫 通導体が導体56及びパッド60のエツチングの後に残され、選択されたアース 導体56と金属フィルム58との間の接続をなすように働く。従って、TAB装 置のためのグランドプレーンフィルム58は、選択された導体56によってダイ のアース点に接続される。従って、バイアス電圧がパッド60及びグランドブレ ーン58によって半導体ダイに印加され、アレイ54に接続されたダイがバーン ・インされる。
バーン・インパッド60は、テープ区分50の周録付近に規則的なパターンで配 置され、バーン・インソケットとの接触を容易にするのが好ましい、バーン・イ ンテストは、クロスリンク70を除去した後に行なわれ、バーン・インパッドに 接続されていない信号搬送導体は電源電圧を受けない。
説明を簡単化するために、区分50の上面に支持された相互接続導体は、これら が切り取った穴72に交差するところの第3図の下部には示されていない、然し 乍ら、導体56は、切り取った穴74について示されたように、通常は、これら の穴を通して見ることができる。
本発明は、半導体ダイのバーン・インテストについて説明したが、バーン・イン パッドを他のテストに用いることもできるし、請求の範囲に規定する精神及び範 囲から逸脱せずに上記実施例に対して種々の修正や変更がなされ得ることが明ら かであろう。
国際調査報告 国際調査報告

Claims (20)

    【特許請求の範囲】
  1. 1.プリント回路相互接続導体アレイを支持する第1の表面を有する半導体装置 TABテープにおいて、上記アレイは、複数の信号、電力及びアース導体を具備 し、その各々は、第1の端及び第2の端を有し、上記導体の第1の端は、半導体 集積回路装置の対応する接点に接続するように配置され、更に、複数の個別の離 間されたバーン・インパッドを具備し、そして 更に、上記バーン・インパッドを上記アレイの選択された電力及びアース導体に 接続するプリント回路コネクタリードを具備し、これにより、上記アレイの導体 に接続された半導体装置にバーン・イン電圧を印加できるようにすることを特徴 とするTABテープのアレイ。
  2. 2.上記バーン・インパッドは、バーン・イン電圧のソースへ容易に接続するよ うに上記テープの第1表面上に所定のパターンで配置される請求項1に記載のT ABテープのアレイ。
  3. 3.上記バーン・インパッドは、上記アレイの周囲に離間される請求項2に記載 のTABテープのアレイ。
  4. 4.上記信号、電力及びアース導体は、上記第1の端に高密度のアレイを形成し 、そして上記第2端を低密度に配置するように上記テープ上を外方に扇状に広が り、上記バーン・インパッドは、上記導体の第2端から外方に離間されると共に 、対応するコネクタリードによって選択された対応する電力及びアース導体に接 続され、これにより、上記パッドは低密度アレイを形成する請求項2に記載のT ABテープのアレイ。
  5. 5.上記バーン・インパッドは、上記第2の表面上において上記第1表面上の選 択された電力及びアース導体より下でそれに整列して配置される請求項4に記載 のTABテープのアレイ。
  6. 6.上記コネクタリードは、上記テープの経路穴を通して延びる貫通リードであ り、各コネクタリードは、上記第1表面上のアース導体の所定電力を上記第2表 面上の対応するバーン・インパッドと相互接続する請求項5に記載のTABテー プアレイ。
  7. 7.上記信号、電力及びアース導体は、上記第1の端に高密度のアレイを形成し 、そして上記第2端を低密度に配置するように上記テープ上を外方に扇状に広が り、上記バーン・インパッドは、上記第1及び第2の導体端の中間に配置されそ して上記第2表面上に低密度アレイを形成する請求項1に記載のTABテープ。
  8. 8.上記バーン・インパッドは、バーン・イン電圧のソースへ容易に接続するよ うに上記TABテープの第2表面上に所定のパターンで配置される請求項1に記 載のTABテープのアレイ。
  9. 9.上記バーン・インパッドは、上記第2の表面上において上記第1表面上の選 択された電力導体より下でそれに整列して配置される請求項8に記載のTABテ ープのアレイ。
  10. 10.上記第2表面上に導電性のグランドブレーンを更に備え、該グランドブレ ーンは、上記バーン・インパッドから電気的に分離されると共に、対応するコネ クタリードによって上記アース導体に接続される請求項9に記載のTABテープ アレイ。
  11. 11.上記コネクタリードは、上記テープの経路穴を通して延びる貫通リードで あり、上記コネクタリードは、所定の電力導体を対応するバーン・インパッドに 相互接続すると共に、上記アース導体を上記グランドブレーンに相互接続する請 求項10に記載のTABテープ。
  12. 12.上記グランドブレーンは上記バーン・インパッドを取り巻き、そして上記 バーン・インパッドを取り囲む周囲チャンネルによってそこから電気的に分離さ れる請求項11に記載のTABテープ。
  13. 13.高密度のプリント回路アレイを有するTABテープのためのバーン・イン パツドにおいて、 上面及び底面を有するフレキシブルな絶縁テープと、上記第1の表面上に設けら れた高密度のプリント回路相互接続導体アレイとを具備し、各々の上記導体は内 端及び外端を有し、上記導体の内端は中央開口の周りに配置されていて、該開口 に取り付けられる半導体集積回路チップの対応する高密度接点を受け入れるよう になっており、上記導体は、上記導体の上記外端を低密度に配置するように扇状 に広がっており、上記アレイは、半導体集積回路チップのための信号、電力及び アース導体を含むことを特徴とするバーン・インパッド。
  14. 14.上記テープ上に少なくとも1つの個別のバーン・インパッドを備え、これ は上記アレイの対応するアース導体に接続される請求項13に記載のTABテー プ。
  15. 15.上記バーン・インパッドは、各々のコネクタリードによって各々の電力及 びアース導体に接続される請求項14に記載のTABテープ。
  16. 16.上記バーン・インパッドは上記第1表面上にあり、上記コネクタリードは 上記第1表面上のプリント回路導体である請求項15に記載のTABテープ。
  17. 17.上記バーン・インパッドは上記アレイ導体の外端から外方に離間され、上 記アレイの周囲にわたって低密度パターンで離間される請求項16に記載のTA Bテープ。
  18. 18.上記バーン・インパッドは上記第2表面上にある請求項16に記載のTA Bテープ。
  19. 19.上記テープに経路穴を含み、この経路穴は、上記第1表面上の選択された 導体と、上記導体に整列された対応するバーン・インパッドとの間に存在し、上 記コネクタリードは上記経路穴を通して延びる請求項18に記載のTABテープ 。
  20. 20.上記アース導体に接続されたバーン・インパツドは、上記テープの上記第 2表面上に単一のグランドブレーンを形成するように電気的に相互接続される請 求項19に記載のTABテープ。
JP1503366A 1988-03-28 1989-03-14 Tab相互接続表面用のバーン・インパッド Pending JPH02500221A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17309488A 1988-03-28 1988-03-28
US173,094 1988-03-28

Publications (1)

Publication Number Publication Date
JPH02500221A true JPH02500221A (ja) 1990-01-25

Family

ID=22630520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1503366A Pending JPH02500221A (ja) 1988-03-28 1989-03-14 Tab相互接続表面用のバーン・インパッド

Country Status (4)

Country Link
EP (1) EP0364536A1 (ja)
JP (1) JPH02500221A (ja)
CA (1) CA1303752C (ja)
WO (1) WO1989009493A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
JP2009272505A (ja) * 2008-05-09 2009-11-19 Spansion Llc 半導体装置の製造方法、及び半導体パッケージキャリア

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150047A (en) * 1989-07-21 1992-09-22 Nippon Steel Corporation Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements
DE4204459A1 (de) * 1992-02-14 1993-08-19 Siemens Nixdorf Inf Syst Filmtraegermontierter integrierter baustein
FR2739742B1 (fr) * 1995-10-09 1997-12-05 Sagem Procede de fabrication de module a micro-composants et support a circuits imprimes de liaison, et produit intermediaire de mise en oeuvre du procede

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386389A (en) * 1981-09-08 1983-05-31 Mostek Corporation Single layer burn-in tape for integrated circuit
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300577B1 (en) 1998-04-28 2001-10-09 Mitsubishi Denki & Kabushiki Kaisha Film carrier and method of burn-in testing
JP2009272505A (ja) * 2008-05-09 2009-11-19 Spansion Llc 半導体装置の製造方法、及び半導体パッケージキャリア

Also Published As

Publication number Publication date
WO1989009493A1 (en) 1989-10-05
EP0364536A1 (en) 1990-04-25
CA1303752C (en) 1992-06-16

Similar Documents

Publication Publication Date Title
US5036380A (en) Burn-in pads for tab interconnects
US4763409A (en) Method of manufacturing semiconductor device
US4837622A (en) High density probe card
US4806409A (en) Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US4757256A (en) High density probe card
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US5315241A (en) Method for testing integrated circuits
US4977441A (en) Semiconductor device and tape carrier
US6246108B1 (en) Integrated circuit package including lead frame with electrically isolated alignment feature
US4792532A (en) Semiconductor device and process for producing the same, and tape carrier used in said process
US4716500A (en) Probe cable assembly
US5544018A (en) Electrical interconnect device with customizeable surface layer and interwoven signal lines
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US6255602B1 (en) Multiple layer electrical interface
US4414741A (en) Process for interconnecting components on a PCB
EP0318209B1 (en) Interconnection technique using dielectric layers
JPS6369247A (ja) プローブ装置
JPH0550134B2 (ja)
US5355105A (en) Multi-layer flexible printed circuit and method of making same
US5061988A (en) Integrated circuit chip interconnect
JPH0691143B2 (ja) Tabテープ
KR20070103073A (ko) 프로브 카드 어셈블리와, 이 프로브 카드 어셈블리에프로브를 부착하는 방법
US4981817A (en) Tab method for implementing dynamic chip burn-in
US5897193A (en) Semiconductor wafer
USH1267H (en) Integrated circuit and lead frame assembly