JPH0240221B2 - - Google Patents

Info

Publication number
JPH0240221B2
JPH0240221B2 JP60101696A JP10169685A JPH0240221B2 JP H0240221 B2 JPH0240221 B2 JP H0240221B2 JP 60101696 A JP60101696 A JP 60101696A JP 10169685 A JP10169685 A JP 10169685A JP H0240221 B2 JPH0240221 B2 JP H0240221B2
Authority
JP
Japan
Prior art keywords
region
type
substrate
diode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60101696A
Other languages
English (en)
Other versions
JPS6132566A (ja
Inventor
Edoin Kotsutoreru Piitaa
Jeemuzu Kureigu Uiriamu
Roi Torautoman Ronarudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6132566A publication Critical patent/JPS6132566A/ja
Publication of JPH0240221B2 publication Critical patent/JPH0240221B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 次の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 開示の概要 Ｃ 従来技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 実施例 F1 他の実施例 Ｇ 発明の効果 Ａ 産業上の利用分野 この発明は、半導体デバイスの過電圧保護構造
に関し、特に、CMOS回路に適合する双方ダイ
オードを用いた過電圧保護構造に関するものであ
る。
Ｂ 開示の概要 この発明により開示されるのは、半導体デバイ
スの過電圧保護構造である。この構造は、
CMOS回路に使用したとき、そのCMOS回路を
過電圧条件から保護するとともに、その構造中の
ラツチ・アツプを最小限にとどめる働きを行う。
この構造は、基板の導電型とは逆に導電型の井戸
領域を備え、この井戸領域が基板の導電型に類似
する導電型をもつポケツト領域を画定する。この
井戸領域の一部に第１のPN接合ダイオードが形
成され、このポケツト領域中に第２のPN接合ダ
イオードが形成される。この２つのダイオードは
互いに逆の極性であり、その双方のダイオード
は、信号線上の電圧が電源供給電圧の限界を超え
たときに２つのダイオードのうちの一方が順方向
にバイアスされるように単一の線に接続されてい
る。このポケツト領域は通常アースであるVSS端
子に接続され、井戸領域は電源VDDに接続されて
いる。井戸領域におけるドーピング濃度は勾配を
有するように予め設定されており、これにより、
一方のダイオードから井戸領域に注入される少数
キヤリアが反発を受け、それらの少数キヤリアは
基板中にラツチ・アツプの原因となる基板領域へ
の移動を阻止され、もしくはきわめてわずかしか
基板の電圧レベルに影響を与えない。その代わり
に、注入されたキヤリアは井戸領域中で再結合
し、近接して分離されたポケツト領域によつて集
められる。
第２のダイオードが順方向にバイアスされてい
るときは、少数キヤリアが、分離されたポケツト
領域中に注入され、下方の井戸領域によつて基板
に到達するのを阻止され、以てこれらのキヤリア
が隣接する回路の動作に影響を与えることが防止
される。
Ｃ 従来技術 MOS及びCMOS半導体回路などの半導体デバ
イスは、静電気の放電（ESD）やさまざまな偽
似高電圧信号に起因する比較的大きい電圧遷移に
よつてしばしば損傷を受ける。これらの損傷を防
止するためには、すべてのMOS入力を有効に保
護するデバイスを設ける必要がある。この要求を
充たすべく、ツエナーダイオードや、順方向にバ
イアスされたダイオードや、MOSトランジスタ
などのさまざまな保護デバイスが提案され使用さ
れている。
例えば、米国特許第3748547号においては、高
電圧パルスがFETの信号入力電極に加えられた
場合にFETのゲート絶縁体を保護するために、
FETのゲート電極に平行に保護用のPN接合ダイ
オードを接続することが教示されている。
IBMテクニカル・デイスクロジヤ・ブレテイ
ン（Technical Disclosure Bulletin）、Vol.20、
No.10、3962〜3963ページ、1978年３月に掲載の
D.アレイムデイン（Alameddine）による“集積
半導体デバイス用保護回路（Protective Circuit
for Integrated Semiconductor Device）”と題
する論分には、FET回路のゲート入力とバイポ
ーラ・デバイスの入力とを保護するための別の構
成が記載されている。この構成は、保護すべき入
力に接続された１つの共通の極と、アースに接続
された別の共通の極とを有する逆並列のダイオー
ドの２重チエーンとから成つている。
さて、CMOS回路は、“ラツチ・アツプ”とし
て一般に知られる不都合な制御整流（SCR）動
作に対しても影響を受けやすい。このラツチ・ア
ツプは、もし制御されないと、過剰な電流によつ
てデバイスや金属線などの破損につながる。
CMOS回路がラツチ・アツプに対して脆弱であ
るのは、一般に入手可能なCMOS回路に寄生的
なPNPN構造が存在するからである。そして遷
移信号等のある種の条件下では、そのPN接合の
うちの１つが順方向にバイアスされ、これにより
SCR動作がターン・オンする可能性がある。こ
うして、ラツチ・アツプ状態にあるときは、PN
接合を順方向にバイアスする信号が除去されたあ
とも、デバイスはオン状態にとどまる。そこで、
そのデバイスにおけるラツチ・アツプを防止し、
もしくはラツチ・アツプの影響を最小限に抑えよ
うと多くの努力が費されている。例えば、デバイ
ス中の寄生的なバイポーラ・トランジスタの形成
を防止するために誘電体絶縁層を使用する等の、
製造技術によつてラツチ・アツプを解決するよう
にした技術が提案されている。あるいは、寄生的
トランジスタ間の電流経路を低減しDC電流増幅
率を抑えるためにドープされた領域を形成するよ
うにした技術も開示されている。
このように、CMOS構造は入力電極の過電圧
状態に対して特に弱い構造である。なぜなら、そ
のような状態はゲート誘電体領域を破壊するのみ
でなく、有害なSCR動作をもたらしかねないか
らである。
さて、従来の過電圧保護構造は典型的には、基
板の不動作部分中に電通を導通させることにより
高電圧遷移パルスを吸収するようにしたものであ
る。そのような構造は、CMOS構造のゲート誘
電領域を保護するが、しばしばラツチ・アツプ状
態をつくり出すことによつて、それが保護する構
造に損傷をもたらす。例えば、その保護構造を介
して基板に流入する電流は、きわめて多くの場合
に、寄生的な縦方向のPNPトランジスタ及び横
方向のPNPトランジスタをしてラツチアツプ状
態に設定せしめるほどに十分大きい値となる。
米国特許第3934159号には、基板への少数キヤ
リアの注入を防止するために設計された保護ダイ
オードを有するIGFET構造が開示されている。
しかし、そこに記載された構造は、特に、FET
デバイスを予定の単一極性の過電圧条件から保護
するためのものである。また、（1982年５月／６
月に発行された“VLSIの設計（VLSI Design）”
などによつて示されているように）現在知られて
いる双対ダイオード保護回路は、放電に対する保
護は行うが、その保護回路が組み込まれている集
積回路を、多数及び少数キヤリアの基通基板への
流入の影響から適切に保護できないという欠点が
ある。
Ｄ 発明が解決しようとする問題点 この発明の目的は、CMOSデバイスの信号ラ
インに接続されたとき、過電圧状態の存在する場
合にそのCMOSを保護するとともに、多数及び
少数キヤリアの共通基板中への注入を最小限に抑
え、以てラツチ・アツプを生じにくくし、予定の
電圧レベルに維持する必要のある共通基板の放電
を防止するための過電圧保護構造を提供すること
にある。
Ｅ 問題点を解決するための手段 この発明においては、第１の導電型の基板に、
第２の導電型の第１の領域が形成される。この第
１の領域は、第１の導電型をもつアイランド状の
第２の領域からなる。この基板の予定の部分に形
成されている。そして、第２の導電型の第１のダ
イオード形成領域が第２の領域の一部に設けら
れ、第１の導電型の第２のダイオードが第１の領
域の一部に設けられている。さらに、信号ライン
を上記第１と第２のダイオード形成領域に接続す
るために、上記第１の領域に第１の電位を与える
ための手段と、上記第２の領域に第２の電位を与
えるための手段とが設けられている。
そして動作中に、偶々どちらかの極性の過電圧
状態が単一ラインで発生すると、それにより、そ
の電圧の極性に応じて第１のダイオードまたは第
２のダイオードのうちの一方に順方向のバイアス
が加えられ、以てアイランド状の第２の領域また
は第１の領域の一方に少数キヤリアの注入が引き
起こされる。そのどちらの場合にも、少数キヤリ
アは第１の領域の外側にある第１の導電型の半導
体基板の部分へ移動することをほぼ阻止される。
半導体基板上に形成されたエピタキシヤル層中
に構成されたCMOS構造の場合は、本発明の構
造は上記第１の領域を、エピタキシヤル層と基板
の界面に隣接する基板部分中に延入させることに
よつて、エピタキシヤル層中に構成することがで
きる。
この発明の構造により得られる効果を列挙して
みると： (i) 共通の信号ラインに接続されたデバイスを、
どちらの極性の過電圧状態からも保護すること
ができる。
(ii) ラツチアツプを生じることなく過電圧保護を
行うことができる。
(iii) この発明の構造をCMOS構造に組み込んだ
場合に、通常オンチツプ基板電圧発生器により
予定の電圧レベルにチヤージされている基板か
ら電流の漏洩をもたらすことなくCMOS構造
の入力を過電圧状態から保護することができ
る。
Ｆ 実施例 第１図は、本発明に基づく過電圧保護構造の図
式的な概要図である。この構造は、Ｐ型基板１０
とその上面のエピタキシヤル層１２とから成つて
いる。Ｎ型の埋め込み層１４は基板１０の一部に
形成され、エピタキシヤル層１２に延入してい
る。そのような層１４は、エピタキシヤル層１２
の形成前に基板中にＮ型の層を形成し、アニール
工程の間にＮ型のドーパントを、その基板中のＮ
型層からエピタキシヤル層１２に外方拡散するこ
とによつて形成される。Ｎ型井戸領域１６は、こ
の領域１６がエピタキシヤル層１２の一部を貫通
して埋め込み層１４に到達し、以てＮ型井戸領域
１６とＮ型埋め込み層１４の組み合わせが、Ｎ型
物質によつて囲まれたアイランド状のＰ型領域１
８を画成するように、エピタキシヤル層１２中に
形成されている。この埋め込み層１４と井戸領域
１６の組み合わせは、エピタキシヤル層１２中
で、Ｐ型の第２の領域をエピタキシヤル層１２及
び基板１０の残りのＰ型の部分からＮ型物質によ
つて分離した構造である限り他の方法で形成して
もよい。埋め込み層１４は井戸領域１６のドーピ
ング濃度よりも比較的に高いドーピング濃度を有
していなくてはならない。例えば、埋め込み層１
４のドーピング濃度は５×1016原子／cm3またはそ
れ以上であり、Ｎ型井戸領域１６のＮ型ドーピン
グ濃度は２×1016原子／cm3である。さらに例え
ば、Ｐ型領域１８は1014〜1018原子／cm3の範囲の
ドーピング濃度を有していてもよい。また、N+
型領域２４はＰ型領域１８中の所定の部分に拡散
またはイオン打ち込みによつて形成され、これに
よりPN接合ダイオード３２が形成される。P+型
領域２６は、拡散やイオン抜ち込みなどの周知の
ドーピング技術を用いて領域１６の一部に形成さ
れ、これにより第２のPN接合ダイオード３４が
形成される。領域２４及び２６はともに信号ライ
ンVINに接続される。また、接点領域２０がＮ型
井戸領域１６に設けられ、接点領域２２がＰ型ア
イランド領域１８に設けられている。Ｎ型井戸領
域１６は電源VDDに接続され、しばしばポケツト
領域と称されるアイランド領域１８は典型的には
アース電位である電源VSSに接続されているこの
N+領域は1019原子／cm3以上のドーピング濃度を
もち、このP+領域は、1019原子／cm3以上のドーピ
ング濃度を有している。
第２図は、第１図の図式的なAA′断面図であ
る。第２図には、ある種のバイアス条件下で電子
と正孔とがどのように移動し、またラツチアツプ
を回避し、少数キヤリアの基板中への注入を防止
し、基板からのチヤージの排出を避けるべく本発
明の構造がどのように適合するかがあらわされて
いる。すなわち、動作期間中に信号ラインに過電
圧が加えられると、過電圧保護構造の２つのダイ
オードのうち１つが順方向にバイアスされる。例
えば、VIN＞VDD（VDDは典型的には約5.0ボルトで
ある）の場合、領域２６及び１６によつて形成さ
れるダイオード３４が順方向にバイアスされる。
これにより正孔(h)がP+領域２６からＮ型井戸領
域１６に注入され、その領域１６内に正孔のうち
のいくつかがとどまつてＮ型井戸領域１６または
N+接点領域２０内の電子と再結合する。一方、
その他の正孔は、Ｐ型領域１８中に拡散し、典型
的にはアース接続されているVSSに接続されたP+
接点領域２２へとドリフトする。また、埋め込み
層１４の方へ移動するＮ型井戸領域１６中の正孔
は層１６のＮ型ドーピング濃度（すなわち２×
1016原子／cm3）とは異なる層１４中の予定のドー
ピング濃度（すなわち５×1016原子／cm3よりも大
きい）の差異によつてその構造中に形成された電
界(E)により反発される。この電界は領域１６中の
多くの正孔が埋め込み層１４中へ移動しそこから
Ｐ型基板１０へ貫通するのを防止する作用をも
つ。埋め込み層１４は領域１６よりも高いドーピ
ング濃度を有するように設定されている。これ
は、正孔がＰ型基板中に移動するのを防止するポ
テンシヤル障壁を形成するという特定の理由のた
めになされている。領域２６はまた、できるだけ
多くの正孔が領域１８に到達し且つ基板１０への
到達を防止するように領域１８とは近接して配置
される。そして正孔は一旦ポケツト領域１８に到
達するとそこで集積され、最後に接点領域２２か
らVSSを介して排出される。尚、もちろん領域２
６及び１８は“打ち抜き（punch―through）”に
よりシヨートが生じる程近くてはならない。この
ように、Ｐ型ポケツト領域１８と、Ｎ型井戸領域
１６と、Ｎ型埋め込み層１４により、VINの過電
圧条件という１つのタイプの間にＰ型基板１０か
らの正孔の流れを転換することが可能となる。正
孔のＰ型基板への注入は主として２つの理由によ
り好ましくない。先ず、このタイプの基板では正
孔が多数キヤリアであるため、この抵抗性媒体中
の正孔の運動により基板中に電圧降下がもたらさ
れ、このことはある条件下では基板中にラツチア
ツプをもたらすのに十分なだけの利得を寄生的な
PNPトランジスタに与えることになりかねない。
次に、CMOSデバイスの中には基板電圧を負の
レベル（典型的には−１〜−３ボルト）の範囲に
保つ必要のあるものがあり、このためオンチツプ
基板電圧発生器が設けられているので、基板に正
のチヤージの流入を許容することは、基板電圧発
生器のチヤージポンプ作用を強化してそれらの正
のチヤージを中和しなくてはならないことを意味
し製造上好ましくない。
次に、VINがVDDとVSSの間の電圧レベル（典型
的には０〜＋5.0ボルトの範囲）にあるときには、
これは多くのCMOSデバイスの典型的なVIN信号
電圧の範囲であるため、基板を保護すべき過電圧
状態は存在しない。
次にVINがVSSよりも小さいときは、ダイオード
３２が順方向にバイアスされ、これによりＰ型領
域１８中に電子が注入される。これらの電子の中
にはP+接点領域２２によつて集められそこで正
孔と再結合するものもあるが、領域１８を通過し
てＮ型井戸領域１６またはＮ型埋め込み領域１４
によつて集められ、これらの領域を介してN+接
触領域２０へと移動して行くものもある。電子の
基板への注入は、電子が基板から動作デバイス領
域中へ移動しデバイスの性能によくない影響を与
えるために、望ましくない。
このように、静電気の放電や疑似電圧状態によ
りVINの電圧レベルが通常の動作範囲から外れる
箇所では、VINがVDDよりも高くなるか、VINが
VSSよりも低くなるかに拘らず、この構造は基板
に対する多数チヤージまたは少数チヤージの注入
を防止する働きを行う。この発明によれば、その
ようなチヤージを分離し、予定の値に設定されて
いる基板の電圧レベルに重大な影響を与えること
なくVDDまたはVSSなどのオフチツプ電源を介し
てそれらのチヤージを吸引しまたは中和すること
が可能となる。
尚、第１及び第２図に示した実施例では、基板
１０がＰ型、エピタキシヤル層がＰ型、またポケ
ツト領域１８もＰ型であらわされている。しか
し、この発明の教示するところによれば、基板を
P+またはP-型で形成し、その上にＰまたはP-型
で形成してもよい。さらに、この発明は、Ｎ型基
板を用い、上述の構成のＮ型の領域をＰ型の領域
に置きかえることによつても実施することができ
る。
F1 他の実施例 本発明によれば、基板の表面に２つの隣接する
エピタキシヤル層が形成され、２つのエピタキシ
ヤル層を分離する界面のまわりには埋め込み層が
形成され、上方のエピタキシヤル層を井戸領域が
貫通して埋め込み層に合併するような構造もまた
教示される。
ここで第３図を参照すると、第１のＮ型井戸領
域４２を有するＰ型の基板４０が図示されてい
る。この領域４２は、Ｐ型基板４０の予定の部分
にＮ型導電性をもつイオンの打ち込みを施し、そ
の領域が予定の導電性をもつＮ型井戸領域に反転
するように不純物を規定することによつて形成さ
れうる。領域４４は、第１の井戸領域４２の予定
の部分に形成した第２の井戸領域であり、領域４
２よりも低いＮ型ドーパント濃度をもつように設
定されるか、Ｎ型ドーパントの一部を補償するた
めにＰ型導電性を決定するイオンを選択的に注入
するか、またははじめのＮ型井戸領域４２の形成
の間にこの領域をＮ型の小さい導電性をもつよう
に形成しておくことにより形成される。分離され
たＰ型領域４６はＮ型領域４４中に形成され、
N+ダイオード形成領域５０とP+接点領域４８が
領域４６中に形成される。隣接する２つのＮ型井
戸領域を異なるドーピング濃度とした理由は、第
２の井戸領域４４のまわりに電界(E)を組み込んで
VINがVDDよりも大きい場合にダイオード５６に
順方向のバイアスが加えられている間に、領域４
４中の正孔(h)がＰ型基板４０中へ移動しないよう
に正孔(h)を反発するためである。これらの領域４
２及び４４に対するドーピング濃度は、典型的に
は第２図の実施例の領域１４及び１６に関連して
述べた値と同様である。すなわち、領域４２に対
するＮ型ドーパント濃度は約５×1016原子／cm3乃
至それ以上であり、領域４２に対するドーパント
濃度は２×1016原子／cm3である。また、Ｐ型領域
４６は1014乃至1018原子／cm3のＰ型ドーピング濃
度範囲にあるように設定することができる。N+
領域５４は電源VDDに接続するためのＮ型領域４
４用の接点領域である。こうして、領域５２から
注入された正孔は領域４４または４２内で電子と
再結合するか、N+領域５４で集められるか、分
離されたＰ型領域４６中に拡散し、その領域４６
を介して、VSSに接続され常にはアースに接続さ
れているP+接点４８に集めてそこから排出され
る。
同様にして、VINがVSSより小さいときは、PN
接合ダイオード５８が順方向にバイアスされ、電
子がポケツト領域４６に注入される。しかし、Ｎ
型領域４４及び４２の存在により、それらの電子
はＰ型基板４０に到達するのを阻止される。その
かわりに、それらの電子は分離されたポケツトＰ
型領域内または接点領域４８内で正孔と再結合す
るか、またはＮ型領域４４及び４２によつて集め
られ、接点領域５４へ輸送される。
Ｇ 発明の効果 以上のように、この発明によれば、半導体基板
に互いに逆方向の双対ダイオード構造を形成し、
これにより基板への正孔または電子の流入を防止
するようにしたので、例えばCMOS構造に適用
することにより、ラツチアツプを回避し過電圧に
対する破損を効果的に防止できるという効果があ
る。
【図面の簡単な説明】
第１図は本発明に基づく過電圧保護構造の図式
的な斜視図、第２図は第１図の構造の図式的な断
面図、第３図は本発明に基づく他の実施例の図式
的な断面図である。 １０，４０……半導体基板、１４，１６，４
２，４４……第１の領域、１８，４６……第２の
領域、３４，５６……第１のダイオード形成領
域、３２，５８……第２のダイオード形成領域、
VDD……第１の電位、VSS……第２の電位、２０
……第１の電位を加えるための手段、２２……第
２の電位を加えるための手段。

Claims (1)

  1. 【特許請求の範囲】 １ (a) 第１の導電型の半導体基板と、 (b) 上記半導体基板の他の領域から第２の導電型
    の第１の領域によつて完全に分離された、上記
    第１の導電型のポケツト状の第２の領域を形成
    するように、上記半導体基板中に形成された該
    第２の導電型の第１の領域と、 (c) 上記第１の領域中に設けられ、上記第１の領
    域とPN接合を形成する上記第１の導電型の第
    ３の領域を有する第１のダイオード形成領域
    と、 (d) 上記第２の領域中に設けられ、上記第２の領
    域とPN接合を形成する上記第２の導電型の第
    ４の領域を有する第２のダイオード形成領域
    と、 (e) 上記第１の領域に第１の電位を印加するため
    の手段と、 (f) 上記第２の領域に第２の電位を印加するため
    の手段と、 (g) 上記第３及び第４の領域を共通の信号ライン
    に接続するための手段とを具備する、 半導体デバイスの過電圧保護構造。
JP10169685A 1984-07-18 1985-05-15 半導体デバイスの過電圧保護構造 Granted JPS6132566A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/632,098 US4626882A (en) 1984-07-18 1984-07-18 Twin diode overvoltage protection structure
US632098 1984-07-18

Publications (2)

Publication Number Publication Date
JPS6132566A JPS6132566A (ja) 1986-02-15
JPH0240221B2 true JPH0240221B2 (ja) 1990-09-10

Family

ID=24534068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10169685A Granted JPS6132566A (ja) 1984-07-18 1985-05-15 半導体デバイスの過電圧保護構造

Country Status (4)

Country Link
US (1) US4626882A (ja)
EP (1) EP0168678B1 (ja)
JP (1) JPS6132566A (ja)
DE (1) DE3581852D1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263461A (ja) * 1984-06-11 1985-12-26 Nec Corp 高耐圧縦形トランジスタ装置およびその製造方法
IT1186338B (it) * 1985-10-29 1987-11-26 Sgs Microelettronica Spa Dispositivo elettronico a semiconduttore per la protezione di circuiti integrati da scariche elettrostatiche e procedimento per la sua fabbricazione
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
US5012317A (en) * 1986-04-11 1991-04-30 Texas Instruments Incorporated Electrostatic discharge protection circuit
US5077591A (en) * 1986-09-30 1991-12-31 Texas Instruments Incorporated Electrostatic discharge protection for semiconductor input devices
US5060037A (en) * 1987-04-03 1991-10-22 Texas Instruments Incorporated Output buffer with enhanced electrostatic discharge protection
FR2624320B1 (fr) * 1987-12-02 1990-05-18 Equip Electr Moteur Regulateur monolithique de tension de charge de batterie par un alternateur protege contre les tensions parasites
JPH01194349A (ja) * 1988-01-29 1989-08-04 Toshiba Corp 半導体装置
US4980746A (en) * 1988-04-29 1990-12-25 Dallas Semiconductor Corporation Integrated circuit with improved battery protection
EP0345432A1 (en) * 1988-05-31 1989-12-13 Texas Instruments Incorporated Diode for ESD protection of integrated circuits
DE58906972D1 (de) * 1988-08-16 1994-03-24 Siemens Ag Bipolartransistor als Schutzelement für integrierte Schaltungen.
US4922371A (en) * 1988-11-01 1990-05-01 Teledyne Semiconductor ESD protection circuit for MOS integrated circuits
JPH02134864A (ja) * 1988-11-15 1990-05-23 Nec Corp 保護素子を有する半導体集積回路
US5017950A (en) * 1989-01-19 1991-05-21 Toko, Inc. Variable-capacitance diode element having wide capacitance variation range
IT1237666B (it) * 1989-10-31 1993-06-15 Sgs Thomson Microelectronics Processo per la fabbricazione di un componente limitatore della tensione di programmazione e stabilizzatore di tensione incorporato inun dispositivo elettrico con celle di memoria eeprom
EP0437949A1 (en) * 1989-12-18 1991-07-24 Honeywell Inc. Double diffused lead-out for a semiconducteur device
US5057879A (en) * 1990-12-24 1991-10-15 Motorola Inc. Noise reduction technique for breakdown diodes
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
EP0513415A1 (en) * 1991-05-16 1992-11-19 Kabushiki Kaisha Toshiba Insulated gate FET having double-layered wells of low and high impurity concentrations and method of manufacturing the same
JP2633746B2 (ja) * 1991-05-27 1997-07-23 株式会社東芝 半導体装置
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
JPH07106555A (ja) * 1993-10-01 1995-04-21 Mitsubishi Electric Corp 入力保護回路
US5751168A (en) * 1995-04-28 1998-05-12 Texas Instruments Incorporated Bus switch integrated circuit with voltage translation
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits
US5811857A (en) * 1996-10-22 1998-09-22 International Business Machines Corporation Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
JPH10189761A (ja) * 1996-12-20 1998-07-21 Fuji Electric Co Ltd 半導体装置
US6323522B1 (en) 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
US20050224917A1 (en) * 2004-04-12 2005-10-13 Jing-Horng Gau Junction diode
US7042028B1 (en) * 2005-03-14 2006-05-09 System General Corp. Electrostatic discharge device
US7550820B2 (en) * 2006-08-10 2009-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse-biased PN diode decoupling capacitor
US7834400B2 (en) * 2007-05-11 2010-11-16 System General Corp. Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same
US8222698B2 (en) 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
JP2011066246A (ja) * 2009-09-17 2011-03-31 Seiko Instruments Inc 静電気保護用半導体装置
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8553380B2 (en) * 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) * 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
TWI733957B (zh) * 2017-11-24 2021-07-21 源芯半導體股份有限公司 暫態電壓抑制器
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US20220254771A1 (en) * 2021-02-05 2022-08-11 Macronix International Co., Ltd. Semiconductor circuit and manufacturing method for the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51124385A (en) * 1975-04-23 1976-10-29 Hitachi Ltd Complementary type mis semiconductor integrated circuit
JPS5349965A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Complementary mis semiconductor device
JPS587855A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> 相補型ｍｉｓ回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4632972B1 (ja) * 1967-11-13 1971-09-27
JPS5122794B1 (ja) * 1970-06-24 1976-07-12
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3667009A (en) * 1970-12-28 1972-05-30 Motorola Inc Complementary metal oxide semiconductor gate protection diode
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
NL7501240A (nl) * 1974-02-11 1975-08-13 Rca Corp Bescherming van een geintegreerde keten tegen ge spanningen.
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US4051504A (en) * 1975-10-14 1977-09-27 General Motors Corporation Ion implanted zener diode
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
US4405934A (en) * 1981-04-13 1983-09-20 Texas Instruments Incorporated NPM Anti-saturation clamp for NPN logic gate transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51124385A (en) * 1975-04-23 1976-10-29 Hitachi Ltd Complementary type mis semiconductor integrated circuit
JPS5349965A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Complementary mis semiconductor device
JPS587855A (ja) * 1981-07-06 1983-01-17 Nippon Telegr & Teleph Corp <Ntt> 相補型ｍｉｓ回路装置

Also Published As

Publication number Publication date
EP0168678A2 (en) 1986-01-22
EP0168678A3 (en) 1987-04-22
EP0168678B1 (en) 1991-02-27
JPS6132566A (ja) 1986-02-15
US4626882A (en) 1986-12-02
DE3581852D1 (de) 1991-04-04

Similar Documents

Publication Publication Date Title
US4626882A (en) Twin diode overvoltage protection structure
US5272371A (en) Electrostatic discharge protection structure
US5895940A (en) Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors
US6850397B2 (en) Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation
US8842400B2 (en) Initial-on SCR device on-chip ESD protection
US6538266B2 (en) Protection device with a silicon-controlled rectifier
US7372109B2 (en) Diode and applications thereof
US5615073A (en) Electrostatic discharge protection apparatus
JP2699654B2 (ja) トリガ電圧を低減したｓｃｒ保護構造および回路
US7838937B1 (en) Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors
US7659558B1 (en) Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor
US7732834B2 (en) Semiconductor ESD device and method of making same
US20030146474A1 (en) SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection
KR100369496B1 (ko) 정전방전으로부터보호하기위한구조물을가진집적반도체회로
US5814865A (en) Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits
US6784029B1 (en) Bi-directional ESD protection structure for BiCMOS technology
US7023029B1 (en) Complementary vertical SCRs for SOI and triple well processes
US9153570B2 (en) ESD tolerant I/O pad circuit including a surrounding well
US6690069B1 (en) Low voltage complement ESD protection structures
US6633068B2 (en) Low-noise silicon controlled rectifier for electrostatic discharge protection
CA1289267C (en) Latchup and electrostatic discharge protection structure
JPH09326472A (ja) パッド保護ダイオード構成体
US7126168B1 (en) Silicon controlled rectifier structures with reduced turn on times
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges
JPH11297851A (ja) 静電放電保護回路を有する半導体素子