JPS587855A - 相補型ｍｉｓ回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は相補型ＭＩ８回路懐置装改良に関する。

相補［ＭＩ８＠路装置として従来、以下述べる構成を有
するものか提案されている。

卸ち、第１図及び１１２図に示す如く１例えばＮｆｉの
半導体基板１を有する。

半導体基板１は、素子形成Ｌ＠絨Ａ１及びＡ２を有する
相補＠Ｍ１８回路形回路形成領具備する。

而して相補型ＭＩ８回路形成領域゛Ｆを用いて例えばＮ
チャンネル型のＭＩ８電界効果トランジス月１とＰチャ
ンネル型のＭＩ８電界効果トランジスタＭ２とを含む相
補ｆｉＭＩ８回路装置Ｕが構成されている。

この場合、Ｎチャンネル型のＭＩ８電界効果トランジス
７Ｍ１は、領域Ｆが有する素子形成領域ム１内にその主
画側より形成されたＰＭの半導体領域１１と、その半導
体領域１１内にその主面側より形成されたソース領域及
びドレイン領域としてのＮＩｌの半導体領域１２及び１
３と、半導体領域１１の主面の半導体領域１２及び１３
閏のチャンネル領域としての領域上く形成されたゲート
用絶縁層としての絶縁層１４とその絶縁層１４上に形成
されたゲート電極としての導電性層１５とを含んで、領
域ム１を用いて構成されている。

又Ｐチャンネル型のＭＩ８電界効果トランジスタＭ２は
、領域Ｆが有する素子形成領域Ａ２内〈その主画側より
形成されたソース領域及びドレイン領域としてのＰ臘の
半導体領域１６及び１７と、領域ム２の主面の半導体領
域１６及び１７間のチャンネル領域としての領域上に形
成されたゲート用絶縁層としての絶縁層１８と。

その絶縁層１８上に形成されたゲート電極としての導電
性層１９とを含んで、領成人２を用いて構成されている
。

而してＮチャンネル型のＭＩ８電界効果トランジスタＭ
１を構成せる半導体領域１５とＰチャンネ、Ｉ＆／ｆＩ
ｌｉのＭＩ８電界効果トランジスタＭ２を構成せる半導
体領域１７とが導電性４２０にて互に連結されて出力線
Ｏに導出され、トランジスタＭ２を構成せる半導体領域
１６が半導体基板１と共に電源線ＶＤに接続され、トラ
ンジスタＭ１を構成せる半導体領域１２が半導体領域１
１と共に電源線ＶＤと対をなす′ｖＬ源線ＶＳに接続さ
れ、トランジスタＭ１を構成せる導電性層１５とトラン
ジスタＭ２を構成せる導電性層１９とが導電性層２１に
て連結されて入力細工に導出され、依って相補型ＭＩ８
回路装置Ｕが第３図に示す如くＮチャンネル型のＭＩ８
１１を界効果トランジスタＭ１とＮチャンネル型の電界
効果トランジスタＭ２とかそれ等のドレインをして互に
接続して直利に接続され、そのＰチャンネＡ／Ｉｌのト
ランジスタＭ２のソースが電源１ｉＩｖＤに、Ｎチャン
ネル扱のトランジスタＭ１のソースが電ｌＩＩ纏ｖ８に
接続され、而して両トツンジスタＭ１及びＭ２のゲート
が互に接続されて入力ｍｌに１両トツンジスタＭ１及び
Ｍ２のドレインのＩＩ！続中点が出力＠ＯＫ−導出され
。

入力線ｌに、２値表示で「１」（電源１ＩＩＶＤに与え
られる電位■、と略々等しい高電位で意味づけられてい
る）及び「０」（電源１ＩＶＤに与えられている電位Ｖ
、と略々等しい低電位で意味づけられている）をとる論
理入力が「１」で与えられた場合、トランジスタＭ１及
びＭ２が夫々オン及びオフして、出力＠０に論理出力が
ｒＯＪをとって得られ、入力！ＩＩに論理入力が「０」
で与えられた場合、トランジスタＭ１及びＭ２が夫々オ
フ及びオンして出力線０に論理出力か「１」をとって得
られる様になされてなるインバーター路構成を有する。

以上寥従来提案されている相補型ＭＩ８回路装置の構成
による場合、相補型ＭＩＳＦｊＡ路形成領域Ｆに大なる
面積を要するものであった。その理由は次の通りである
。

即ち、相補型ＭＩ８回路形成領域Ｆに於ては、Ｎチャン
ネル監のＭＩＳ）ランジスタＭ１を構成せる素子形成領
績Ａ１とＰチャンネル型のＭＩＤ）フンジスタＭ２を構
成せる素子形成領域Ａ１とか近接している場合、第４図
に示す如（、Ｐチャンネル型のＭＩＳトランジスタＭ２
を構成せる半導体領ｗｔ１６とＮチャンネル型のＭＩＳ
）ランジスタＭ１を構成せる半導体領域１１との間に於
ける領域１６をエミッタ、半導体基板１をベース、領域
１１をコレクタとせる寄生横型のＰＮＰ型バイポーラト
ランジスタＱ２１と、領域１６と領域１１との間に於け
る領域１７をエミッタ、半導体基板１をベース。

領域１１をコレクタとせる寄生横型のＰＮＰｇバイポー
ラトランジスタＱ２２と、半導体基板１とＭＩＳ）ラン
ジスタＭ１を構成せる領域１２との間に於ける半導体基
板１をコレクタ、領Ｊｉ１１１をベース、領域１２をエ
イツタとせる寄生縦置のＮＰＮ＠バイポーラトランジス
タＱ１１と、基ｌｌ１１と領域１３との間に於ける基板
１をコレクタ、領域１１をベース＊　領域１５をエイツ
タとせる寄生縦型のＮＰＮ型バイポーラトランジスタＱ
１２とを有し、而してトランジスタＱ２１及びＱ２２の
ベースが基板１によってトランジスタＱ１１及びＱｌ２
のコレクタ＄（ｌｌ絖され、コレクタか領域１１によっ
てトランジスタＱ１１及びＱｌ２のベースに接続されて
いることにより、トランジスタＱ２１及びＱ１１％Ｑ２
１及びＱｌ　２．Ｑ２２及びＱｌｌ。

及びＱ２２及びＱｌ２による４つのすイリスタを構成し
ている寄生バイポーラトランジスタ回路が構成されるも
のである。

一方相補Ｊｉ１ＭＩ８回路形成領埴Ｆに構成せる相補ｆ
ｉＭＩ８回路装置Ｕが第Ｓ図にて上述せるインバータ回
路構成を有し、従って領域１６には電源線ＶＤに与えら
れる電位ＶＤＵ・・城、領域１，１には出力線Ｏに得ら
れる＃１埋出力Ｖ。の「１」及び「０」の電位従って電
位■。及び電源線ＶＳに与えられる電位Ｖ、が、領域１
２には電位■、が、領域１５には出力ＩｗＯに得られる
論理出力■。の電位従ってＶＤ及び■、が与えられてい
るので、例えば半導体基板１の素子形成領域ム１及びＡ
２間の領域従ってトランジスタＱ２１及びＱ２２のベー
スに外部雑音が鱈起される等によって、トランジスタＱ
２１及びＱ２２の何れか一方又は双方かオンした場合、
領域１６及び１７の何れか一方又は双方よりトランジス
タＱ２１及びＱ２２の何れか一方又は双方を通じてトラ
ンジスタＱ１１及びＱｌ２の何れか一方又は双方のベー
スに電流が流れてそれ勢トランジスタＱ１１及びＱｌ２
の何れか一方又は双方がオンし、依って上述せるトラン
ジスタＱ２１及びＱｌｌ；Ｑ２１及びＱｌ２；及びＱ２
２及びＱｌｌによる３つのサイリスタの少くとも１つが
オンしｆ１相補型ＭＩ８回路装置Ｕが機能しなくなるも
のである。

而してこれを回避するには、トランジスタＱ２１及びＱ
２２が実質的に構成されない様に、トランジスタＱ２１
でみるときそのベースを構威せる半導体基板１の領域１
６及び１１間の領域の長さり、を、又トランジスタＱ２
２でみるときそのベースを構成せる半導体基板１の領域
１７及び１１間の領域の長さＤ２　　を十分大とすべく
、素子形成領域ム１及びＡ２間の内側間間隔ＤＡ　を十
分大とするか、又はトランジスタＱ２１及びＱ２２が実
質的（構成されるとしても、それ勢トツンジスタＱ２１
及びＱ２２がそれ等のエイツタ接地電流利得（これ等を
夫々／２．及びＡ２とする）をして＋分小であり、従っ
てこの小なる電流利得／２．及び／２２を有するトラン
ジスタＱ２１及びＱ２２がオンしてこれ等（流れる電流
がトランジスタＱ１１及びＱｌ２のベースに流入されて
もトランジスタＱ１１及びＱｌ２かオンするに至らない
に十分であるという様に、トランジスタＱ１１及びＱｌ
２のエイツタ接地電流利得（これ等を夫々／１１及び／
１２とする）の考慮の下に、トランジスタＱ２１でみる
とき上述せる長さり、を、トランジスタＱ２２でみると
き上述せる長さＤ２　　を大とすべく、上述せる間隔Ｄ
Ａ　を大とするを要するものである。因みに上述せる畏
さり、及びＤ２に対するエミッタ接地電流利得／２．及
び／２２の関係が、−４のパイポー２ト２ンジスタの場
合に準じて。

β１５図に示す如くに得られるものとした場合。

トランジスタＱ１１及びＱｌ２がそれ等のエミッタ接地
電流利得β１．及び／１２をして例えば２００であると
すれば、トランジスタＱ２１及びＱ２２がそれ等のエミ
ッタ接地電流利得／２１及びβ２２をしてＣＬＯ５以下
であるべく、上述せる長さり、及びＤ２を１，５０μｍ
以上とするを要するものである。

この為、即ち上述せる如く上述せる畏さり。

及びＤ２　を大とするを豐する為、相補ＨＭＩ８回路形
成領絨Ｆに大なる面積を要するものであった。

以上が上述せる従来の相補型Ｍ１８回路装置の構成の場
合、その相装置Ｍ　Ｉ　８−路形成領域ＦＫ大なる面積
を要するものであった塩山である。

従って上述せる従来の相補１ｉＭＩ緘回路値置の構成の
場合、相補１１Ｍｌ８回路形成領域ＦＩｃ大なる面積を
賛し、この為半導体基板１従って相補＠Ｍ　Ｉ　８Ｍ路
俟装が全体として大顛積を有するものになるという欠点
を有していた。

依って本発明は上述せる欠点を有しない新規な相補ＢＭ
Ｉ８ｗＸＡ路装置を提案せんとするもので、以下詳述す
る所より明らかとなるであろう。

第６図及び１１８７＠には本発明による相補型ＭＩ８回
路装置の一例を示し、ｊｌｌ及び第２図との対応部分に
は同一符号を附して詳細説明はこれを省略するも、半導
体基板１は、例えばＮ渥の半導体基板２１と、その半導
体基板本体２１上に形成された半導体基板本体２１に比
し鍋い不純物＄３１を有するＮｆｉの半導体層２２と、
その半導体層２２上に形成されたＰ型の半導体１１１２
５とを有する。

面してＮチャンネル型のＭＩＳ箋界効果トランジスタＭ
１が、素子形成領域Ａ１に於ける半導体層２６内に、そ
の主ＩｔｌＩＩｌｌより形成されたその領域に比し不純
物濃度を有するＰ型の半導体１１１竣１１と、その半導
体領域、ソース′ｗｉ城及びドレイン領域としてのＮ型
の半導体領域１２及び１６と、半導体）」域１１の主面
の半導体領域１２及び１５間の領域上番こ形成されたゲ
ート用絶縁層としての絶縁層１４と、そのｅ酸層１４上
に形成されたゲート−極としての導電性層１５とを含ん
で、素子形成領域Ａ１を用いて構成されている。

一方素子形成領域Ａ２に於ける半纏体層２３の領域内に
その主向側よりその領域に比し高い不純４０１皺を有す
るＰ型を有する環状の半導体領域５１が形成されている
。

面してＰチャンネル型のＭＩ８電Ｗ電果効果ランジスタ
Ｍ２が、素子形成領域Ａ２に於ける半導体層２５の領域
の半導体領域３１゛にて取囲まれた領域内に、その主ｒ
ｋＪ＊より半導体領域５１き連接して形成されたん型の
半導体領域５２と、その半導体領域３２内にその主向側
より形成されたソース領域及びドレイン領域としてのＰ
型の半導体領域１６及び１７と、半導体領域５２の主面
の半導体領域１６及び１７間の領域上に形成されたゲー
ト用絶縁層としその絶縁層１８と、その絶縁層１８上に
形成されたゲート電極としての導電性層１９を含んで、
素子形成領域ム２を用いて構成されている。

又＠１１ＣＩ及び第２図にで上述せると同様に、Ｎチャ
ンネル型のＭＩ８電界効果トランジスタＭ１を構成せる
半導体領域１５とＰチャンネル型のＭＩ８電界電界効果
トランジスタモ２成せる半導体領域１７とが導電性層２
０にて互に連結されて出力線Ｏに導出され、トランジス
タＭ２を構成せる半導体領域１６が電源縁ＶＤに＊ｇさ
れ、トランジスタＭ１を構成せる半導体領域１２が電１
１１−ＶＤと対をなす電源縁■８に接続され、トランジ
スタＭ１を構成せる導電性層１５とトランジスタＭ２を
構成せる導電性層１９とが導電性層２１にて連結されて
人力ｆｓＩに導出され、依って相補型ＭＩ８回路装置Ｕ
が、第４図に示す如くＮチャンネル型のＭＩ８電界効果
トランジスタＭ１とＮチャンネル型の電界効果トランジ
スタＭ２とがそれ等のドレインをして互に接続して直列
に接続され、そのＰチャンネル型のトランジスタＭ２の
ソースが電源縁ＶＤに、Ｎチャンネル型のトランジスタ
Ｍ１のソースが電源煉■Ｓに接続され、向して内トラン
ジスタＭ１及びＭ２のゲートが互に接続されて入力ｌＩ
Ｉに、両トランジスタＭ１及びＭ２のドレインの接続中
点が出力端０に導出され、入力ｌＩ！■に、２値表示で
「１」（電源１１ｉＩＶＤに与えられる電位■９　　と
略々等しい高電位で意味つけられている）及び「０」（
電源＠ＶＤに与えられている電位ｖ８　　と略々等しい
低電位で意味づけられている）をとる論理入力が「１」
で与えられた場合、トランジスタＭ１及びＭ２が夫々オ
ン及びオフして、出力ｌｌ１ＩＯに一″理出力■９か「
０」をとって得られ、入力１１１１に論理入力が「０」
で与えられた場合、トランジスタＭ１及びＭ２が夫々オ
フ及びオンして出力線０に論理出力Ｖ。が「１」をとっ
て得られる様になされてなるインバータ回路構成を有す
−る。

更にＭＩＳトランジスタＭ２を構成せる＃Ｐ尋鉢体領域
３２権囲んでなる半導体領域６１が導電性層５５にて電
源線■Ｓに連続されている。

以上が本発明による相補型ＭＩ８回路装置の一例構成で
あるが、斯る構成によれば、領域１２をエイツタ、領域
１１にベース、半導体層２１〜２５をコレクタとせる奇
生縦型のＮＰＮ型バイポーラトランジスタＱ１２（１１
！ｉＪ示せず）と、領域１５をエンツタ、領域１１をベ
ース、半導体層２１〜２３をコレクタとせる寄生縦型の
ＮＰＮ溢バイポーラトランジスタＱ１３（１１４示せず
）と、領域１６をエミッタ、領域３２をベース、半導体
層２３乃至領域１１をコレクタせる寄生横型のＰＮＰ型
バイポーラトランジスタＱ１６と、領域１７をエミッタ
、領域６２をベース、半導体層２３乃至領域１１をコレ
クタとせる寄生横型のＰＮＰＩ！バイポーラトランジス
タＱ１７と、領域１６をエミッタ、領域５２をミス、領
域６１をコレクタとせる寄生横型のＰＮＰ型のバイポー
ラトランジスタＱ１６′と、領域１７をエミッタ、領域
６２をベース、領域３１をコレクタとせる寄生横型のＮ
ＰＮ型のバイポーラトランジスタＱ１７′とを鳴し、向
してトランジスタＱ１２及びＱｌ６、Ｑｌ２及びＱｌ７
、Ｑｌ２及びＱ１７′、Ｑ１！１及びＱｌ６；Ｑｌ３及
びＱｌ７、及びＱｌ５及びＱ１７′の組による６つのＰ
ＮＰＮｆｉサイリスタを構成している寄生バイポーラト
ランジスタ回路が１１成されているものである。

一方トランジスタＱ１５、Ｑｌ７及びＱ１７′のエミッ
タが出力縁りに連結されているものである。

従って出力縁りに得られる一理出力Ｖ。が「０」である
場合に於て、その出力縁りに外部より負極性の雑を電圧
が帥起されることにより、トランジスタＱ１５がオンと
なれは、これに応じて半導体層２１〜２５＠より領域１
５に同う電流が領域１１に流れ、従ってトランジスタＱ
１２のベースに電流が流れ、依ってトランジスタＱ１２
がオンとなり、一方この場合領域１５から領域１１及び
半導体層２３を介して領域５２に電子が注入されるもの
とすれば、トランジスタＱ１７はそれがＰＮＰ型であっ
てそのエミッタに負極性の雑音電圧が鋳起されているの
でオンせざるも、トランジスタＱ１６がオンとなり、依
ってトランジスタＱ１２及びＱｌ６、Ｑｌ３及びＱｌ、
６によるサイリスタがオンとなり、相補型ＭＩａＷＡ路
装置としての機能が失なわれるものである。

然し乍らこの場合領域３２を有し、そしてそれが電源−
■Ｓに連結され、一方半導体層２１が電源線ＶＤに連結
されているので、層２１上の層２２及び２５間のＰＮ接
合が逆バイアスされ、依ってそのＰＮ接合より領域１１
及び６１に向って拡がっている空乏層が形成されている
ものであり、この為領域１１及び３１の深さを予め適当
に選定し置けば、今述べた空乏層が領域１１及び６１に
達しているものである。依って上述にて領域１３から領
域１１及び層２′５を介して領域５２に電子が注入され
るものとすればと述べた、その゛電子は層２２乃至２１
に吸収されて領域５２に注入せず、従ってトランジスタ
Ｑ１６はオンせず、依ってトランジスタＱ１２及びＱｌ
　６、Ｑｌ　５及びＱｌ６によるサイリスタがオンとな
らず、相補型ＭＩ８回路装置としての機能が失なわれな
いものである。

又出力線りに得られる＃ａ理出力■。が「１」である場
合に於て、その出力＠Ｄに外部より負極性の雑音電圧か
鋳起されることにより、トランジスタＱ１７及びＱ１７
′の何れか一方又は双方がオンとなれば、これに応じて
領域１７から正孔が領域３２及び層２５を介して領域１
１に注入してトランジスタＱ１２をオンせんとするも、
この場合も上述せる場合と同様に、７１１１２５の領域
１１及び５１下の領域の全域゛に空乏層か拡がっている
ので、上述せる正孔か′置載６１に徴収されて領域１１
に注入せず、従ってトラン’）Ｘ９Ｑ１２がオンせず、
依ってトランジスタＱ１２及びＱ１７、Ｑ１２及びＱ１
７′によるサイリスタがオンとならす、相補ｆｆＭＩ８
回路装置としての機能か失なわれないものである。

更に上述に於ては出力銀りに訴起される帷音電圧により
トランジスタＱ１２及びＱ１６、Ｑ１３及びＱ１６、Ｑ
１２及びＱ１７、及びＱ１２及びＱ１７′によるサイリ
スタがオンとならないと述べたが、上述せる如く層２３
の領域１１及び３１下の領域の全域に空乏層か拡がって
いるので、詳細説明はこれを省略するも、他の原因によ
って上述せるサイリスタはもとより他のトランジスタＱ
１３及びＱ１７、及び。１５及び９１７′によるサイリ
スタがオンにならんとしても、これが阻止され、相補ａ
ｉ１ＭＩ８１ｉＪ路装置としての機舵装置なわないもの
である。

依って第６図及び第７図にて上述せる本発明による相補
型ＭＩ８回路装置の場合、素子形成領域λ１及びＡ２間
内側間間隔り、を従って相補型ＭＩ８回路形成懺域領域
面積を娯１図及び＃！２図にて上述せる従来の装置の場
合に比し格段的に小としても、サイリスタがオンするこ
とにより相補型ＭＩ８回路装置か機能しないなる慣れを
有さす、従って半導体基板１従って相補型ＭＩＢ回路装
置を全体として第１凶及び第２図にて上述せる従来の装
置の場合に比し格段的に小なる面積を有するものとする
ことが出来る大なる特徴を有するものである。

次に１１８図及び１１９図を伴なって本発明にょる相補
１１Ｍｌ８回路装置の他の例を述べるに。

＃Ｉ６図及び第７図との対応部分には同一符号を附し詳
細説明はこれを省略するも１１ｇ６図及び總７図にて上
述せる構成に於て、そのＮチャンネル渥のＭＩ８）クン
ジスタＭ１を構成セる半導体領域１１１及びＰチャンネ
ル置のＭＩ＆電界効果トクンジスタＭ２を構成せる半導
体領域３１及び３２が共に半導体基板１を構成せる半導
体・層２２に達する深さに形成されてなることを除いて
は、１Ｉｋ６図及び１１１７図にて上述せると同様の構
成を有する。

以上が本発明による相補！１Ｍｌ８回路装置の他の例の
構成であるか、斯る構成によれば、それか上述せる事項
を除いてはＪＩＢ６図及び纂７図の場合と１１１１１の
構成を有し、而して半導体領域１１及びｓｌか共に半導
体層２２に連接しているので、１８６図及び１ｌ１７＃
Ａにて前述せる半導体領域１１側より半導体領域３２備
に注入せんとする電子、及び領域５２側より領域１１側
に注入せんとする正孔の通路が、領域１１及び３１の層
２２との連接位置で確実に断たれるので。

詳細説明はこれを省略するも１ｍ６図及び第７図にて上
述せる場合と同様に、素子形成領域Ａ１及び人２の内側
間間隔ＤＡ従って相補型ＭＩ８回路形成領域Ｆの面積を
小としても、ディ９ろ夕がオンになることがなく、従っ
て第６図及び８１７図の場合と同様の優れた特徴を有す
るものである。

尚上述に於ては本発明の僅かな例を示したに過ぎず、詳
細説明はこれを省略するも、第６図及び！７図にて上述
せる実施例％第８図及び第９図にて上述せる実施例に基
き、第１０図に示す如く半導体領域１１内に半導体領域
１２及び１３の複数を設けて領域Ａ１を用いてＮチャン
ネル湿のＭＩ８電界効果トランジスタの複数を構成し、
又半導体領域５２内に半導体領域１６及び１７の複数を
設けて領域Ａ２を用いてＰチャンネルをのＭＩ＆電界効
釆ト２ノジスタＭ２の複数を構成せる。相補ｆｉＭＩ８
回路装置の構成とすることも出来、又相補ｆｉＭＩ８Ｗ
Ａ路装置をインバー１回路構成以外の他の相補型ＭＩ８
回路構成とすることも出来、更に上述せる「Ｐ置」をｒ
ＮｆｆｉＪに、ｒＮＩＩＪをｒＰ型」に。

「Ｎチャンネル型」を「Ｐチャンネル型」に、「Ｐチャ
ンネル智」を「Ｎチャンネル型」に読替えた構成とする
ことも出来、その他事発明の精神を脱することなしに種
々の置屋変更をなし得るであろう。

【図面の簡単な説明】

１１１図は従来の相補［ＭＩ８回路装置を示す路線的平
向図、１１２図はそのｌ−１１１上の断面図、第３図は
インバータ回路構成を示す接続図。 ｍ４図は等価寄生バイポーラトランジスタ回路を示すＷ
！続図１編５図はベース長に対するエミッタ接地域＃ｌ
利得の関係を示す図＊　Ｉｉ　ｂ図は本発明による相補
塩ＭＩ８回路装置の一例を示す路線的平面図、Ｉ！７図
はその■−■線上の断面図、第８図は本発明による相補
＠Ｍ１８回路懐置の装の例を示す路線的平向図＊ＩＩ９
図はその区−区線上の断面図、第１０図は本発明による
相補をＭＩＳ回路装置の更に他の例を示す路線的平面図
である。 図中１は半導体基板、２１．２２及び２３は半導体層、
１１．１２．１５．１６．１７゜５１及び３２は半導体
領域、１４及び１８は絶縁層、１５及び１９は導電性層
を夫々示す。 出願人　日本電信電話公社 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、　半導体基板を有し、 該半導体基板は纂１及び第２の素子形成領域を有する相
   補ＩＪｉＭＩ８＠路形成領域を具備し、 上記相補１１Ｍｌ８回絡形成領域を用いて第１のチャン
   ネル型の第１のＭＩ８電界効果トランジスタ及びｆｌＬ
   ｌのチャンネル製とは逆の第２のチャンネル型の第２の
   ＭＩ８１１ｇ界効果トランジスタを含む相補型Ｍ１８回
   路装置が構成され、 上記第１のＭＩ８電界効果トランジスタは上記第１の素
   子形成領域を用いて構成され、上記第２のＭＩ８１１界
   効果トランジスタは上記第２の素子形成領域を用いて構
   成されてなる相補型ＭＩ８回路装置に於て、 上記半導体基板は、第１の導電型を有する半導体基板本
   体と、鋏牛導体基板本体上に形成された当該半導体基板
   本体に比し高い不純物濃度を有する第１の導電型を有す
   る第１の半導体層と、該第１の半導体層上に形成された
   Ｍｌの導を型とは逆の第２の導電型を壱する＠２の半導
   体層とを有し、 上記第１のＭ１８％界効果トランジスタは、上記第１の
   素子形成領域に於ける上記第２の半導体層の領域内にそ
   の工面側より形成された当該領域に比し筒い不純物濃度
   を有する第２の導ｍ型を有する謝１の半導体領域と、該
   第１０牛尋体領域内にその主面側より形成された１４１
   の４１ｊＬ型を有する第２及び絽３の半導体領域と、上
   記第１の半導体領域の主面の上記第２及び第５の半導体
   領域間の領域上に形成された第１の絶縁層と、該第１の
   絶縁層上に形成された第１の導電性層とを含んで構成さ
   れ、 上記第２の素子形成領域に於ける上記第２の半導体層の
   領域内にその工面側より当＃Ｘ領域に比し高い不純智＊
   度を有する第２の導電蟹を有する環状の第４の牛導体舅
   域が形成され、 上記第２のＭＩｆ９電界効果トランジスタは、上記第２
   の索子形成領域に於ける上記第２の千尋体層の領域の上
   記載４の半導体領域にて取囲まれた領域内に、その主面
   側より上記第４の半導体領域と連接して形成されたｍｌ
   の導ｋｌ！を有する第５の半導体領域と、＃第５の半導
   体領域内にその主向側より形成された第２の導電型を有
   する１１７４６及びＩＩ！７の半導体領域と、上記第５
   の半導体領域の主面の上記第６及び第７の半導体領域間
   の領砿上に形成された第１２の絶縁層と、該第２の絶縁
   層上に形成された第２の導電性層とを含んで構成されて
   なる事を特徴とする相補型ＭＩＳ回路装置。 ２、＃Ｐ導体基板を有し、 該半導体基板は第１及び第２の素子形成領域を有する相
   補型ＭＩａ回路形成領域を具備し、 上記相補型ＭＩ８回路形成領域を用いて第１のチャンネ
   ル型の第１のＭＩ８電界効果トランジスタ及び第１のチ
   ャンネル型とは逆の第２のチャンネル型のＩＩ２のＭＩ
   Ｓ％界効果トランジスタを営む相補型Ｍｌｓ回路装瀘が
   構成され、 上記第１のＭｌ、Ｓ電昇効果トランジスタは上記第１の
   索子形成領域を用いて構成され、上記第２のＭ１８亀界
   効釆トランジスタは上記第２の索子形成領域を用いて構
   成されてなる相補型ＩＶＩＩＳ回路装皺に於て、上記半
   導体基板は、ａｌ！１の４′ｌ！ＬＩＪを治する半導体
   基板本体と、該千尋体基板本体上に形成された当該半導
   体基板本体に比し高い不純物−直を有する第１の導電型
   を有する第１の千尋体層と、該第１の千尋体層上に形成
   された当該＃！１の半導体層に比し低い不純物凝度を有
   する第１の導電型を有す６第３の半導体層とを有し、 上記第１のＭＩＳ亀界幼釆トランジスタは、上記ＪＩＮ
   の素子形成領域に於ける上記ｓ３の半導体層の領域内に
   その主面側より上記［１１の素子形成領域に於ける上記
   第１の千尋体層の領域に達する深さで形成された第１の
   導電型とは逆の第２の導電型を有する第１の半導体領域
   と、該第１の半導体領域内にその主面側より形成された
   第１の導電蓋を有するｊｌｌｌＩ２及びｓ３の半導体領
   域と、上記Ｍ１の半導体領域の主面の上記第２及びＩＩ
   ５の半導体領域間の領域上に形成された第１の絶縁層と
   、該ｊ１１１の絶縁層上に形成された＠１の導電性層と
   を含んで構成され、 上記１ｓ２の索子形成領域に於ける上記第３の千尋体層
   の領域内に、その主面側より、第２の導電型を有する環
   状のＩＩ４の半導体領域が、上記１１１２の素子形成領
   域に於ける上記第１の千尋体層の領域に達するＩＩさで
   形成され、上記＃Ｉ２のＭＩ５電界効果トランジスタは
   、上記＃！２の素子形成領域に於ける上記＃！６の千尋
   体層の領域の上記第４の半導体領域にて取囲まれた第５
   の半導体領域と、該第５の半導体領域内にその主面側よ
   り形成された第２の導電型を有する第６及び第７の半導
   体領域と、上記＄５の半導体領域の主面の上記第６及び
   第７の半導体領域間の領域上に形成されたｍ２の絶縁層
   と、該第２の絶縁層上に形成された１２の導電性層とを
   含んで構成されてなる事を特徴とする相補型ＭＩＳ回路
   装置。