JPH0238601U - - Google Patents
Info
- Publication number
- JPH0238601U JPH0238601U JP11765588U JP11765588U JPH0238601U JP H0238601 U JPH0238601 U JP H0238601U JP 11765588 U JP11765588 U JP 11765588U JP 11765588 U JP11765588 U JP 11765588U JP H0238601 U JPH0238601 U JP H0238601U
- Authority
- JP
- Japan
- Prior art keywords
- majority
- circuit
- systems
- flip
- synchronization signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Logic Circuits (AREA)
Description
第１図はこの考案による多数決同期制御回路の
一実施例を示す図、第２図は従来の多数決同規制
御回路の例を示す図、第３図は第１図を説明する
ためのタイミング図である。３ａは第１の選択回
路、３ｂは第２の選択回路、３ｃは第３の選択回
路、３は多数決回路、５はＡＮＤ回路、５ａは第
１のフリツプフロツプ、５ｂは第２のフリツプフ
ロツプ、５ｃは第３のフリツプフロツプである。
尚、図中同一符号は同一又は相当部分を示す。
一実施例を示す図、第２図は従来の多数決同規制
御回路の例を示す図、第３図は第１図を説明する
ためのタイミング図である。３ａは第１の選択回
路、３ｂは第２の選択回路、３ｃは第３の選択回
路、３は多数決回路、５はＡＮＤ回路、５ａは第
１のフリツプフロツプ、５ｂは第２のフリツプフ
ロツプ、５ｃは第３のフリツプフロツプである。
尚、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 並列同期動作を目的とする３系統の外部回路ａ
，ｂ，ｃ及びｄよりそれぞれ出力される同期信号
ａ，ｄを選択する第１の選択回路、同期信号ｂ，
ｄを選択する第２の選択回路、同様に同期信号ｃ
，ｄを選択する第３の選択回路、前記選択回路に
より選択された３系統の同期信号が与えられる多
数決回路、同様に３系統の同期信号が入力される
ＡＮＤ回路、前記多数決回路で２ｏｕｔ ｏｔ
３の多数決演算の結果より多数決エラーの発生し
た系統を記憶する第１、第２及び第３のフリツプ
フロツプ、前記第１、第２及び第３のフリツプフ
ロツプの出力により、多数決エラーの発生した系
統を除いた３系統で多数決を行うことを特徴とす
る多数決同期制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11765588U JPH0238601U (ja) | 1988-09-07 | 1988-09-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11765588U JPH0238601U (ja) | 1988-09-07 | 1988-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0238601U true JPH0238601U (ja) | 1990-03-14 |
Family
ID=31361302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11765588U Pending JPH0238601U (ja) | 1988-09-07 | 1988-09-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0238601U (ja) |
-
1988
- 1988-09-07 JP JP11765588U patent/JPH0238601U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0238601U (ja) | ||
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPH0226823U (ja) | ||
| JP2712465B2 (ja) | クロック選択回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JPS63118647U (ja) | ||
| JPH02128440U (ja) | ||
| JP2754566B2 (ja) | スタフ同期方式 | |
| JPH02119334A (ja) | パルススタッフ同期回路 | |
| JPH02103926U (ja) | ||
| JPS62138202U (ja) | ||
| JPS581917Y2 (ja) | 複数記憶回路の位相同期回路 | |
| JPH0344930U (ja) | ||
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPS596203U (ja) | 中間値のアナログ信号選択回路 | |
| JPH0417565B2 (ja) | ||
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPS6157751U (ja) | ||
| JPS62138379U (ja) | ||
| JPS58123393U (ja) | 電子式タイムスイツチ | |
| JPS62161399U (ja) | ||
| JPH0394665U (ja) | ||
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPS60170857U (ja) | 非同期信号受信装置 |