JPH0237431A - パリティチェック装置 - Google Patents
パリティチェック装置Info
- Publication number
- JPH0237431A JPH0237431A JP63188739A JP18873988A JPH0237431A JP H0237431 A JPH0237431 A JP H0237431A JP 63188739 A JP63188739 A JP 63188739A JP 18873988 A JP18873988 A JP 18873988A JP H0237431 A JPH0237431 A JP H0237431A
- Authority
- JP
- Japan
- Prior art keywords
- parity check
- data
- parity
- checked
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の診断1回復を行なう障害処理
装置に関し、特に情報処理装置の診断時に行なわれるパ
リティチェック方式に関する。
装置に関し、特に情報処理装置の診断時に行なわれるパ
リティチェック方式に関する。
従来、情報処理装置の診断時に行なわれるパリティチェ
ックはソフトウェアにより行なわれていた。このためパ
リティチェックすべき必要なデータとそれに付随するパ
リティを抽出し、この抽出されたデータを構成する全ビ
ットの排他的論理和を取り、このパリティチェックすべ
きデータの正当性を調べていた。
ックはソフトウェアにより行なわれていた。このためパ
リティチェックすべき必要なデータとそれに付随するパ
リティを抽出し、この抽出されたデータを構成する全ビ
ットの排他的論理和を取り、このパリティチェックすべ
きデータの正当性を調べていた。
上述した従来のパリティチェック方式は、情報処理装置
のデータのパリティチェックをソフトウェアにより行な
っているため、バリティチェツクすべきデータの数が増
加するにつれて処理時間がそれに比例して増加し障害処
理に多くの時間を費やさなければならないという欠点が
ある。
のデータのパリティチェックをソフトウェアにより行な
っているため、バリティチェツクすべきデータの数が増
加するにつれて処理時間がそれに比例して増加し障害処
理に多くの時間を費やさなければならないという欠点が
ある。
本発明のパリティチェック装置は、
パリティチェックすべぎデータを複数保持することがで
きるデータ保持手段と、 パリティチェックすべぎデータの、データ保持手段内の
開始位置、データの幅によりデータ保持手段よりチェッ
クすべぎデータを選び出す選択部と、 選択部で選び出されたデータに対して偶数/奇数パリテ
ィチェック指示によりパリティチェックを行なうパリテ
ィチェック部と、 パリティチェック部のパリティチェック結果を保持し、
ソフトウェアに見せることができる特殊レジスタと、 パリティチェックすべきデータの、データ保持手段内の
開始位置、データの幅、偶数/奇数パリティチェックを
指示するパリティチェック命令を入力して、選択部に対
して開始位置、データの幅を、パリティチェック部に対
して偶数/奇数パリティチェックをそれぞれ指示する制
御部とを有する。
きるデータ保持手段と、 パリティチェックすべぎデータの、データ保持手段内の
開始位置、データの幅によりデータ保持手段よりチェッ
クすべぎデータを選び出す選択部と、 選択部で選び出されたデータに対して偶数/奇数パリテ
ィチェック指示によりパリティチェックを行なうパリテ
ィチェック部と、 パリティチェック部のパリティチェック結果を保持し、
ソフトウェアに見せることができる特殊レジスタと、 パリティチェックすべきデータの、データ保持手段内の
開始位置、データの幅、偶数/奇数パリティチェックを
指示するパリティチェック命令を入力して、選択部に対
して開始位置、データの幅を、パリティチェック部に対
して偶数/奇数パリティチェックをそれぞれ指示する制
御部とを有する。
(作用〕
ハードウェアによりパリティチェックを行なうことによ
り、ソフトウェアでパリティチェックを行なうよりも処
理時間が短縮される。
り、ソフトウェアでパリティチェックを行なうよりも処
理時間が短縮される。
(実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明のパリティチェック装置の一実施例を示
すブロック図、第2図(1) 、(2)はそれぞれ、汎
用レジスタに保持されているデータ、データ選択部4で
選び出されるデータのフォーマットを示す図である。
すブロック図、第2図(1) 、(2)はそれぞれ、汎
用レジスタに保持されているデータ、データ選択部4で
選び出されるデータのフォーマットを示す図である。
本実施例のパリティチェック装置2は汎用レジスタ群3
とデータ選択部4とパリティチェック部5と特殊レジス
タ6と制御部7とからなり、メモリ1に格納されている
データをパリティチェックするものである。
とデータ選択部4とパリティチェック部5と特殊レジス
タ6と制御部7とからなり、メモリ1に格納されている
データをパリティチェックするものである。
汎用レジスタ群3はパリティチェックすべき1ワ一ド分
のデータを保持する複数の汎用レジスタからなる。デー
タ選択部4は、パリティチェックすべきデータの開始位
置、ビット幅により汎用レジスタ群3よりパリティチェ
ックすべきデータを選び出す。パリティチェック部5は
、データ選択部4で選び出されたデータに対して、偶数
/奇数パリティチェック指示によりパリティチェックを
行なう。特殊レジスタ6はパリティチェック部5のパリ
ティチェック結果を保持し、ソフトウェアに児ぜること
ができる。制御部7は、パリティチェックすべきデータ
の、汎用レジスタ群3内の開始位置、データの幅、偶数
/奇数パリティチェックを指示するパリティチェック命
令を入力して、データ選択部4に対して開始位置、ビッ
ト幅を、パリティチェック部5に対して偶数/奇数パリ
ティチェックをそれぞれ指示する。
のデータを保持する複数の汎用レジスタからなる。デー
タ選択部4は、パリティチェックすべきデータの開始位
置、ビット幅により汎用レジスタ群3よりパリティチェ
ックすべきデータを選び出す。パリティチェック部5は
、データ選択部4で選び出されたデータに対して、偶数
/奇数パリティチェック指示によりパリティチェックを
行なう。特殊レジスタ6はパリティチェック部5のパリ
ティチェック結果を保持し、ソフトウェアに児ぜること
ができる。制御部7は、パリティチェックすべきデータ
の、汎用レジスタ群3内の開始位置、データの幅、偶数
/奇数パリティチェックを指示するパリティチェック命
令を入力して、データ選択部4に対して開始位置、ビッ
ト幅を、パリティチェック部5に対して偶数/奇数パリ
ティチェックをそれぞれ指示する。
パリティチェック命令のフォーマットは、OPCA、B
、C,D であり、パリティチェック命令であることを示すr O
P CJ トオヘ7 ントA 、 B 、 C、D ト
カラなる。このパリティチェック命令は、パリティチェ
ックすべぎデータを含む1ワ一ド分のデータを保持して
いる汎用レジスタ群3内の汎用レジスタを第1オペラン
ドAで指定し、この汎用レジスタ内のパリティチェック
すべきデータの開始位置を第2オペランドBで指示し、
第3.第4オペランドC9Dによりそれぞれ、パリティ
チェックすべきデータのビット幅、偶数/奇数パリティ
チェックを指示する。
、C,D であり、パリティチェック命令であることを示すr O
P CJ トオヘ7 ントA 、 B 、 C、D ト
カラなる。このパリティチェック命令は、パリティチェ
ックすべぎデータを含む1ワ一ド分のデータを保持して
いる汎用レジスタ群3内の汎用レジスタを第1オペラン
ドAで指定し、この汎用レジスタ内のパリティチェック
すべきデータの開始位置を第2オペランドBで指示し、
第3.第4オペランドC9Dによりそれぞれ、パリティ
チェックすべきデータのビット幅、偶数/奇数パリティ
チェックを指示する。
次に、本実施例の動作について説明する。
今、情報処理装置の障害時のデータa、bを含む1ワ一
ド分のデータがメモリ1内に第2図(1)に示すように
用意されているとする。また、パリティチェックする対
染であるデータa、bはそれぞれ8ビツトのデータとパ
リティからなり、データa、bの開始位置は、データa
が0どット目、データbが9ビツト目であり、パリティ
は偶数パリティであるとし、パリティチェック装@2は
、データa、bを含む1ワ一ド分のデータを汎用レジス
タ群3の、例えば汎用レジスタGR1に保持する。この
とき、パリティチェック命令が発行され、パリティチェ
ックすべきデータを保持している汎用レジスタを汎用レ
ジスタ群3の内から指定し、パリティチェックすべきデ
ータの開始位置、ビット幅、偶数/奇数パリティチェッ
クの指示を行なう。
ド分のデータがメモリ1内に第2図(1)に示すように
用意されているとする。また、パリティチェックする対
染であるデータa、bはそれぞれ8ビツトのデータとパ
リティからなり、データa、bの開始位置は、データa
が0どット目、データbが9ビツト目であり、パリティ
は偶数パリティであるとし、パリティチェック装@2は
、データa、bを含む1ワ一ド分のデータを汎用レジス
タ群3の、例えば汎用レジスタGR1に保持する。この
とき、パリティチェック命令が発行され、パリティチェ
ックすべきデータを保持している汎用レジスタを汎用レ
ジスタ群3の内から指定し、パリティチェックすべきデ
ータの開始位置、ビット幅、偶数/奇数パリティチェッ
クの指示を行なう。
上述したデータaをパリティチェックする場合のパリテ
ィチェック命令は、 OPCGRl、0.9.EVEN である。パリティチェック命令の第1オペランド“G
R1”と第2オペランドrt Ouにより指示された開
始位置、汎用レジスタGR1のOビット目と、第3オペ
ランド゛′9′により指示されたビット幅II 9 I
+が制御部7からデータ選択部4に送られると、データ
選択部4は汎用レジスタGR1が保持しているデータa
、b(第2図(1))のうちからデータaを選択し第2
図(2)のフォーマットにしてパリティチェック部5に
出力する。パリティチェック部5は制御部7からのパリ
ティチェック命令の第4オペランド“” E V E
N ”による偶数パリティチェックの指示とデータ選択
部4の出力によりデータaの偶数パリティチェックを行
ない、その結果を特殊レジスタ6に保持する。その後、
ソフトウェアは次の命令により特殊レジスタ6の状態を
調べることによりパリティチェックの結果を知ることが
でき、データaについてのパリティチェックは完了する
。
ィチェック命令は、 OPCGRl、0.9.EVEN である。パリティチェック命令の第1オペランド“G
R1”と第2オペランドrt Ouにより指示された開
始位置、汎用レジスタGR1のOビット目と、第3オペ
ランド゛′9′により指示されたビット幅II 9 I
+が制御部7からデータ選択部4に送られると、データ
選択部4は汎用レジスタGR1が保持しているデータa
、b(第2図(1))のうちからデータaを選択し第2
図(2)のフォーマットにしてパリティチェック部5に
出力する。パリティチェック部5は制御部7からのパリ
ティチェック命令の第4オペランド“” E V E
N ”による偶数パリティチェックの指示とデータ選択
部4の出力によりデータaの偶数パリティチェックを行
ない、その結果を特殊レジスタ6に保持する。その後、
ソフトウェアは次の命令により特殊レジスタ6の状態を
調べることによりパリティチェックの結果を知ることが
でき、データaについてのパリティチェックは完了する
。
次に、同じワード内のデータbについては、パリティチ
ェックをする前に予めデータbをデータaの位置に移し
換えておけば、開始位置、データの幅がaと同じになり
、上述のパリティチェック命令でパリティチェックが行
なわれる。そのままのデータフォーマットでデータbの
パリティチェックを行なう場合は、命令の第2オペラン
ドを変更したものを用意しておけばデータaと同様の処
理過程でパリティチェックが行なわれる。
ェックをする前に予めデータbをデータaの位置に移し
換えておけば、開始位置、データの幅がaと同じになり
、上述のパリティチェック命令でパリティチェックが行
なわれる。そのままのデータフォーマットでデータbの
パリティチェックを行なう場合は、命令の第2オペラン
ドを変更したものを用意しておけばデータaと同様の処
理過程でパリティチェックが行なわれる。
この場合のパリティチェック命令は、
OPCGRI、9.9.FVEN
である。
また、第2オペランドB、第3オペランドCを変更する
ことによって汎用レジスタ内のどの位置にデータが置か
れていてもパリティチェックすることが可能である。
ことによって汎用レジスタ内のどの位置にデータが置か
れていてもパリティチェックすることが可能である。
(発明の効果)
以上説明したように本発明は、ハードウェアによりパリ
ティチェックを行なうことにより、パリティチェックを
行なう処理時間が短縮され、またデータがどこに格納さ
れていようが、またデータ幅が異なっていても簡単に処
理できる効果がある。
ティチェックを行なうことにより、パリティチェックを
行なう処理時間が短縮され、またデータがどこに格納さ
れていようが、またデータ幅が異なっていても簡単に処
理できる効果がある。
第1図は本発明のパリティチェック装置の一実施例を示
すブロック図、第2図(1) 、 (2)はそれぞれ、
汎用レジスタに保持されているデータ、データ選択部4
で選び出されるデータのフォーマットを示す図である。 1・・・メモリ、 2・・・パリティチェック装置、 3・・・汎用レジスタ群、 4・・・データ選択部、 5・・・パリティチェック部、 6・・・特殊レジスタ、 7・・・制御部。
すブロック図、第2図(1) 、 (2)はそれぞれ、
汎用レジスタに保持されているデータ、データ選択部4
で選び出されるデータのフォーマットを示す図である。 1・・・メモリ、 2・・・パリティチェック装置、 3・・・汎用レジスタ群、 4・・・データ選択部、 5・・・パリティチェック部、 6・・・特殊レジスタ、 7・・・制御部。
Claims (1)
- 【特許請求の範囲】 1、パリテイチェックすべきデータを複数保持すること
ができるデータ保持手段と、 パリテイチェックすべきデータの、データ保持手段内の
開始位置、データの幅によりデータ保持手段よりチェッ
クすべきデータを選び出す選択部と、 選択部で選び出されたデータに対して偶数/奇数パリテ
イチェック指示によりパリテイチェックを行なうパリテ
イチェック部と、 パリテイチェック部のパリテイチェック結果を保持し、
ソフトウエアに見せることができる特殊レジスタと、 パリテイチェックすべきデータの、データ保持手段内の
開始位置、データの幅、偶数/奇数パリテイチェックを
指示するパリテイチェック命令を入力して、選択部に対
して開始位置、データの幅を、パリテイチェック部に対
して偶数/奇数パリテイチェックをそれぞれ指示する制
御部とを有するパリテイチェック装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63188739A JPH0237431A (ja) | 1988-07-27 | 1988-07-27 | パリティチェック装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63188739A JPH0237431A (ja) | 1988-07-27 | 1988-07-27 | パリティチェック装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0237431A true JPH0237431A (ja) | 1990-02-07 |
Family
ID=16228925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63188739A Pending JPH0237431A (ja) | 1988-07-27 | 1988-07-27 | パリティチェック装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0237431A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10496437B2 (en) | 2017-11-14 | 2019-12-03 | International Business Machines Corporation | Context switch by changing memory pointers |
US10552070B2 (en) | 2017-11-14 | 2020-02-04 | International Business Machines Corporation | Separation of memory-based configuration state registers based on groups |
US10558366B2 (en) | 2017-11-14 | 2020-02-11 | International Business Machines Corporation | Automatic pinning of units of memory |
US10592164B2 (en) | 2017-11-14 | 2020-03-17 | International Business Machines Corporation | Portions of configuration state registers in-memory |
US10635602B2 (en) | 2017-11-14 | 2020-04-28 | International Business Machines Corporation | Address translation prior to receiving a storage reference using the address to be translated |
US10642757B2 (en) | 2017-11-14 | 2020-05-05 | International Business Machines Corporation | Single call to perform pin and unpin operations |
US10664181B2 (en) | 2017-11-14 | 2020-05-26 | International Business Machines Corporation | Protecting in-memory configuration state registers |
US10698686B2 (en) | 2017-11-14 | 2020-06-30 | International Business Machines Corporation | Configurable architectural placement control |
US10761751B2 (en) | 2017-11-14 | 2020-09-01 | International Business Machines Corporation | Configuration state registers grouped based on functional affinity |
US10761983B2 (en) | 2017-11-14 | 2020-09-01 | International Business Machines Corporation | Memory based configuration state registers |
US10901738B2 (en) | 2017-11-14 | 2021-01-26 | International Business Machines Corporation | Bulk store and load operations of configuration state registers |
-
1988
- 1988-07-27 JP JP63188739A patent/JPH0237431A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10496437B2 (en) | 2017-11-14 | 2019-12-03 | International Business Machines Corporation | Context switch by changing memory pointers |
US10552070B2 (en) | 2017-11-14 | 2020-02-04 | International Business Machines Corporation | Separation of memory-based configuration state registers based on groups |
US10558366B2 (en) | 2017-11-14 | 2020-02-11 | International Business Machines Corporation | Automatic pinning of units of memory |
US10592164B2 (en) | 2017-11-14 | 2020-03-17 | International Business Machines Corporation | Portions of configuration state registers in-memory |
US10635602B2 (en) | 2017-11-14 | 2020-04-28 | International Business Machines Corporation | Address translation prior to receiving a storage reference using the address to be translated |
US10642757B2 (en) | 2017-11-14 | 2020-05-05 | International Business Machines Corporation | Single call to perform pin and unpin operations |
US10664181B2 (en) | 2017-11-14 | 2020-05-26 | International Business Machines Corporation | Protecting in-memory configuration state registers |
US10698686B2 (en) | 2017-11-14 | 2020-06-30 | International Business Machines Corporation | Configurable architectural placement control |
US10761751B2 (en) | 2017-11-14 | 2020-09-01 | International Business Machines Corporation | Configuration state registers grouped based on functional affinity |
US10761983B2 (en) | 2017-11-14 | 2020-09-01 | International Business Machines Corporation | Memory based configuration state registers |
US10901738B2 (en) | 2017-11-14 | 2021-01-26 | International Business Machines Corporation | Bulk store and load operations of configuration state registers |
US10976931B2 (en) | 2017-11-14 | 2021-04-13 | International Business Machines Corporation | Automatic pinning of units of memory |
US11093145B2 (en) | 2017-11-14 | 2021-08-17 | International Business Machines Corporation | Protecting in-memory configuration state registers |
US11099782B2 (en) | 2017-11-14 | 2021-08-24 | International Business Machines Corporation | Portions of configuration state registers in-memory |
US11106490B2 (en) | 2017-11-14 | 2021-08-31 | International Business Machines Corporation | Context switch by changing memory pointers |
US11287981B2 (en) | 2017-11-14 | 2022-03-29 | International Business Machines Corporation | Automatic pinning of units of memory |
US11579806B2 (en) | 2017-11-14 | 2023-02-14 | International Business Machines Corporation | Portions of configuration state registers in-memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0237431A (ja) | パリティチェック装置 | |
JP3237858B2 (ja) | 演算装置 | |
JPH0243633A (ja) | パリティチェック装置 | |
JPS62295163A (ja) | 並列デ−タ処理装置 | |
JPH07271625A (ja) | 情報処理装置 | |
JPS60128529A (ja) | マ−ジ処理器 | |
JPH04181331A (ja) | 命令リトライ方式 | |
JP3466788B2 (ja) | 情報処理装置における命令列の試験装置 | |
JPS58159150A (ja) | 制御記憶装置の診断装置 | |
JPH0398163A (ja) | ベクトルデータ処理装置 | |
JPS61184647A (ja) | コマンド処理装置 | |
JPS5922147A (ja) | 再試行処理のチエツク方式 | |
JPS59160239A (ja) | 情報処理装置 | |
JPH01155443A (ja) | プログラム実行軌跡の逆表示方式 | |
JPH04248633A (ja) | テスト方式 | |
JPH0792902A (ja) | プログラマブルコントローラ | |
JPS6124088A (ja) | 磁気バブルメモリ試験機 | |
JPS63257816A (ja) | 計算機操作手順記憶再実行方式 | |
JPH01184577A (ja) | 情報処理装置 | |
JPH03135209A (ja) | 演算処理装置 | |
JPS61290546A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
JPH05233349A (ja) | プログラムモジュールの自動試験ツール | |
JPH01291336A (ja) | データ誤り訂正システム | |
JPS6063653A (ja) | チヤネル制御装置における状態履歴記憶方式 | |
JPS60134935A (ja) | マイクロプログラム制御方式 |