JPH0237022B2 - Deisukupureeya - Google Patents
DeisukupureeyaInfo
- Publication number
- JPH0237022B2 JPH0237022B2 JP8776782A JP8776782A JPH0237022B2 JP H0237022 B2 JPH0237022 B2 JP H0237022B2 JP 8776782 A JP8776782 A JP 8776782A JP 8776782 A JP8776782 A JP 8776782A JP H0237022 B2 JPH0237022 B2 JP H0237022B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- track
- output
- input
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000252 photodiode array detection Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
Description
【発明の詳細な説明】
本発明はデイスクプレーヤに係り、特にデジタ
ル、オーデオ、デイスク（以下DADと記す）や
ビデオデイスク等のヘツドの移動サーボに関す
る。
ル、オーデオ、デイスク（以下DADと記す）や
ビデオデイスク等のヘツドの移動サーボに関す
る。
光学的な光ピツクアツプによつてデイスク上の
情報を再生する様にしたDAD等ではスパイラル
状に記録された信号情報を通常の如く再生する以
外一時停止させる場合にはデイスクが１回転した
ことを検出して光ピツクアツプを元の位置に戻す
ことが必要な場合がある。又、特定位置の頭出し
を行なう場合にも光ピツクアツプをスパイラル再
生トラツクの記録されたデイスクの幅方向に移
動、修正し、正しい位置を見つけ出す必要があつ
た。
情報を再生する様にしたDAD等ではスパイラル
状に記録された信号情報を通常の如く再生する以
外一時停止させる場合にはデイスクが１回転した
ことを検出して光ピツクアツプを元の位置に戻す
ことが必要な場合がある。又、特定位置の頭出し
を行なう場合にも光ピツクアツプをスパイラル再
生トラツクの記録されたデイスクの幅方向に移
動、修正し、正しい位置を見つけ出す必要があつ
た。
この様な動作を行なわせる為の従来構成として
はトラツキングサーボを一度解除し、正又は負の
パルスを光ピツクアツプの可動ミラーやレンズ等
のトラツキングサーボ駆動部に加えて、一定時間
後に再びトラツキングサーボを行なうことで１ト
ラツク分の光ピツクアツプの移動を行なつてい
る。
はトラツキングサーボを一度解除し、正又は負の
パルスを光ピツクアツプの可動ミラーやレンズ等
のトラツキングサーボ駆動部に加えて、一定時間
後に再びトラツキングサーボを行なうことで１ト
ラツク分の光ピツクアツプの移動を行なつてい
る。
この場合パルスの波高値や巾は一定で行なつて
おり、この為デイスクの偏芯などで相対的に、ト
ラツクと光ピツクアツプの移動速度が変化し、確
実性がそこなわれる欠点があつた。この為にパル
スの巾を狭くし波高値を高くした大電力を光ピツ
クアツプのトラツク方向サーボコイルに加え、加
速度を大きくし、偏芯などの相対速度変化などの
影響を受けない様にしていた。
おり、この為デイスクの偏芯などで相対的に、ト
ラツクと光ピツクアツプの移動速度が変化し、確
実性がそこなわれる欠点があつた。この為にパル
スの巾を狭くし波高値を高くした大電力を光ピツ
クアツプのトラツク方向サーボコイルに加え、加
速度を大きくし、偏芯などの相対速度変化などの
影響を受けない様にしていた。
この為に駆動アンプや光ピツクアツプが大型と
なつたり消費電力が多くなつていた。
なつたり消費電力が多くなつていた。
本発明は上記欠点に鑑み成されたもので本発明
においては光ピツクアツプに加える電圧を通常の
偏芯があるデイスクをサーボさせる時の値より
やゝ大きく選択し、従来構成の様に何倍もの電圧
を加えなくてもよいサーボ装置を得ることを目的
とするものである。
においては光ピツクアツプに加える電圧を通常の
偏芯があるデイスクをサーボさせる時の値より
やゝ大きく選択し、従来構成の様に何倍もの電圧
を加えなくてもよいサーボ装置を得ることを目的
とするものである。
この為に本発明に於てはトラツキングサーボを
一時解除することなくトラツクサーボを行ない乍
ら、そのサーボの基準位置を移動させることによ
つて隣のトラツクへ移動する様にしたものであ
る。
一時解除することなくトラツクサーボを行ない乍
ら、そのサーボの基準位置を移動させることによ
つて隣のトラツクへ移動する様にしたものであ
る。
以下本発明を図面と共に説明する。第１図に実
施ブロツク図の例を第２図にこの説明のためのト
ラツクと各エラー信号の関係を示す。
施ブロツク図の例を第２図にこの説明のためのト
ラツクと各エラー信号の関係を示す。
まず入力端子1N1にトラツクエラー信号ETを入
れる。該トラツクエラー信号は第２図のトラツク
T1，T2，T3に対し再生光スポツトＳが移動する
と、第２図ロに示す様なトラツクエラー信号が得
られる。
れる。該トラツクエラー信号は第２図のトラツク
T1，T2，T3に対し再生光スポツトＳが移動する
と、第２図ロに示す様なトラツクエラー信号が得
られる。
尚１はトラツクエラー信号を増巾する増巾回路
である。
である。
この様なトラツクエラー信号を検出する方法は
従来から種々提案されていて、３ビームを用いる
もの、光回折を利用するもの等が知られているの
で検出方法についてはその詳細は省略する。
従来から種々提案されていて、３ビームを用いる
もの、光回折を利用するもの等が知られているの
で検出方法についてはその詳細は省略する。
又、上記トラツクエラー信号FTと共に入力端
子IN2にトラツクT1，T2，T3の信号を再生した
時の再生信号HFを加える。
子IN2にトラツクT1，T2，T3の信号を再生した
時の再生信号HFを加える。
該再生信号HFは検波回路２に加えられ再生レ
ベルに対応した電圧が得られる。
ベルに対応した電圧が得られる。
上記検波回路２の出力はトラツクT1，T2，T3
の中央位置で最大の値となり、トラツクT1，T2
間T3T2間等では最小の電圧値をとる様な極性に
選択したとすれば、この電圧値の中点電圧が零ボ
ルトになる様に次段の加算器３でバイアス電圧の
−Ｖを加える。
の中央位置で最大の値となり、トラツクT1，T2
間T3T2間等では最小の電圧値をとる様な極性に
選択したとすれば、この電圧値の中点電圧が零ボ
ルトになる様に次段の加算器３でバイアス電圧の
−Ｖを加える。
この時の出力はトラツクT1〜T3とスポツトＳ
に対応し、第２図ハに示す様になる。
に対応し、第２図ハに示す様になる。
上記検出回路２の肯定出力と否定出力（反転回
路５に加えて第２図ハに示すハ′の如くした出力）
を第３及び第４の可変スイツチ８，９に加える。
路５に加えて第２図ハに示すハ′の如くした出力）
を第３及び第４の可変スイツチ８，９に加える。
一方増巾回路１よりのトラツクエラー信号（第
２図ロ）の出力をそのまゝ第１の可変スイツチ６
に加えると共に反転回路４を通して第２図ロに示
す波形を反転した第２図ロ′の波形出力を第２の
可変スイツチ７に加える。
２図ロ）の出力をそのまゝ第１の可変スイツチ６
に加えると共に反転回路４を通して第２図ロに示
す波形を反転した第２図ロ′の波形出力を第２の
可変スイツチ７に加える。
上記第１乃至第４の可変スイツチ６〜９は制御
器１１でコントロールされ、該第１乃至第４の可
変スイツチ６〜９の出力は加算回路１０に与えら
れて加算され、光ピツクアツプを元のトラツク位
置に戻す場合の第２図ニに示すトラツクエラー信
号とする。このトラツクエラー信号が常にOVと
なる様に基準電圧VREFを加えた比較増巾回路１
２に加えて増巾し光ピツクアツプを移動させる様
にする。
器１１でコントロールされ、該第１乃至第４の可
変スイツチ６〜９の出力は加算回路１０に与えら
れて加算され、光ピツクアツプを元のトラツク位
置に戻す場合の第２図ニに示すトラツクエラー信
号とする。このトラツクエラー信号が常にOVと
なる様に基準電圧VREFを加えた比較増巾回路１
２に加えて増巾し光ピツクアツプを移動させる様
にする。
この様な構成によれば第１乃至第４の可変スイ
ツチ６〜９の制御を制御器で行えばトラツクエラ
ー信号（第２図ニ）を各トラツクT1，T2，T3に
対し任意の位相とすることが可能である。
ツチ６〜９の制御を制御器で行えばトラツクエラ
ー信号（第２図ニ）を各トラツクT1，T2，T3に
対し任意の位相とすることが可能である。
即ち、今第１の可変スイツチ６が“オン”第２
乃至第４の可変スイツチ７，８，９が“オフ”で
あればトラツクエラー信号（第２図ニ）は第２図
ロに示すトラツキング信号ロと等しい為に通常の
トラツクサーボとして動作し、スポツトＳはP1
で示されるトラツク位置に常にある様にサーボさ
れる。同様に第３の可変スイツチ８のみが“オ
ン”されていればトラツクエラー信号は第２図ハ
に対応しているのでスポツトはP2に対応したト
ラツクの端に移動する。
乃至第４の可変スイツチ７，８，９が“オフ”で
あればトラツクエラー信号（第２図ニ）は第２図
ロに示すトラツキング信号ロと等しい為に通常の
トラツクサーボとして動作し、スポツトＳはP1
で示されるトラツク位置に常にある様にサーボさ
れる。同様に第３の可変スイツチ８のみが“オ
ン”されていればトラツクエラー信号は第２図ハ
に対応しているのでスポツトはP2に対応したト
ラツクの端に移動する。
この時第２及び第４の可変スイツチ７，９は
“オフ”のまゝにし第１の可変スイツチ６を“オ
ン”状態より徐々に減衰させて行き第３の可変ス
イツチ８を“オフ”の状態から徐々に導通状態に
すると第２図ニに示すトラツクエラー信号は第２
図ロに示す状態から、第１及び第３の可変スイツ
チ６，８が共に1/2の通状態、即ち第２図ロ，ハ
の中間である第２図ニの状態を通つて第２図ハに
示す位置に移動する。同様にこの状態から第２の
可変スイツチ７のみを“オン”させれば第２図ロ
の波形ロ′のP4点に対応した位置となり、更に第
４の可変スイツチ９のみを“オン”とすれば第２
図ハのP5位置になり、最後に第１の可変スイツ
チ６のみ“オン”となる様に一巡すれば第２図ロ
のP1′即ちスポツトＳがS′に移動することになる。
第３図及び第４図は上記した制御器１１の系統図
と波形説明図である。第３図に於て、入力端子
IN3に入力されるL.R信号は第４のオア回路OR4
とフリツプフロツプ回路FF1に加えられ、第４の
オア回路OR4の出力はカスケード接続された第１
乃至第３のモノステイブルマルチバイブレータ
M1，M2，M3を介して第１乃至第３のオア回路
OR1，OR2，OR3に入力される。即ち、第１のオ
ア回路OR1入力には第１のモノステイブルマルチ
バイブレータM1の出力と第２のモノステイブル
マルチバイブレータM2の出力が入力され、第２
のオア回路OR2の入力には第２のモノステイブル
マルチバイブレータM2の出力と第３のモノステ
イブルマルチバイブレータM3の出力が入力され、
第３のオア回路OR3には第１及び第３のモノマル
チバイブレータM1M3の出力が入力される。第１
のオア回路OR1出力とフリツプフロツプ回路FF1
の出力がエクスクルシーブオア回路EX1の入力に
与えられ、第２のオア回路OR2の出力は第３のイ
ンバータ回路I3を介して第１のゲート回路（G1）
の一方の入力に与えられると共に第２のゲート回
路G2の一方の入力にも与えられる。
“オフ”のまゝにし第１の可変スイツチ６を“オ
ン”状態より徐々に減衰させて行き第３の可変ス
イツチ８を“オフ”の状態から徐々に導通状態に
すると第２図ニに示すトラツクエラー信号は第２
図ロに示す状態から、第１及び第３の可変スイツ
チ６，８が共に1/2の通状態、即ち第２図ロ，ハ
の中間である第２図ニの状態を通つて第２図ハに
示す位置に移動する。同様にこの状態から第２の
可変スイツチ７のみを“オン”させれば第２図ロ
の波形ロ′のP4点に対応した位置となり、更に第
４の可変スイツチ９のみを“オン”とすれば第２
図ハのP5位置になり、最後に第１の可変スイツ
チ６のみ“オン”となる様に一巡すれば第２図ロ
のP1′即ちスポツトＳがS′に移動することになる。
第３図及び第４図は上記した制御器１１の系統図
と波形説明図である。第３図に於て、入力端子
IN3に入力されるL.R信号は第４のオア回路OR4
とフリツプフロツプ回路FF1に加えられ、第４の
オア回路OR4の出力はカスケード接続された第１
乃至第３のモノステイブルマルチバイブレータ
M1，M2，M3を介して第１乃至第３のオア回路
OR1，OR2，OR3に入力される。即ち、第１のオ
ア回路OR1入力には第１のモノステイブルマルチ
バイブレータM1の出力と第２のモノステイブル
マルチバイブレータM2の出力が入力され、第２
のオア回路OR2の入力には第２のモノステイブル
マルチバイブレータM2の出力と第３のモノステ
イブルマルチバイブレータM3の出力が入力され、
第３のオア回路OR3には第１及び第３のモノマル
チバイブレータM1M3の出力が入力される。第１
のオア回路OR1出力とフリツプフロツプ回路FF1
の出力がエクスクルシーブオア回路EX1の入力に
与えられ、第２のオア回路OR2の出力は第３のイ
ンバータ回路I3を介して第１のゲート回路（G1）
の一方の入力に与えられると共に第２のゲート回
路G2の一方の入力にも与えられる。
第３のオア回路OR3の出力は積分回路１３を通
して比較回路C1のマイナス入力に加えられる。
該比較回路のプラス入力には三角波発振器４より
の三角波）基準信号Psが与えられ、該比較回路
C1の出力は第２のインバータ回路I2と上記した第
１及び第２のゲート回路G1，G2の他の入力端子
に加えられる。エクスクルーシブオア回路EX1の
出力は第３のゲート回路G3の一方の入力に加え
られ、該入力は第１のインバータ回路I1を介して
第４のゲート回路G4の一方の入力に与えられる。
して比較回路C1のマイナス入力に加えられる。
該比較回路のプラス入力には三角波発振器４より
の三角波）基準信号Psが与えられ、該比較回路
C1の出力は第２のインバータ回路I2と上記した第
１及び第２のゲート回路G1，G2の他の入力端子
に加えられる。エクスクルーシブオア回路EX1の
出力は第３のゲート回路G3の一方の入力に加え
られ、該入力は第１のインバータ回路I1を介して
第４のゲート回路G4の一方の入力に与えられる。
一方第２のインバータ回路I2よりの出力は第３
及び第４のゲート回路G3，G4の他方の入力に加
えられ、且つ第１乃至第４のゲート回路G1，G2，
G3，G4の出力は第１図に示した第１乃至第４の
可変スイツチ６，７，８，９の例えば電界効果ト
ランジスタFET6のゲートに加えられ、抵抗器Ｒ
及びコンデンサＣより成るフイルタ回路を通して
加算回路１０に与えられる。
及び第４のゲート回路G3，G4の他方の入力に加
えられ、且つ第１乃至第４のゲート回路G1，G2，
G3，G4の出力は第１図に示した第１乃至第４の
可変スイツチ６，７，８，９の例えば電界効果ト
ランジスタFET6のゲートに加えられ、抵抗器Ｒ
及びコンデンサＣより成るフイルタ回路を通して
加算回路１０に与えられる。
上述の構成に於ける動作を説明するに先づ第３
図に於いて、移動パルスＲ又はＬが入力端子
IN3，IN4に第４図Ａに示す様なパルスとして入
力される。第４のオア回路OR4を通して第１乃至
第３のモノマルチバイブレータM1，M2，M3が
第４図Ｂの波形で示す様に次々と動作し、第１及
び第３のモノステイブルマルチバイブレータM1
及びM3の出力が与えられる第３のオア回路OR3
の出力を積分回路１３に加えて積分した出力は第
４図Ｃのホに示す様に三角波形が得られる。
図に於いて、移動パルスＲ又はＬが入力端子
IN3，IN4に第４図Ａに示す様なパルスとして入
力される。第４のオア回路OR4を通して第１乃至
第３のモノマルチバイブレータM1，M2，M3が
第４図Ｂの波形で示す様に次々と動作し、第１及
び第３のモノステイブルマルチバイブレータM1
及びM3の出力が与えられる第３のオア回路OR3
の出力を積分回路１３に加えて積分した出力は第
４図Ｃのホに示す様に三角波形が得られる。
該三角波形は三角波発振器１４の第４図CPsに
示す波形と比較される。この時三角波形の振巾は
Psの振巾に比べて大きくなる様にモノステイブ
ルマルチバイブレータの時定数を選択して第４図
Ｄの波形C1′を得る。次に移動パルスがＬだけの
場合を考えると、エクスクルーシブオア回路EX1
の一方の入力はフリツプフロツプ回路FF1の出力
がリセツト出力のために零ボルトとなり、他方の
信号は同相となる。先づ移動パルスL1が入力す
ると第１のモノステイブルマルチバイブレータ
M1が作動し、この時の第２のオア回路OR2出力
は“オフ”であるために第１及び第３のゲート回
路G1とG3のみが動作出来る条件となり第４図Ｅ
の波形G1′の様に第１のゲート回路G1のみ“オ
ン”状態であつたものが徐々にスイツチされなが
ら“オフ”へ移動する。このパルスによつて可変
スイツチ６内の電界効果トランジスタFET6を作
動しRCフイルタ回路によつて高い周波数をカツ
トすると第４図Ｆに示す様なスイツチ状態となり
徐々にオフ状態となると共に第３のゲート回路路
G3によつて第３の可変スイツチ８の出力は第４
図Ｊの波形G3に示すパルスによつて第４図Ｈの
如く出力が増大して行く、次に第２のモノステイ
ブルマルチバイブレータM2が作動し同様に第２
のゲート回路G2が作動を始め第２の可変スイツ
チ７が第４図Ｆの如く“オン”に移行して行く、
この時第３の可変スイツチ８はオフに移行する。
同様に第３のモノステイブルマルチバイブレータ
M3の作動で第４の可変スイツチが第４図の如
くオンされ第３のモノマルチバイブレータM3へ
のパルス波形の終了と共に第１の可変スイツチ６
が増大して１トラツク分トラツクエラー信号が移
動したことになる。又上記と同様に移動パルスＲ
が入力されるとフリツプフロツプ回路FF1がセツ
トされエクスクルシーブオア回路EX1により第１
のオア回路OR1の出力は逆転し第３及び第４の可
変スイツチ８，９の導通順序が逆になつてトラツ
クエラー信号は逆に移行し、第２図イの第２のト
ラツクT2より第３のトラツクT3側に移動するこ
とになる。
示す波形と比較される。この時三角波形の振巾は
Psの振巾に比べて大きくなる様にモノステイブ
ルマルチバイブレータの時定数を選択して第４図
Ｄの波形C1′を得る。次に移動パルスがＬだけの
場合を考えると、エクスクルーシブオア回路EX1
の一方の入力はフリツプフロツプ回路FF1の出力
がリセツト出力のために零ボルトとなり、他方の
信号は同相となる。先づ移動パルスL1が入力す
ると第１のモノステイブルマルチバイブレータ
M1が作動し、この時の第２のオア回路OR2出力
は“オフ”であるために第１及び第３のゲート回
路G1とG3のみが動作出来る条件となり第４図Ｅ
の波形G1′の様に第１のゲート回路G1のみ“オ
ン”状態であつたものが徐々にスイツチされなが
ら“オフ”へ移動する。このパルスによつて可変
スイツチ６内の電界効果トランジスタFET6を作
動しRCフイルタ回路によつて高い周波数をカツ
トすると第４図Ｆに示す様なスイツチ状態となり
徐々にオフ状態となると共に第３のゲート回路路
G3によつて第３の可変スイツチ８の出力は第４
図Ｊの波形G3に示すパルスによつて第４図Ｈの
如く出力が増大して行く、次に第２のモノステイ
ブルマルチバイブレータM2が作動し同様に第２
のゲート回路G2が作動を始め第２の可変スイツ
チ７が第４図Ｆの如く“オン”に移行して行く、
この時第３の可変スイツチ８はオフに移行する。
同様に第３のモノステイブルマルチバイブレータ
M3の作動で第４の可変スイツチが第４図の如
くオンされ第３のモノマルチバイブレータM3へ
のパルス波形の終了と共に第１の可変スイツチ６
が増大して１トラツク分トラツクエラー信号が移
動したことになる。又上記と同様に移動パルスＲ
が入力されるとフリツプフロツプ回路FF1がセツ
トされエクスクルシーブオア回路EX1により第１
のオア回路OR1の出力は逆転し第３及び第４の可
変スイツチ８，９の導通順序が逆になつてトラツ
クエラー信号は逆に移行し、第２図イの第２のト
ラツクT2より第３のトラツクT3側に移動するこ
とになる。
本発明は上述の様に構成し且つ動作するのでト
ラツクサーボを行ない乍ら移動パルスＬ、又はＲ
が入るとトラツクエラー信号の位相が徐々に移動
し、１トラツク分ずれて、停止する、この為モノ
ステーブルマルチバイブレータの時間ｔの４倍の
時間で１トラツクずれるため、１回転に一回、こ
の操作を行なえばスパイラル状のトラツクであれ
ば一ケ所にとどまることが出来る。移動時間4tが
１回転よりみじかければ良いためヘツド移動のた
めにほとんど電力消費が増大せず、スムーズな移
動が行い得る。又移動パルスＬ又はＲを多く出
し、移動時間を短かくすればサーボをかけながら
確実にトラツクを移動し、誤差の発生の恐れもな
いため、誤りのないトラツク移動ができる、なお
本実施例ではスイツチ素子を徐々に移動したが各
スイツチをデイジタル的に例えば第１乃至第４の
可変スイツチを６，８，７，９，６の順でスイツ
チするのみでも、各々のエラー信号の位相範囲が
サーボ可能領域であるため少い回路でほぼ同様な
動作とすることが出来る特徴を有する。
ラツクサーボを行ない乍ら移動パルスＬ、又はＲ
が入るとトラツクエラー信号の位相が徐々に移動
し、１トラツク分ずれて、停止する、この為モノ
ステーブルマルチバイブレータの時間ｔの４倍の
時間で１トラツクずれるため、１回転に一回、こ
の操作を行なえばスパイラル状のトラツクであれ
ば一ケ所にとどまることが出来る。移動時間4tが
１回転よりみじかければ良いためヘツド移動のた
めにほとんど電力消費が増大せず、スムーズな移
動が行い得る。又移動パルスＬ又はＲを多く出
し、移動時間を短かくすればサーボをかけながら
確実にトラツクを移動し、誤差の発生の恐れもな
いため、誤りのないトラツク移動ができる、なお
本実施例ではスイツチ素子を徐々に移動したが各
スイツチをデイジタル的に例えば第１乃至第４の
可変スイツチを６，８，７，９，６の順でスイツ
チするのみでも、各々のエラー信号の位相範囲が
サーボ可能領域であるため少い回路でほぼ同様な
動作とすることが出来る特徴を有する。
第１図は本発明のデイスクプレーヤの系統図、
第２図イ〜ニは第１図の動作説明用のトラツクの
拡大平面図と波形図、第３図は第１図に示す制御
器の系統図、第４図Ａ〜Ｊは第３図の波形説明図
である。 図中１は増巾回路、２は検波回路、３は加算
器、４，５は反転回路、６，７，８，９は第１乃
至第４の可変スイツチ、１０は可算回路、１１は
制御器である。
第２図イ〜ニは第１図の動作説明用のトラツクの
拡大平面図と波形図、第３図は第１図に示す制御
器の系統図、第４図Ａ〜Ｊは第３図の波形説明図
である。 図中１は増巾回路、２は検波回路、３は加算
器、４，５は反転回路、６，７，８，９は第１乃
至第４の可変スイツチ、１０は可算回路、１１は
制御器である。
Claims (1)
- １ 情報トラツクからのずれに対応したトラツク
エラー信号を用いて該情報トラツクに追随する様
に再生用ピツクアツプをサーボするサーボ装置に
於いて、情報トラツクからの再生レベル検出出力
を得る手段と、トラツクエラー信号検出出力を得
る手段と、これらの反転出力をそれぞれ得る手段
と、トラツクエラー信号検出出力、再生レベル検
出出力、トラツクエラー検出出力の反転出力及び
再生レベル検出出力の反転出力をこれら順序でト
ラツクエラー信号として用い再生用ピツクアツプ
をサーボして成るデイスクプレーヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8776782A JPH0237022B2 (ja) | 1982-05-24 | 1982-05-24 | Deisukupureeya |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8776782A JPH0237022B2 (ja) | 1982-05-24 | 1982-05-24 | Deisukupureeya |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205961A JPS58205961A (ja) | 1983-12-01 |
| JPH0237022B2 true JPH0237022B2 (ja) | 1990-08-22 |
Family
ID=13924112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8776782A Expired - Lifetime JPH0237022B2 (ja) | 1982-05-24 | 1982-05-24 | Deisukupureeya |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437773A (en) * | 1987-08-01 | 1989-02-08 | Sony Corp | Track jump device of disk device |
-
1982
- 1982-05-24 JP JP8776782A patent/JPH0237022B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205961A (ja) | 1983-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58128031A (ja) | デイスク再生装置 | |
| JPH0298881A (ja) | ディスクプレーヤのサーボ装置 | |
| JPH0237022B2 (ja) | Deisukupureeya | |
| JPS62150560A (ja) | デイスク再生装置 | |
| JPH0229584Y2 (ja) | ||
| JPS63213177A (ja) | デイスク再生方式 | |
| JPS6387084A (ja) | 情報再生装置における倍速再生方法 | |
| US5001698A (en) | Read-out information signal processing circuit in an optical recording and reproducing system | |
| JPH02105336A (ja) | トラッキングサーボの方法 | |
| JP2671306B2 (ja) | 光デイスク装置 | |
| JP2556720Y2 (ja) | ディスク再生装置 | |
| JPH0572038B2 (ja) | ||
| JPH056573Y2 (ja) | ||
| JPS63117328A (ja) | 記録装置の情報記録媒体トラック位置制御装置 | |
| JP2568540B2 (ja) | 情報記録デイスク再生装置 | |
| JPH0614253Y2 (ja) | 光学ディスクプレーヤ | |
| JPH0424782B2 (ja) | ||
| JP2611219B2 (ja) | 光デイスク装置 | |
| JPH0652577B2 (ja) | トラツキングエラ−信号発生装置 | |
| JP2916907B2 (ja) | ディスク再生装置 | |
| JP2615906B2 (ja) | 光学式ディスク再生装置 | |
| JPH0127184Y2 (ja) | ||
| JPH03235227A (ja) | 光学式ピックアップのトラッキングに対する振動収束回路 | |
| JPH0439130B2 (ja) | ||
| JPS61276133A (ja) | トラツク飛び越し制御回路 |