JPH0233612A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、例え
ば、高速コンピュータ等に利用して特に有効な技術に関
するものである。

（従来の技術） 高速論理ＬＳＩ（大規模集積回路）によって構成される
高速コンピュータがある。これらの高速コンピュータは
、複数相のクロック信号に従って同期動作され、上記ク
ロック信号を供給するためのクロック分配回路を備える
。

高速コンピュータについては、例えば、日経マグロウヒ
ル社発行、１９８６年６月２日付「日経エレクトロニク
ス」の１７９頁〜２０９頁に記載されている。

（発明が解決しようとする課題〕 第３図には、上記のような高速コンピュータに供するた
め、本願発明者等がこの発明に先立って開発したクロッ
ク分配回路の配置図が示されている。第３図において、
外部端子を介して供給される４相の相補クロック信号−
ｃｐｉ−旦Ｐ４（ここで、例えば非反転クロック信号Ｃ
ＰＩと反転クロック信号百下１をあわせて相補クロック
信号−ＣＰｌのように表す。以下同様）は、対応するク
ロック整形回路ＣＴＩ〜ＣＴ４によって波形整形された
後、半導体基板のほぼ中央位置に配置されるクロ、クア
ンプＣＡＰに入力される。クロックアンプＣＡＰは、上
記相補クロック信号ＣＰ１〜旦Ｐ４をもとに相補内部ク
ロック信号ｃａｌ〜ｃａ４ないしｃａｌ〜ｃｃ４を形成
する。これらの相補内部クロック信号は、半導体基板に
分散して配置されるクロックアンプＣＡ　１−ＣＡ　３
によってその駆動能力が拡大された後、相補クロック信
号ｆａ　１〜ｊＬａ　４ないしｆｃ　１〜ｆｃ　４とし
て、各論理回路に分配される。この高速コンピュータに
おいて、各外部端子からクロックアンプＣＡＰまでの信
号線の距離ならびにクロ７クアンプＣＡＰから各クロッ
クアンプＣＡＬ〜ＣＡ３までの信号線の距離は、実質的
に等しくなるように設計される。

その結果、各相のクロック信号間のスキューが縮小され
、等価的に高速コンピュータのマシンサイクルが高速化
される。

ところが、高速コンピュータの高速化が進み、その一方
で論理ＬＳＩの微細化技術と高集積化技術が向上される
にしたがって、次のような問題点が発生した。すなわち
、高速コンピュータは、前述のように、複数相のクロッ
ク信号を必要とし、これらのクロック信号に関する信号
線が、例えば第３図の相補内部クロック信号線上ａ１〜
ｃａ４ないしｃＣ１〜ｃｃ４に代表して示されるように
、平行して配置される。これらの信号線は、論理ＬＳＩ
の微細化技術が向上されることで、その線間距離が縮小
され、論理ＬＳＩの高集積化技術が向上され半導体基板
が大型化されることで、その平行して配置される距離が
長くされる傾向にある。

このため、各信号線間の寄生容量が増大し、これに高速
化によるクロック信号の高周波数化が加わって、クロス
トークノイズが増大する。その結果、高速コンピュータ
の動作が不安定となり、等価的にその高速化が制限され
る。

この発明の目的は、平行して配置されるクロック信号線
等のクロストークノイズを抑制することにある。この発
明の他の目的は、マシンサイクルの高速化を図、た高速
コンピュータ等のディジクル処理装置を提供することに
ある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述及び添付図面から明らかになるであろ
う。

〔課題を解決するだめの手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、平行して配置されかつ一対の相補信号線を構
成する非反転信号線及び反転信号線を、所定の距離をお
いて周期的に交差させ、このような相？＋ｉｉ信号線が
複数組平行して配置される場合、隣接する相補信号線の
非反転信号線及び反転信号線を、互いに上記所定の距離
のほぼ二分の−ずつずらした位置で交差させるものであ
る。

〔作　　用〕

上記した手段によれば、線間距離を拡大させることなく
、通常の信号線と相補信号線間ならびに複数の相補信号
線間等のクロストークノイズを抑制できる。これにより
、高速コンビエータ等の動作を安定化し、等価的にその
マシンサイクルをさらに高速化できる。

〔実施例〕

第１図には、この発明が通用された高速コンピュータの
論理演算部のクロック分配回路の一実施例の配置図が示
されている。また、第２図には、第１図のクロック整形
回路ＣＴ　１−ＣＴ　４ならびにクロックアンプＣＡＰ
及びＣＡＬ〜ＣＡ３の一実施例の回路図が示されている
。これらの図に従って、この実施例の高速コンピュータ
のクロック分配回路の構成と動作の概要を説明する。な
お、第１図は、高速コンピュータの論理演算部を構成す
る論理ＬＳＩを部分的に示すものであり、この実施例の
高速コンピュータは、この論理演算部の他に、例えばク
ロック発生部や主記憶部ならびに入出力装置制御部等を
構成する複数の論理しＳｌを含む。これらの論理ＬＳＩ
は、特に制限されないが、ＥＣＬ　（Ｅｍｉｔｔｅｒ　
　Ｃｏｕｐｌｅｄ　　Ｌｏｇｉｃ）回路からなるディジ
タル回路を基本構成とする。

第１図において、外部のクロック発生部から外部端子を
介して供給される４相の相補クロック信Ｊｃ、ｐ１〜（
、Ｐ　４は、特に制限されないが、クロック分配回路の
対応するクロック整形回路ＣＴＩ〜ＣＴ４に供給される
。この実施例において、相補クロック信号−二ＰＩ−ふ
Ｒ４は、特に制限されないが、そのデユーティが約５０
％とされ、高次周波数成分の抑制が図られる。また、ク
ロック整形回路ＣＴＩ〜ＣＴ４は、上記相補クロック信
号ＣＰＩ〜ＣＰ　４が供給される外部端子にそれぞれ近
接して配置されろ。

クロック整形回路ＣＴ！〜ＣＴ、ｌは、特に制限されな
いが、ｆＢ２図のクロック整形回路ＣＴＩに代表して示
されるように、対応する相補クロック信号ＣＰｉ〜ＣＰ
４を受ける入力パノファＩＢＩをそれぞれ含む。入カバ
ソファＩ　Ｂ　１の相補出力信号は、特に制限されない
が、遅延回路ＤＬＬに供給されるとともに、アントゲ−
！・回路ＡＧＩの一方の相補入力端子１１・Ｉｔｓ二（
；（給される。遅延回路ＤＬＬは、大カバンファＩＢＩ
の相補出力信号を所定の遅延時間だけ遅延させる。遅延
回路ＤＬＩの相補出力信号は、反転された後、アンドゲ
ート回路ＡＧＩの他方の相補入力端子Ｉ２・Ｔｉに供給
される。アンドゲート回路ＡＧＩの相補出力信号は、相
補内部クロック信号ｃ　ｐ　１４　ＣＲ４として、クロ
ックアンプＣＡＰの対応する単位回路の相補入力端子に
それぞれ供給される。

これらのことから、アンドゲート回路ＡＧＩの相補出力
信号すなわち相補内部クロック−信号ｃｐ１−ｃｐ４は
、入カバフファＩＢＩの相補出力信号が論理“１”とさ
れてから遅延回路ＤＬＬの相補出力信号が論理“１”と
されるまでの間、−時的に論理“１”とされる。その結
果、相補内部クロック信号ｃｐｌ〜ｃｐ４は、特に制限
されないが、そのデユーティが約１５％に制限され、同
時にハイレベルとなることのない複数相の内部クロック
信号とされる。

相補内部クロック信号ｃｐｌ〜ｃｐ４は、クロックアン
プＣＡＰの対応する単位回路にそれぞれ供給される。こ
こで、クロックアンプＣＡ　Ｐ　＋；！、特に制限され
ないが、この高速コンピュータノ論理演算部を構成する
論理ＬＳＩの半導体基板のほぼ中央位置に配置される。

また、クロック整形回路ＣＴｉ〜ＣＴ４からクロックア
ンプＣＡＰまでの配線距離は、等価的に同長となるよう
に設計される。ところで、クロック整形回路ＣＴ２及び
ＣＴ３からクロックアンプＣＡＰまでの信号線すなわら
相補内部クロック信号線−ｃ　ｐ　２及びｃｐ３は、比
較的長い距離を平行して配置される。このため、相補内
部クロック信号線ｃｐ２及びｃｐ３は、後述する相補内
部クロック信号線ｃａｌ〜ｃａ４ないしｃｃｌ〜且ｃ４
と同様に、その非反転信号線及び反転信号線が所定の距
離りをおいて周期的に交差され、かつ非反転信号線及び
反転信号線の交差される位置が互いに上記距離りの二分
の−すなわちＬ／２ずつずれるように配置される。

クロックアンプＣＡＰは、上記相補内部クロンク信号且
ｐ１〜且ｐ４を受ける４個の単位回路を含む。これらの
単位回路は、特に制限されないが、第２図に例示的に示
されるように、一対の差動トランジスタＴｌ−Ｔ２と、
これらの差動トランジスタのコレクタ電位を共通に受け
る複数個の出カニミッタフォロワ回路とを含む。第２図
には、上記複数個の出力エミ７タフォロワ回路のうち、
相補内部クロック信号ｃｂｌに対応する１個だけが例示
的に示される。

トランジスタＴ１及びＴ２のコレクタは、対応する負荷
抵抗Ｒ１及びＲ２を介して回路の接地電位に結合され、
その共通結合されたエミッタは、定電流源Ｓ１を介して
回路の電源電圧に結合される。ここで、回路の電源電圧
は、特に制限されないが、−５，２Ｖのような負の電源
電圧とされる。

トランジスタＴＩのベースは、この単位回路の非反転入
力端子ｉとされ、対応する非反転内部クロック信号ｃｐ
ｌ〜ｃｐ４がそれぞれ供給される。

同様に、トランジスタＴ２のベースは、この単位回路の
反転入力端子ｉとされ、対応する反転内部クロック信号
ａ　ｐ　ｌ　−ｃ　ｐ　４がそれぞれ供給される。これ
により、差動トランジスタＴ１・Ｔ２は、対応する相補
内部クロック信号ｃｐｌ〜ｃｐ４を受ける電流スイッチ
回路として作用する。

すなわち、例えば相補内部クロック信号ａｐｌが論理“
１′とされ、非反転内部クロック信号ＣＰＩのレベルが
反転内部クロック信号τ７１よりも高くされると、トラ
ンジスタＴｌがオン状態となり、トランジスタＴ２はカ
ー・トオフ状態となる。

したがって、トランジスタＴｌのコレクタ電位は、定電
流源Ｓ１の電流値と抵抗Ｒ１の抵抗値によって決まる所
定のロウレベルとされ、トランジスタＴ２のコレクタ電
位は、回路の接地電位のようなハイレベルとされる。

一方、例えば相補内部クロック信号工ｐ１が論理“０”
とされ、ノド反転内部クロック信号ｃｐｌのレベルが反
転内部クロック信号ａｐｌよりも低くされる場合、トラ
ンジスタＴ１はカットオフ状態となり、代わってトラン
ジスタ］゛２がオン状態となる。し７たがって、トラン
ジスタ１゛１のコレクタ電位は、回路の接地電位のよう
なハイレベルとされ、トランジスタＴ２のコト・クタ電
位は、定電流源Ｓ１の電流値と抵抗Ｒ２の抵抗値によっ
て決まる所定のロウレベルとされる。

トランジスタＴ１のコレクタ電位は、トランジスタＴ４
及び抵抗Ｒ４等からなる複数の出カニミックフォロワ回
路に供給される。同様に、トランジスタＴ２のコレクタ
電位は、トランジスタＴ３及び抵抗Ｒ３等からなる複数
の出力エミンタフォロワ回路に供給される。これらの出
カニミッタフォロワ回路は、対応する上記トランジスタ
Ｔｌ及びＴ２のコレクタ電位をそのベース・エミッタ電
圧分だけ低くした後、このクロックアンプＣＡＰの出力
信号すなわち相補内部クロック信号ｃａｌ〜ｃａ４ない
しｃｃｌ〜ｃｃ４とする。これらの相補内部クロック信
号は、対応するクロックアンプＣＡＬ〜ＣＡ３にそれぞ
れ供給される。

クロックアンプＣＡｌ−ＣＡ３は、」二元クロ７クアン
ブＣＡＰと同様に、相補内部クロック信号Ｃａ１〜Ｃａ
４ないしｃｃｌ　〜ｃｃ４に対応して設けられる４個の
単位回路をそれぞれ含む。これらの単位回路は、特に制
限されないが、第２図に例示的に示されるように、上記
クロックアンプＣＡＰの各単位回路と同一の回路構成と
される。クロックアンプＣＡＬ−ＣＡ３は、上記クロッ
クアンプＣＡＰから供給される相補内部クロック信号ｃ
　ａ　ｌ　〜ｃ　ａ　４ないしｃ　ｃ　ｌ　〜ｃ　ｃ　
４をもとに、相補内部クロック信号１−ａ１〜−１ａ４
ないし４ｃ１−４ｃ４を形成する。これらの相補内部ク
ロック信号１ａ　１〜ｉａ　４ないしｌｃ　１〜ｉｃ　
４は、論理演算部の各回路に供給される。

ところで、この実施例の高速コンピュータの論理演算部
のクロック分配回路では、クロ７クアンブＣＡＰからク
ロ７クアンブＣＡＩ−ＣＡ３までの信号線すなわち相補
内部クロック信号線ｃａｌ〜ｃａ４ないしｃｃｌ　〜ｃ
ｃ４が、それぞれ比較的長い距離を平行して配置される
。このため、相補内部クロック信号線ｃａｌ〜土ａ４な
いしｃｃ１〜ｃｃ４は、それぞれの非反転信号線及び反
転信号線が所定の距離りをおいて周期的に交差され、か
つ隣接する信号線に注目した場合、互いに交差される位
置が上記距離りの二分の−すなわちＬ／２ずつずれるよ
うに配置される。

これらのことから、隣接する信号線間で発生するクコス
トークノイズは、第２図の相補内部クロック信号ｃｂｌ
及びｃｂ２に代表して示されるように、交差される区間
り内のそれぞれにおいて相殺される。その結果、各相補
内部クロック信号の波形歪みが抑制されるため、高速コ
ンピュータの動作が安定化され、等測的にそのマシンサ
イクルが高１車化される。

以上のように、この実施例の高速コンピュータは、４相
のクロック信号に従って同期動作されるよ命運演算部を
基本構成とする。論理演算部は、外部のクロック発生部
から外部端子を介して供給される相補クロック信号ＣＰ
Ｉ〜ＣＰ４を受け、相補内部クロック信号ヱａｌ〜Ｊａ
４ないしｉｃｌ〜ｌｃ４として各回路に供給するクロッ
ク分配回路を含む。クロック分配回路は、対応する外部
端子に近接して配置され対応するト記相補りロック信号
Ｃ−ＰＩ〜旦Ｐ４を受けるクロック整形回路ＣＴ１〜Ｃ
’ｒ４と、半導体基板のほぼ中央位置に配置されるクロ
ックアンプＣＡＰならびに半導体基板上に分散して配置
されるクロックアンプＣＡＩ〜ＣＡ３とを含む。これら
の各クロック整形回路及びクロックアンプ間において、
各内部クロック信号は、非反転信号線及び反転信号線か
らなる相補信号線を介して伝達され、これらの相補信号
線のいくつかは、比較的長い距離にわたって平行して配
置される。このため、この実施例では、各相補信号線の
非反転信号線及び反転信号線が所定の距離■、をおいて
周期的に交差して配置され、かつＶＪ接する相補信号線
に着目した場合、それぞれの非反転１３号線及び反転信
号線の交差される位置が互いに上記距＆Ｗの二分の−す
なわちＩ７／２ずつずれ乙よさにＩｖｌ！置される。そ
の結果、各相補信号線間に発生するクロストークノイズ
は、交差される区間り内においてそれぞれ相０される。

これにより、各相補内部クロック信号の波形歪みが抑制
され乙ため、高速コンビ二一夕の動作が安定化され、等
測的にそのマシンサイクルリ（さらに高速化されるもの
である。

以上の本実施例に示されるように、この発明を高速コン
ピュータ等の半導体集積回路装置に通用することで、次
のような作用効果を得ることができる。すなわち、 （１）平行して配置されかつ一対の相補信号線を構成す
る非反転信号線及び反転信号線を、所定の距離をおいて
周期的に交差させることで、線間距離を拡大することな
く、これらの相補信号線と隣接する通常の信号線との間
のクロストークノイズを抑制できるという効果が得られ
る。

（２）上記（１１項において、複数の相補信号線が平行
して配置される場合、隣接する相７ｄｌ　（８号線の非
反転信号線及び反転信号線が交差される位置を、互いに
上記所定の距離のほぼ二分の−ずつずらして配置するこ
とで、線間距離を拡大することなく、複数の相補信号線
間のクロストークノイズを抑制できるという効果が得ら
れる。

（３）上記（１）項及び（２）項により、クロック信号
等の波形歪みを抑制し、高速コンピュータ等の動作を安
定化できるという効果が得られる。

（４）上記（１）項〜（３」項により、高速コンピュー
タ等のマシンサイクルをさらに高速化できるという効果
が得らねる。

Ｖ）」−本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、この発明は上記実施例に固定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、ネ１０に
おいて、クロック整形回ｉ？８ｃＴ１〜ＣＴ４ならびに
クロックアンプＣＡＰ及びＣＡＬ−ＣＡ、’！の配置位
置は、この実施例によって限定されない。また、クロ７
ノク分配回路は、さらにカワ、・クアンブＣＡＬ〜ＣＡ
、　３の出力信号をｌｊ今幅・中継する３段目のクロッ
クアンプを含むこともよい。外ＰＪ％のｈロック発生部
から供給されるクロック信号ＣＰＩ〜ＣＰ　１１は、相
補信号でなくてもよいし、またμ初から約１５％のデユ
ーティで入力されることもよい。この場合、クロック整
形回！？？）（：Ｔ　１−ＣＴ４は、人力ハノファＩＢ
としての機能を持った番」でよい。相補内部クロック信
号ｃｐｌ及びｃｐ４のように、相補信号線が隣接しない
場合でも、その非反転信号線及び反転信号線は所定の距
離りをおいて周期的に交差させてもよい。クロック信号
の相数は、任意に設定できるし、論理演算部は、クロッ
ク発生部そのものを内蔵してもよい。高速コンピュータ
の各回路は、ＥＣＬ回路を基本構成とするものでなくて
もよい。

さらに、第１図に示されるるクロック分配回路の具体的
な配置方法や第２図に示されるクロック整形回路及びク
ロックアンプの具体的な回路構成は、種々の実施形態を
採りうる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である高速コンピュータに
通用した場合について説明したが、それに限定されるも
のではなく、例えば、ディジタル通信装置やディジタル
制御装置等の各種ディジタル処理装置にも通用できる。

本発明は、少なくとも相補信号線を具備する半導体集積
回路装置に広く通用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。すなわち、平行して配置されかつ一対の相補信号線
を構成する非反転信号線及び反転信号線を、所定の距離
をおいて周期的に交差させるとともに、このような相補
信号線間複数対平行して配置される場合、隣接する相補
信号線の非反転信号線及び反転信号線を、互いに上記所
定の距離のほぼ二分の−ずつずらした位置で交差させる
ことで、線間距離を拡大することな（、相補１８号線と
通常の信号線あるいは複数の相補信号線間のクロストー
クノイズを押割できる。このため、高速コンピュータ等
の動作を安定化し、そのマシンサイクルをさらに高速化
できる。

【図面の簡単な説明】

第１図は、この発明が通用された高速コンピュータのＳ
ＡＦ！！演算部のクロック分配回路の一実施例を示す配
置図、 第２図は、第１図のクロック分配回路に含まれろクロニ
ック整形回路及びクロックアンプの一実施例を示す回路
図、 第３図は、この発明に先立って本願発明者等が開発した
高速コンピュータの論理演算部のクロック分配回路の一
例を示す配置図である。 ＣＴＩ〜ＣＴ４・・・クロック整形回路、ＣＡＰ、ＣＡ
Ｉ〜ＣＡ３・・・クロックアンプ。 入カハッファｆＢ１・・・、Ｄ　Ｌ　ｌ・・・遅延回路
、ＡＧＩ・・・アンドゲート回路、Ｔ１〜Ｔ４・・・Ｎ
ＰＮ型バイポーラトランジスタ、Ｒ１−Ｒ４・・・抵抗
、Ｓｔ・・・定電流源。

Claims (1)

1. 【特許請求の範囲】 １、平行しかつ所定の距離をおいて周期的に交差して配
   置される一対の非反転信号線及び反転信号線からなる相
   補信号線を具備することを特徴とする半導体集積回路装
   置。 ２、上記半導体集積回路装置は、平行して配置されかつ
   隣接する対の非反転信号線及び反転信号線が互いに上記
   所定の距離のほぼ二分の一ずつずれた位置で交差される
   複数の上記相補信号線を具備するものであることを特徴
   とする特許請求の範囲第１項記載の半導体集積回路装置
   。 ３、上記半導体集積回路装置は、高速コンピュータであ
   って、上記相補信号線は、複数相のクロック信号に対応
   して設けられるクロック信号線であることを特徴とする
   特許請求の範囲第１項又は第２項記載の半導体集積回路
   装置。