CN111756355A - 正交时钟产生电路及其方法 - Google Patents

正交时钟产生电路及其方法 Download PDF

Info

Publication number
CN111756355A
CN111756355A CN201911226325.0A CN201911226325A CN111756355A CN 111756355 A CN111756355 A CN 111756355A CN 201911226325 A CN201911226325 A CN 201911226325A CN 111756355 A CN111756355 A CN 111756355A
Authority
CN
China
Prior art keywords
node
internal
phase
signal
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911226325.0A
Other languages
English (en)
Other versions
CN111756355B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN111756355A publication Critical patent/CN111756355A/zh
Application granted granted Critical
Publication of CN111756355B publication Critical patent/CN111756355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

一种正交时钟产生电路及其方法，所述方法包含在一输入节点接收一输入时钟、使用第一电容将输入节点耦接至第一内部节点、使用第一反相器将第一内部节点的第一内部信号反相为第一中间节点的第一中间信号、使用第一电阻将第一中间节点耦接至第一内部节点、使用第二电阻将输入节点耦接至第二内部节点、使用第二反相器将第二内部节点的第二内部信号反相为第二中间节点的第二中间信号、使用第二电容将第二中间节点耦接至第二内部节点，以及使用一缓冲器来接收第一中间信号和第二中间信号，并输出一输出时钟的第一相位及第二相位等运行。

Description

正交时钟产生电路及其方法
技术领域
本发明涉及一种正交时钟(quadrature clock)产生技术，特别涉及一种无使用滤波器且从二相位时钟(two-phase clock)产生正交时钟的电路及方法。
背景技术
如同本领域技术人员所熟知的，时钟是在低准位和高准位之间周期性地来回切换的电压信号。二相位时钟是具有两个相位相差180度的相位的时钟。正交时钟是具有四个相位的时钟，包含第一相位、第二相位、第三相位及第四相位，它们在时间上均匀地间隔，亦即，第一相位、第二相位及第三相位分别领先于第二相位、第三相位及第四相位90度。图1所示的多相滤波器100可以用来从二相位时钟产生一正交时钟，在此，A1和A2为二相位时钟的二相位；B1、B2、B3、B4为中间正交时钟的四个相位；以及D1、D2、D3和D4为一输出正交时钟的四个相位。
多相滤波器100包含四个电容111、112、113及114，四个电阻121、122、123及124，以及四个反相器131、132、133及134。电容111和电阻124形成一第一高通滤波器，以将A1过滤为B1；电阻121和电容112形成一第一低通滤波器，以将A1过滤为B2；电容113及电阻122形成一第二高通滤波器，以将A2滤波成B3；电阻123和电容114形成一第二低通滤波器，以将A2滤波成B4。反相器131、132、133及134用来作为一缓冲器，并用来接收B1、B2、B3及B4和分别输出D1、D2、D3及D4。多相滤波器100在现有技术中为众所周知的技术，因此在此不再详细解释。多相滤波器的缺点是：由于电容111和电阻124组成的第一高通滤波器所造成的损耗，B1的振幅小于A1的振幅。由于电阻121和电容112组成的第一低通滤波器所造成的损耗，B2的振幅小于A1的振幅。同样地，B3的振幅小于A2的振幅，且B4的振幅小于A2的振幅。如上所述，较小的振幅会导致信噪比的损失。
因此，所需要的是一种可以从二相位时钟产生正交时钟的电路，而无须使用会衰减二相位时钟且会降低信噪比的滤波器。
发明内容
在一实施例中，一电路包括：一反相放大器，用以在一输入节点接收一输入时钟，并在一第一中间节点输出一第一中间信号；一反相积分器，用以接收该输入时钟，并在一第二中间节点输出一第二中间信号；以及一缓冲器，用以接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位。其中，反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点，一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号，及一第一电阻用以将该第一中间节点耦接至该第一内部节点；以及反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点，一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号，及一第二电容用以将该第二中间节点耦接至该第二内部节点。
在一实施例中，一种方法包括：在一输入节点接收一输入时钟；使用一第一电容将该输入节点耦接至一第一内部节点；使用一第一反相器将该第一内部节点的一第一内部信号反相为一第一中间节点的一第一中间信号；使用一第一电阻将该第一中间节点耦接至该第一内部节点；使用一第二电阻将该输入节点耦接至一第二内部节点；使用一第二反相器将该第二内部节点的一第二内部信号反相为第二中间节点的一第二中间信号；使用一第二电容将该第二中间节点耦接至该第二内部节点；以及使用一缓冲器来接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位。
附图说明
图1为多相位滤波器的示意图。
图2为根据本发明一实施例的电路示意图。
图3为一反相器的具体实例示意图，并可使用在图2的电路中。
图4为图2的电路的模拟结果。
图5为根据本发明一实施例的方法的流程图。
符号说明
100 多相滤波器
111、112、113、114 电容
121、122、123、124 电阻
131、132、133、134 反相器
A1、A2 相位
B1、B2、B3、B4 相位
D1、D2、D3、D4 相位
200 电路
201 第一内部节点
202 第二内部节点
203 第三内部节点
204 第四内部节点
211 第一反相器
212 第二反相器
213 第三反相器
214 第四反相器
221 第一中间节点
222 第二中间节点
223 第三中间节点
224 第四中间节点
230 缓冲器
231、232、233、234 反相器
291 第一输入节点
292 第二输入节点
300 反相器
301 NMOS晶体管
302 PMOS晶体管
500 流程图
510～580 步骤
INVA1 第一反相放大器
INVA2 第二反相放大器
INVI1 第一反相积分器
INVI2 第二反相积分器
C1 第一电容
C2 第二电容
C3 第三电容
C4 第四电容
R1 第一电阻
R2 第二电阻
R3 第三电阻
R4 第四电阻
R5 第五电阻
R6 第六电阻
V1 第一内部信号
V2 第二内部信号
V3 第三内部信号
V4 第四内部信号
VDD 电源供应节点
X1 第一相位
X2 第二相位
Y1 第一中间信号
Y2 第二中间信号
Y3 第三中间信号
Y4 第四中间信号
Z1 第一相位
Z2 第二相位
Z3 第三相位
Z4 第四相位
具体实施方式
本发明涉及正交时钟产生电路。尽管说明书描述数个本发明的具体范例，其涉及本发明实施时的优选模式，但是应该理解，本发明可通过多种方式来实现，并不限于下面描述的特定实施范例或特定方式，且特定实施范例或方式具有被实施的任何特征。在其他情况下，众所周知的细节不会被显示或描述，以避免模糊本发明的特征。
本领域的技术人员应理解于本发明中使用与微电子相关的术语和基本概念，例如，“节点(电路节点)”、“电源供应节点”、“接地”、“信号”、“电压”、“电容”、“电阻”、“CMOS(互补金属氧化物半导体)”、“PMOS(P通道金属氧化物半导体)晶体管”、“NMOS(N通道金属氧化物半导体)晶体管”、“相位”、“时钟”、“反相器”、“积分器”、“AC(交流电)”、“DC(直流电)”和“频宽”。这些术语和基本概念对于本领域的技术人员来说是显而易见的，因此不会在这里详细解释。本领域的技术人员亦可以识别PMOS晶体管和NMOS晶体管的符号，并识别其“源极”、“栅极”和“漏极”端子。
逻辑信号为两个逻辑状态的信号：第一逻辑状态(或“高”状态)和第二逻辑状态(或“低”状态)。当逻辑信号被称为高(低)时，表示它位于“高”(“低”)状态，并发生在当逻辑信号高于(低于)一被称为“跳变点(trip point)”的临界准位的时候。每个逻辑信号都有一个跳变点，且两个逻辑信号可能不一定有相同的跳变点。一时钟是一周期性逻辑信号。
在本公开中，“缓冲器”是接收第一逻辑信号及输出第二逻辑信号的电路，因此第二逻辑信号在两个逻辑状态之间具有急剧的转变。换句话说，由“缓冲器”输出的逻辑信号可以在两个逻辑状态之间快速切换，因此，由于具有急剧的转变，由“缓冲器”输出的时钟几乎为一方波。
在本公开中，“信号”为随时间变化的电压。
从工程角度来呈现本公开，例如，“X等于Y”表示“X和Y之间的差异小于一特定的工程公差”。“X基本上小于Y”表示“X和Y之间的比率小于一特定的工程公差”。
根据本发明一实施例的一电路200的示意图如图2所示，电路200用以接收包括一第一相位X1和第二相位X2的二相位时钟，并输出包括第一相位Z1、第二相位Z2、第三相位Z3和第四相位Z4的四相位时钟。电路200包括：第一反相放大器INVA1用以从第一输入节点291接收X1，并在第一中间节点221输出一第一中间信号Y1；第一反相积分器INVI1用以从第一输入节点291接收X1，并在第二中间节点222输出第二中间信号Y2；第二反相放大器INVA2用以从第二输入节点292接收X2，并在第三中间节点223输出第三中间信号Y3；第二反相积分器INVI2用以从第二输入节点292接收X2，并在第四中间节点224输出第四中间信号Y4；以及一缓冲器230用以接收Y1、Y2、Y3和Y4，并输出Z1、Z2、Z3和Z4。
第一反相放大器INVA1包括：一第一电容C1用以提供AC(交流电)耦接在第一输入节点291和第一内部节点201之间；一第一反相器211用以在第一内部节点201接收第一内部信号V1，并在第一中间节点221输出Y1；以及一第一电阻R1用以将第一中间节点221耦接至第一内部节点201。第一反相积分器INVI1包括：一第二电阻R2，用以提供一DC(直流电)耦接在第一输入节点291和第二内部节点202之间；一第二反相器212用以在第二内部节点202接收第二内部信号V2，并在第二中间节点222输出Y2；以及一第二电容C2用以将第二中间节点222耦接至第二内部节点202。
第二反相放大器INVA2包括：一第三电容C3用以提供一AC(交流电)耦接在第二输入节点292和第三内部节点203之间；一第三反相器213用以在第三内部节点203接收第三内部信号V3，并在第三中间节点223输出Y3；以及一第三电阻R3用以将第三中间节点223耦接至第三内部节点203。第二反相积分器INVI2包括：一第四电阻R4用以提供一DC(直流电)耦接在第二输入节点292和第四内部节点204之间；一第四反相器214用以在第四内部节点204接收第四内部信号V4，并在第四中间节点224输出Y4；以及一第四电容C4用以将第四中间节点224耦接至第四内部节点204。一缓冲器230包括四个反相器231、232、233及234，分别用以接收Y1、Y2、Y3及Y4并输出Z1、Z2、Z3及Z4。在一选择性实施例中，电路200还包括一第五电阻R5，用以将第二中间节点222耦接至第二内部节点202；以及第六电阻R6，用以将第四中间节点224耦接至第四内部节点204。
一反相器300可以实例化如图3所示，以具体实现反相器211、212、213、214、231、232、233及234。反相器300包括一NMOS(n通道金属氧化物半导体)晶体管301和一PMOS(p通道金属氧化物半导体)晶体管302。在此，“VDD”表示一电源供应节点。本领域的技术人员可以轻易理解反相器300，在此不需要再详细解释或叙述。反相器300用来作为反相放大器，这也是可以轻易理解的，因此在此不再详细叙述。
现在参考图2所示的第一反相放大器INVA1，第一电阻R1提供负反馈给第一反相器211；负反馈可以有效地扩展第一反相器211的频宽，使其成为一高速反相放大器。并且，第一电阻R1实现自偏压功能，以建立第一反相器211的偏压点。此外，第一电容C1是用来将来自X1的DC准位的第一反相器211的偏压点去耦合。
现在参考第一反相积分器INVI1。第二电容C2提供负反馈给第二反相器212，且第二电阻R2的功能为第二反相器212的馈入式电阻(feed-in resistor)。一反相放大器(例如反相器212)具有馈入式电阻(例如R2)以及一反馈电容(例如C2)，以形成一积分器。这对于本领域的技术人员来说是可以轻易理解的，因此在此不再详细叙述。
第一反相放大器INVA1使Y1近似为X1的反相，且第一反相积分器INVI1使Y2近似为X1的反相的积分。由于积分导致有90度的相位延迟，所以Y2在相位上比Y1落后大约90度。
第二反相放大器INVA2与第一反相放大器INVA1相同，且第二反相积分器INVI2与第一反相积分器INVI1相同，因此，Y3近似为X2的反相，且Y4近似为X2的反相的积分。由于积分导致有90度相位延迟，所以Y4在相位上比Y3落后大约90度。
X2比X1落后180度，所以Y3比Y2落后大约90度。因此，Y1、Y2、Y3及Y4相隔大约90度。
从放大器或积分器生成，Y1、Y2、Y3及Y4不是时钟信号所预期的方波。为了解决这个问题，缓冲器230用于实现“方形放大(square-up)”功能。缓冲器230包括反相器231、232、233及234，其是分别将Y1、Y2、Y3及Y4转换成Z1、Z2、Z3及Z4，它们是通过强制急剧转换而成的方波。然而，Z1、Z2、Z3及Z4之间的相对相位是与Y1、Y2、Y3及Y4之间的相对相位大致相同，因为反相器简单地引入180度相位移加上一有限的电路延迟，因此，Z1、Z2、Z3及Z4大约相隔90度。
第五电阻R5及第六电阻R6分别用来提供自偏压给第二反相器212及第四反相器214，如果X1和X2的DC准位已经接近第二反相器212及第四反相器214的跳变点，则不需要第五电阻R5及第六电阻R6。
作为范例但不限于此：电路200优选地被制作在28nm CMOS(互补式金属氧化物半导体)工艺；C1和C3均为18fF；R1和R3均为3.5KOhm；R2和R4均为1.5KOhm；C2和C4均为6fF；X1和X2是二相位8GHz时钟；VDD是1.1V；当具体化反相器300以实现反相器211、212、213及214时，NMOS晶体管301的宽度和长度分别为2.4μm和30nm，且PMOS晶体管302的宽度和长度分别为3.12μm和30nm；当具体化反相器300以实现反相器231、232、233及234时，NMOS晶体管301的宽度和长度分别为2μm和30nm，且PMOS晶体管302的宽度和长度分别为2.6μm和30nm；X1和X2的DC准位大约为0.55V；以及不使用R5和R6。模拟结果如图4所示，很明显地，X1和X2形成一二相位时钟；Y1近似为X1的反相；Y2近似为X1的反相的积分；Y3近似为X2的反相；Y4近似为X2的反相的积分；以及Z1、Z2、Z3及Z4在时间上大致为等间隔，以形成四相相位时钟。
尽管在图2中，接收一二相位输入时钟(包括X1和X2)并产生一四相位输出时钟(包括Z1、Z2、Z3和Z4)，在一些应用中，接收单一相位输入时钟，是需要二相位正交时钟；在这种情况下，可以移除第二反相放大器INVA2、第二反相积分器INVI2、反相器233及反相器234。
如图5所示的流程图500，根据本发明一实施例的方法包括：(步骤510)在一输入节点接收一输入时钟；(步骤520)使用一第一电容将输入节点耦接至第一内部节点；(步骤530)使用一第一反相器将第一内部节点的第一内部信号反相为第一中间节点的第一中间信号；(步骤540)使用一第一电阻将第一中间节点耦接至第一内部节点；(步骤550)使用一第二电阻将输入节点耦接至第二内部节点；(步骤560)使用一第二反相器将第二内部节点的第二内部信号反相为第二中间节点的第二中间信号；(步骤570)使用一第二电容将第二中间节点耦接至第二内部节点；(步骤580)使用一缓冲器来接收第一中间信号和第二中间信号，并输出一输出时钟的第一相位及第二相位。
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使本领域技术人员能够了解本发明的内容并据以实施，当不能以之限定本发明的权利要求，即凡依本发明所公开的精神所作的均等变化或修饰，仍应涵盖在本发明的权利要求内。

Claims (6)

1.一种正交时钟产生电路，包括：
一反相放大器，用以在一输入节点接收一输入时钟，并在一第一中间节点输出一第一中间信号；
一反相积分器，用以接收该输入时钟，并在一第二中间节点输出一第二中间信号；以及
一缓冲器，用以接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位；
其中，该反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点，一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号，及一第一电阻用以将该第一中间节点耦接至该第一内部节点；以及该反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点，一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号，及一第二电容用以将该第二中间节点耦接至该第二内部节点。
2.如权利要求1所述的正交时钟产生电路，还包括一第三电阻，用以将该第二中间节点耦接至该第二内部节点。
3.如权利要求1所述的正交时钟产生电路，其中该缓冲器包括一第三反相器用以接收该第一中间信号并输出该输出时钟的该第一相位，以及一第四反相器用以接收该第二中间信号并输出该输出时钟的该第二相位。
4.一种正交时钟产生方法，包括：
在一输入节点接收一输入时钟；
使用一第一电容将该输入节点耦接至一第一内部节点；
使用一第一反相器将该第一内部节点的一第一内部信号反相为一第一中间节点的一第一中间信号；
使用一第一电阻将该第一中间节点耦接至该第一内部节点；
使用一第二电阻将该输入节点耦接至一第二内部节点；
使用一第二反相器将该第二内部节点的一第二内部信号反相为一第二中间节点的一第二中间信号；
使用一第二电容将该第二中间节点耦接至该第二内部节点；以及
使用一缓冲器来接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位。
5.如权利要求4所述的正交时钟产生方法，还包括：使用一第三电阻将该第二中间节点耦接至该第二内部节点。
6.如权利要求4所述的正交时钟产生方法，其中该缓冲器包括一第三反相器用以接收该第一中间信号并输出该输出时钟的该第一相位，以及一第四反相器用以接收该第二中间信号并输出该输出时钟的该第二相位。
CN201911226325.0A 2019-03-29 2019-12-04 正交时钟产生电路及其方法 Active CN111756355B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/368,943 2019-03-29
US16/368,943 US10469061B1 (en) 2019-03-29 2019-03-29 Quadrature clock generator and method thereof

Publications (2)

Publication Number Publication Date
CN111756355A true CN111756355A (zh) 2020-10-09
CN111756355B CN111756355B (zh) 2024-02-20

Family

ID=68392141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911226325.0A Active CN111756355B (zh) 2019-03-29 2019-12-04 正交时钟产生电路及其方法

Country Status (3)

Country Link
US (1) US10469061B1 (zh)
CN (1) CN111756355B (zh)
TW (1) TWI698090B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225098A (zh) * 2021-04-19 2022-10-21 瑞昱半导体股份有限公司 多电平信号发射器与传输多电平信号的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183993B2 (en) * 2019-12-23 2021-11-23 Intel Corporation Apparatus for generating a plurality of phase-shifted clock signals, electronic system, base station and mobile device
US11356109B1 (en) 2021-02-26 2022-06-07 Realtek Semiconductor Corp. Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof
US11258436B1 (en) * 2021-04-09 2022-02-22 Realtek Semiconductor Corp. Self-calibrating quadrature clock generator and method thereof
US12028057B2 (en) * 2022-09-23 2024-07-02 Qualcomm Incorporated Receivers for high density and low latency chip-to-chip links

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054920A1 (en) * 2000-06-27 2001-12-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of internally adjusting delayed amount of a clock signal
KR20070109425A (ko) * 2006-05-11 2007-11-15 주식회사 하이닉스반도체 오실레이터 회로
CN101102106A (zh) * 2006-06-30 2008-01-09 英特尔公司 时钟相位误差校正的可编程延迟
KR20100018124A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 클록 발생기 및 이를 이용한 디스플레이 구동 회로
CN103701438A (zh) * 2012-09-27 2014-04-02 美国亚德诺半导体公司 用于正交时钟信号产生的装置和方法
CN106603045A (zh) * 2016-12-16 2017-04-26 中国电子科技集团公司第五十四研究所 一种时钟传输切换与快速暂停/重启电路
CN108242922A (zh) * 2016-12-23 2018-07-03 颖飞公司 紧凑的占空比校正装置及通信系统
CN109412562A (zh) * 2017-08-15 2019-03-01 瑞昱半导体股份有限公司 时脉缓冲电路及其方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106202B2 (en) * 2013-04-17 2015-08-11 Linear Technology Corporation Poly-phase filter with phase tuning
EP2849022B1 (en) * 2013-09-12 2016-05-25 Socionext Inc. Circuitry useful for clock generation and distribution

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054920A1 (en) * 2000-06-27 2001-12-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of internally adjusting delayed amount of a clock signal
KR20070109425A (ko) * 2006-05-11 2007-11-15 주식회사 하이닉스반도체 오실레이터 회로
CN101102106A (zh) * 2006-06-30 2008-01-09 英特尔公司 时钟相位误差校正的可编程延迟
KR20100018124A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 클록 발생기 및 이를 이용한 디스플레이 구동 회로
CN103701438A (zh) * 2012-09-27 2014-04-02 美国亚德诺半导体公司 用于正交时钟信号产生的装置和方法
CN106603045A (zh) * 2016-12-16 2017-04-26 中国电子科技集团公司第五十四研究所 一种时钟传输切换与快速暂停/重启电路
CN108242922A (zh) * 2016-12-23 2018-07-03 颖飞公司 紧凑的占空比校正装置及通信系统
CN109412562A (zh) * 2017-08-15 2019-03-01 瑞昱半导体股份有限公司 时脉缓冲电路及其方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225098A (zh) * 2021-04-19 2022-10-21 瑞昱半导体股份有限公司 多电平信号发射器与传输多电平信号的方法

Also Published As

Publication number Publication date
CN111756355B (zh) 2024-02-20
TW202037078A (zh) 2020-10-01
US10469061B1 (en) 2019-11-05
TWI698090B (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
CN111756355B (zh) 正交时钟产生电路及其方法
CN101320971B (zh) 具有锁存电路的分频器及方法
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
US7400168B2 (en) Semiconductor device with level conversion circuit
JP4680448B2 (ja) 高速サンプリングレシーバー
CN106899288B (zh) 电平转换电路
US10447251B2 (en) Power efficient high speed latch circuits and systems
US7764091B2 (en) Square to pseudo-sinusoidal clock conversion circuit and method
TWI401890B (zh) 電壓位準轉換電路
CN110752843A (zh) 电平转换电路
JP3563370B2 (ja) 信号生成回路
CN115208363A (zh) 自校准正交时钟产生器及其方法
CN110858759B (zh) 单边带混频器电路
JP6102620B2 (ja) デューティサイクル補正回路
CN110880917B (zh) 三倍频器及其方法
CN110391801B (zh) 用于产生25％工作周期的时钟的装置
JP2005160093A (ja) 制御電流に従う発振信号の生成方法および装置
US6781420B2 (en) Symmetric differential logic circuits
TW201931775A (zh) 用於三倍頻的裝置與方法
TWI730737B (zh) 五倍頻器及其方法
WO2012066696A1 (ja) 遅延機能付きレベルシフト回路、デジタル－アナログ混載型半導体集積回路、及び遅延回路
CN111614352B (zh) 能够改善时钟准确性的电路
CN104883179A (zh) 输出均衡电路及其方法
TWI819575B (zh) 高效面積的n路徑濾波器
KR100624508B1 (ko) 네거티브 기판전압 발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment