TWI730737B - 五倍頻器及其方法 - Google Patents

五倍頻器及其方法 Download PDF

Info

Publication number
TWI730737B
TWI730737B TW109113948A TW109113948A TWI730737B TW I730737 B TWI730737 B TW I730737B TW 109113948 A TW109113948 A TW 109113948A TW 109113948 A TW109113948 A TW 109113948A TW I730737 B TWI730737 B TW I730737B
Authority
TW
Taiwan
Prior art keywords
phase
charge pump
signal
state
phase signal
Prior art date
Application number
TW109113948A
Other languages
English (en)
Other versions
TW202121839A (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202121839A publication Critical patent/TW202121839A/zh
Application granted granted Critical
Publication of TWI730737B publication Critical patent/TWI730737B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本案提供一種五倍頻器及方法。五倍頻器包括第一、第二、第三、第四、第五三態電荷幫浦以及負載。第一三態電荷幫浦接收五相位時脈的第一及第三相位訊號，並輸出第一電流至輸出節點。第二三態電荷幫浦接收五相位時脈的第二及第四相位訊號，並輸出第二電流至輸出節點。第三三態電荷幫浦接收五相位時脈的第三及第五相位訊號，並輸出第三電流至輸出節點。第四三態電荷幫浦接收五相位時脈的第四及第一相位訊號，並輸出第四電流至輸出節點。第五三態電荷幫浦接收五相位時脈的第五及第二相位訊號，並輸出第五電流至輸出節點。負載耦接於輸出節點。

Description

五倍頻器及其方法
本案是關於五倍頻，特別是一種能減少電壓控制振盪器的拉頻及雜訊的頻率調變的五倍頻器及其方法。
五倍頻器(frequency quintupling apparatus)接收基頻的輸入時脈，並輸出頻率高於基頻五倍(即，輸出頻率為基頻的五倍頻率)的輸出時脈。例如，如果基頻為2吉赫(GHz)，則五倍頻率為10吉赫。五倍頻率通常是利用鎖相迴路(phase lock loop)來完成。鎖相迴路包括頻率/相位偵測器(frequency/phase detector)、迴路濾波器(loop filter)、電壓控制振盪器(voltage-controlled oscillator,VCO)及五倍除頻電路(divide-by-5 circuit)。頻率/相位偵測器用以接收輸入時脈及降頻時脈(divided-down clock)並輸出相位誤差訊號。迴路濾波器用以接收相位誤差訊號並輸出控制電壓。電壓控制振盪器用以接收控制電壓並輸出輸出時脈。五倍除頻電路用以接收輸出時脈並輸出降頻時脈，使得降頻時脈的頻率為輸出時脈的頻率的五分之一。
鎖相迴路為本技術領域中具有通常知識者所熟知，因此這裡不再詳細描述。於鎖相迴路中，電壓控制振盪器受制於稱為「電壓控制振盪器拉頻(VCO pulling)」的問題，其中電壓控制振盪器的振盪頻率 是被干擾訊號所拉動，而不是受到控制電壓所控制，干擾訊號的頻率近似於電壓控制振盪器的自然振盪頻率(natural oscillation frequency)。此外，電壓控制振盪器受制於不想要的頻率調變，不想要的頻率調變是由電壓控制振盪器的電源雜訊所產生。
因此，期盼的是一種五倍頻器及其方法，能減少電壓控制振盪器的拉頻及雜訊的頻率調變。
在一實施例中，五倍頻器包括第一三態電荷幫浦、第二三態電荷幫浦、第三三態電荷幫浦、第四三態電荷幫浦、第五三態電荷幫浦及負載。第一三態電荷幫浦用以接收五相位時脈的第一相位訊號及五相位時脈的第三相位訊號，並輸出第一電流至輸出節點。第二三態電荷幫浦用以接收五相位時脈的第二相位訊號及五相位時脈的第四相位訊號，並輸出第二電流至輸出節點。第三三態電荷幫浦用以接收五相位時脈的第三相位訊號及五相位時脈的第五相位訊號，並輸出第三電流至輸出節點。第四三態電荷幫浦用以接收五相位時脈的第四相位訊號及五相位時脈的第一相位訊號，並輸出第四電流至輸出節點。第五三態電荷幫浦用以接收五相位時脈的第五相位訊號及五相位時脈的第二相位訊號，並輸出第五電流至輸出節點。負載用以耦接輸出節點。
在一實施例中，五倍頻方法包括下述步驟：接收五相位時脈，其中五相位時脈包括第一相位訊號、第二相位訊號、第三相位訊號、第四相位訊號及第五相位訊號；依據五相位時脈的第一相位訊號及五相位時脈的第三相位訊號，使用第一三態電荷幫浦輸出第一電流至輸出節點； 依據五相位時脈的第二相位訊號及五相位時脈的第四相位訊號，使用第二三態電荷幫浦輸出第二電流至輸出節點；依據五相位時脈的第三相位訊號及五相位時脈的第五相位訊號，使用第三三態電荷幫浦輸出第三電流至輸出節點；依據五相位時脈的第四相位訊號及五相位時脈的第一相位訊號，使用第四三態電荷幫浦輸出第四電流至輸出節點；依據五相位時脈的第五相位訊號及五相位時脈的第二相位訊號，使用第五三態電荷幫浦輸出第五電流至輸出節點；以及，使用負載耦接輸出節點。
100:五倍頻器
101:輸出節點
110:第一三態電荷幫浦
120:第二三態電荷幫浦
130:第三三態電荷幫浦
140:第四三態電荷幫浦
150:第五三態電荷幫浦
160:負載
211:N型電晶體
212:N型電晶體
221:P型電晶體
222:P型電晶體
300:五倍頻器
301:輸出節點
310:第一三態電荷幫浦
320:第二三態電荷幫浦
330:第三三態電荷幫浦
340:第四三態電荷幫浦
350:第五三態電荷幫浦
360:負載
S0:第一相位訊號
S1:第二相位訊號
S2:第三相位訊號
S3:第四相位訊號
S4:第五相位訊號
SOUT:輸出時脈
I0:第一電流
I1:第二電流
I2:第三電流
I3:第四電流
I4:第五電流
IS:總電流
S’0:第一相位訊號
S’1:第二相位訊號
S’2:第三相位訊號
S’3:第四相位訊號
S’4:第五相位訊號
S’OUT:輸出時脈
I’0:第一電流
I’1:第二電流
I’2:第三電流
I’3:第四電流
I’4:第五電流
I’S:總電流
VCM:直流節點
VDD:電源節點
VSS:直流接地節點
410~470:步驟
圖1為根據本案一些實施例所繪示之五倍頻器的功能方塊圖。
圖2為根據本案一些實施例所繪示之三態電荷幫浦的示意圖。
圖3為根據本案一些實施例所繪示之五倍頻器的功能方塊圖，圖3的五倍頻器連同圖1的五倍頻器能實施一種差動五倍頻器。
圖4為根據本案一些實施例所繪示之五倍頻方法的流程圖。
本案是關於五倍頻率。儘管在說明書中描述了數個被認為是實施本案的較佳模式，但應理解本案仍可以諸多方式來實現，且不應限定於下述之特定實施例或實現下述特徵的特定方式。在其他情況下，公知細節將不再贅述或討論以避免模糊本案重點。
本技術領域中具有通常知識者應能理解本案中所使用的關於微電子學的術語及基本概念，例如「電壓」、「電流」、「節點」、「電源節點」、「接地」、「訊號」、「邏輯訊號」、「邏輯反相(logical inversion)」、 「時脈」、「頻率」、「週期」、「相位」、「互補式金氧半導體(complementary metal oxide semiconductor,CMOS)」、「N型電晶體(NMOS)」、「P型電晶體(PMOS)」、「單端(single-ended)」、「差動」、「電荷幫浦(charge pump)」、「疊接式放大器(cascode amplifier)」及「直流」。類似上述的術語在微電子學領域中是時常使用的，並且相關概念對於本技術領域中具有通常知識者是顯而易見的，因此於此不再詳細解釋。本技術領域中具有通常知識者也能識別P型電晶體及N型電晶體的電路符號，並且能分辨哪一個是「源極」、「閘極」及「汲極」。本技術領域中具有通常知識者還能閱讀包括N型電晶體及/或P型電晶體的電路的示意圖，而無需在示意圖中詳細描述電晶體如何與另一個電晶體連接。本技術領域中具有通常知識者也能理解例如微米(micron)及奈米(nanometer)的單位。
本案是從工程方面來進行表述(即，從本技術領域中具有通常知識者方面)。例如，「X等於Y」是表示「X與Y之間的差小於特定的工程允許誤差」。「X明顯小於Y」是表示「X與Y之間的比率小於特定的工程允許誤差」。「X為零」是表示「X小於特定的工程允許誤差」。
在本案中，代表資訊(information)的訊號不是電壓就是電流。
在本案中，邏輯訊號是具有兩種可能狀態的電壓訊號，這兩種狀態分別是高準位狀態(high state)及低準位狀態(low state)。當邏輯訊號的準位高於與邏輯訊號有關的某個跳脫點(trip point)時，邏輯訊號被稱為處於高準位狀態。反之，當邏輯訊號的準位低於與邏輯訊號 有關的某個跳脫點時，邏輯訊號被稱為處於低準位狀態。在邏輯訊號的上下文中陳述為「(邏輯訊號)X為高」，其表示為「(邏輯訊號)X為高準位狀態」的意思。同樣地，在邏輯訊號的上下文中陳述為「(邏輯訊號)X為低」，其表示為「(邏輯訊號)X處於低準位狀態」的意思。高準位狀態也稱為「1」狀態，並且低準位狀態也稱為「0」狀態。在邏輯訊號的上下文中陳述為「(邏輯訊號)X為1」，其表示為「(邏輯訊號)X處於高電位狀態」的意思。同樣地，在邏輯訊號的上下文中陳述為「(邏輯訊號)X訊號為0」，其表示為「(邏輯訊號)X處於低電位狀態」的意思。
在本案中，假設第一邏輯訊號及第二邏輯訊號始終處於相反的狀態，即，當其中一個為1時，另一個為0，則第一邏輯訊號為第二邏輯訊號的邏輯反相。
在本案中，當第一邏輯訊號是第二邏輯訊號的邏輯反相時，第一邏輯訊號及第二邏輯訊號為互補的。
在本案中，當第一電流被認為是第二電流的反相時，第一電流及第二電流具有近似相同的大小但符號相反。
在本案中，「時脈訊號(clock signal)」(或簡稱為「時脈(clock)」)是在低準位狀態與高準位狀態之間週期切換的邏輯訊號。
在本案中，電源節點以「VDD」表示。為了方便說明，「VDD」也可以表示在電源節點提供的電源電壓。也就是，「VDD為0.9伏特(V)」表示「電源節點的電源電壓VDD為0.9伏特」。作為示例而非限制，在本案中，電路是使用28奈米互補式金氧半導體製程來製造，並且電源節點的電源電壓VDD為0.9伏特。
在本案中，「VSS」表示直流(DC)接地節點。直流接地節點「VSS」的電壓名義上為0伏特。
本案揭露一種五倍頻器(frequency quintupling apparatus)，此五倍頻器能由單端電路或差動電路來實施的。首先將描述單端電路的實施例，而後將描述完整差動電路的實施例。
圖1為根據本案一些實施例所繪示之五倍頻器100的功能方塊圖。參照圖1，在一些實施例，為了簡短表示，本說明書將單端的五倍頻器100簡稱為五倍頻器100，並以五倍頻器100進行說明。五倍頻器100接收五相位時脈，五相位時脈包括第一相位訊號S0、第二相位訊號S1、第三相位訊號S2、第四相位訊號S3及第五相位訊號S4，並且五倍頻器100輸出輸出時脈SOUT。五倍頻器100包括第一三態電荷幫浦(first tri-state charge pump,TSCP)110、第二三態電荷幫浦120、第三三態電荷幫浦130、第四三態電荷幫浦140、第五三態電荷幫浦150及負載160。第一三態電荷幫浦110用以接收五相位時脈的第一相位訊號S0及五相位時脈的第三相位訊號S2，並輸出第一電流I0至輸出節點101。第二三態電荷幫浦120用以接收五相位時脈的第二相位訊號S1及五相位時脈的第四相位訊號S3，並輸出第二電流I1至輸出節點101。第三三態電荷幫浦130用以接收五相位時脈的第三相位訊號S2及五相位時脈的第五相位訊號S4，並輸出第三電流I2至輸出節點101。第四三態電荷幫浦140用以接收五相位時脈的第四相位訊號S3及五相位時脈的第一相位訊號S0，並輸出第四電流I3至輸出節點101。第五三態電荷幫浦150用以接收五相位時脈的第五相位訊號S4及五相位時脈的第二相位訊號S1，並輸出第五電流I4至輸出節點101。負載 160用以終止輸出節點101，並建立輸出時脈SOUT。於此，「VCM」表示直流節點。
在一些實施例，假設五相位時脈的週期為T。以數學而言，五相位時脈能由以下方程式表示：
Figure 109113948-A0305-02-0010-1
Figure 109113948-A0305-02-0010-2
Figure 109113948-A0305-02-0010-3
Figure 109113948-A0305-02-0010-4
Figure 109113948-A0305-02-0010-5
於此，在一些實施例，「t」是時間變數(time variable)，「mod(‧,‧)」代表模數函數(modulo function)，及「mod(t,T)」等於t除以T之後的餘數。
在一些實施例，以數學而言，第一三態電荷幫浦110能由以下方程式實施：
Figure 109113948-A0305-02-0010-6
於此，在一些實施例，「IE」表示電流值。當第一相位訊號S0及第三相位訊號S2皆為0時，第一三態電荷幫浦110輸出正電流。當第一相位訊號S0及第三相位訊號S2皆1時，第一三態電荷幫浦110輸出負電流。 其餘情況(如當第一相位訊號S0及第三相位訊號S2的其中一個為0，且第一相位訊號S0及第三相位訊號S2的其中另一個為1時)，第一三態電荷幫浦110輸出零電流。同樣地，第一三態電荷幫浦110、第二三態電荷幫浦120、第三三態電荷幫浦130、第四三態電荷幫浦140及第五三態電荷幫浦150能分別由以下方程式實施：
Figure 109113948-A0305-02-0011-7
Figure 109113948-A0305-02-0011-8
Figure 109113948-A0305-02-0011-9
Figure 109113948-A0305-02-0011-10
在一些實施例，第一相位訊號S0、第二相位訊號S1、第三相位訊號S2、第四相位訊號S3及第五相位訊號S4在輸出節點101相加，因此獲得總電流IS。依據方程式(1)、(2)、(3)、(4)、(5)、(6)、(7)、(8)、(9)及(10)，在五相位時脈的一個週期之間總電流IS的表列值如下表1所示：表1：
Figure 109113948-A0305-02-0012-12
在一些實施例，如表1所示，總電流IS是週期性的，並且總電流IS的五個週期對應於輸入的五相位時脈的每個週期。因此五倍頻器100能實現五倍頻率的功能。負載160在輸出節點101做為阻抗，並將總電流IS有效地轉換為輸出時脈SOUT：SOUT=ISZL。 (11)
於此，在一些實施例，ZL是負載160的阻抗值。因此，輸出時脈SOUT具有五倍頻率。
圖2為根據本案一些實施例所繪示之三態電荷幫浦(例如為第一三態電荷幫浦110)的示意圖。參照圖2，在一些實施例中，第一三態電荷幫浦110包括N型電晶體211、N型電晶體212、P型電晶體221及P型電晶體222。N型電晶體211由第一相位訊號S0控制，N型電晶體212由第三 相位訊號S2控制，並且N型電晶體211及N型電晶體212以疊接式拓樸(cascode topology)配置。P型電晶體221由第一相位訊號S0控制，P型電晶體222由第三相位訊號S2控制，並且P型電晶體221及P型電晶體222以疊接式拓樸配置。當第一相位訊號S0及第三相位訊號S2都為0(即，低準位狀態)時，N型電晶體211及N型電晶體212都為斷開，而P型電晶體221及P型電晶體222都為導通，並且流過P型電晶體221及P型電晶體222的電流從電源節點VDD流至輸出節點101，因此獲得正值的第一電流I0。當第一相位訊號S0及第三相位訊號S2都為1(即，高準位狀態)時，P型電晶體221及P型電晶體222都為斷開，而N型電晶體211及N型電晶體212都為導通，並且流過N型電晶體211及N型電晶體212的電流從輸出節點101流至直流接地節點VSS，因此獲得負值的第一電流I0。其餘情況(如當第一相位訊號S0及第三相位訊號S2的其中一個為0，且第一相位訊號S0及第三相位訊號S2的其中另一個為1時)，在電源節點VDD與輸出節點101之間沒有電流傳導路徑，以及在直流接地節點VSS與輸出節點101之間沒有電流傳導路徑，因此獲得值為零的第一電流I0。關於設備及/或節點之間相互連接的詳細描述，例如「N型電晶體212的源極連接N型電晶體211的汲極、N型電晶體212的閘極連接第三相位訊號S2、以及N型電晶體212的汲極連接P型電晶體222的汲極，並且N型電晶體212的汲極及P型電晶體222的汲極連接輸出節點101」是不必要的，因為它們對於本技術領域中具有通常知識者是顯而易見的。
在一些實施例，替換第一相位訊號S0為第二相位訊號S1，以及替換第三相位訊號S2為第四相位訊號S3，圖2中的第一三態電荷幫浦 110能用於實施第二三態電荷幫浦120。替換第一相位訊號S0為第三相位訊號S2，以及替換第三相位訊號S2為第五相位訊號S4，圖2中的第一三態電荷幫浦110能用於實施第三三態電荷幫浦130。替換第一相位訊號S0為第四相位訊號S3，以及替換第三相位訊號S2為第一相位訊號S0，圖2中的第一三態電荷幫浦110能用於實施第四三態電荷幫浦140。替換第一相位訊號S0為第五相位訊號S4，以及替換第三相位訊號S2為第二相位訊號S1，圖2中的第一三態電荷幫浦110能用於實施第五三態電荷幫浦150。
在一些實施例，第一三態電荷幫浦110、第二三態電荷幫浦120、第三三態電荷幫浦130、第四三態電荷幫浦140及第五三態電荷幫浦150皆為電荷幫浦電路。電荷幫浦電路依據二控制訊號而處於負輸出電流狀態、正輸出電流狀態、或零輸出電流狀態。具體而言，當電荷幫浦電路輸出負電流，則電荷幫浦電路處於負輸出電流狀態。當電荷幫浦電路輸出正電流，則電荷幫浦電路處於正輸出電流狀態。當電荷幫浦電路輸出零電流，則電荷幫浦電路處於零輸出電流狀態。
在一些實施例中，當二控制訊號皆處於第一邏輯狀態(即，皆為1)，電荷幫浦電路處於負輸出電流狀態。當二控制訊號皆處於第二邏輯狀態(即，皆為0)，電荷幫浦電路處於正輸出電流狀態。當二控制訊號之一處於第一邏輯狀態(即，為1)及二控制訊號之另一處於第二邏輯狀態(即，為0)，電荷幫浦電路處於零輸出電流狀態。
在一些實施例中，五相位時脈的第一相位訊號S0及五相位時脈的第三相位訊號S2為第一三態電荷幫浦110的二控制訊號。五相位時脈的第二相位訊號S1及五相位時脈的第四相位訊號S3為第二三態電荷幫 浦120的二控制訊號。五相位時脈的第三相位訊號S2及五相位時脈的第五相位訊號S4為第三三態電荷幫浦130的二控制訊號。五相位時脈的第四相位訊號S3及五相位時脈的第一相位訊號S0為第四三態電荷幫浦140的二控制訊號。五相位時脈的第五相位訊號S4及五相位時脈的第二相位訊號S1為第五三態電荷幫浦150的二控制訊號。
在一些實施例中，負載160不是明確的電路元件，而是在輸出節點101的寄生電容。在這種情況下，直流節點VCM不是明確的電路節點。
在一些實施例中，負載160是諧振槽(resonant tank)，諧振槽包括電感器及電容器，電感器與電容器為並聯連接，並且電感器及電容器用以具有諧振，因此能在五倍頻率提供高阻抗。在這種情況下，直流節點VCM界定輸出時脈SOUT的共模電壓。在一些實施例，諧振槽的諧振頻率高於五相位時脈的基頻，且為五相位時脈的基頻的五倍。
圖3為根據本案一些實施例所繪示之五倍頻器300的功能方塊圖，圖3的五倍頻器300連同圖1的五倍頻器100能實施一種差動五倍頻器。一併參照圖1及圖3，在一些實施例中，與本案的範圍及精神一致的，差動五倍頻器能利用兩個單端五倍頻器來實施，差動五倍頻器包括第一單端五倍頻器及第二單端五倍頻器，其中第一單端五倍頻器及第二單端五倍頻器具有相同的電路，但是對應的訊號為互補的。第一單端五倍頻器能以圖1的五倍頻器100實施，第二單端五倍頻器能以圖3的五倍頻器300實施。圖3的五倍頻器300相似於圖1的五倍頻器100，除了替換第一相位訊號S0為第一相位訊號S’0、替換第二相位訊號S1為第二相位訊號S’1、替換 第三相位訊號S2為第三相位訊號S’2、替換第四相位訊號S3為第四相位訊號S’3、替換第五相位訊號S4為第五相位訊號S’4、替換第一三態電荷幫浦110為第一三態電荷幫浦310、替換第二三態電荷幫浦120為第二三態電荷幫浦320、替換第三三態電荷幫浦130為第三三態電荷幫浦330、替換第四三態電荷幫浦140為第四三態電荷幫浦340、替換第五三態電荷幫浦150為第五三態電荷幫浦350、替換第一電流I0為第一電流I’0、替換第二電流I1為第二電流I’1、替換第三電流I2為第三電流I’2、替換第四電流I3為第四電流I’3、替換第五電流I4為第五電流I’4、替換總電流IS為總電流I’S、替換輸出節點101為互補輸出節點301、替換負載160為互補負載360、及替換輸出時脈SOUT為輸出時脈S’OUT。於此，第一相位訊號S’0為邏輯反相的第一相位訊號S0、第二相位訊號S’1為邏輯反相的第二相位訊號S1、第三相位訊號S’2為邏輯反相的第三相位訊號S2、第四相位訊號S’3為邏輯反相的第四相位訊號S3、及第五相位訊號S’4為邏輯反相的第五相位訊號S4。因此，第一電流I’0為反相的第一電流I0、第二電流I’1為反相的第二電流I1、第三電流I’2為反相的第三電流I2、第四電流I’3為反相的第四電流I3、及第五電流I’4為反相的第五電流I4，因此輸出時脈S’OUT為反相的輸出時脈SOUT。
在一些實施例，輸入五倍頻器100的五相位時脈是五級延遲鎖定迴路(five-stage delay lock loop)所產生。五級延遲鎖定迴路能產生五相位時脈為本技術領域中具有通常知識者所理解的，因此於此不再詳細解釋。
在一些實施例，輸入五倍頻器100的五相位時脈是五級環式振盪器(five-stage ring oscillator)所產生。五級環式振盪器能產生五相 位時脈為本技術領域中具有通常知識者所理解的，因此於此不再詳細解釋。在一些實施例，五級環式振盪器是在鎖相迴路中以封閉迴路方式控制的電壓控制振盪器。鎖相迴路為本技術領域中具有通常知識者所理解的，因此於此不再詳細解釋。假如干擾訊號處於五倍頻率，電壓控制振盪器就不受制於「電壓控制振盪器拉頻」的影響。
在一些實施例，輸入五倍頻器100的五相位時脈是從執行相位內插(phase interpolation)的四相位時脈獲得。相位內插是一種用於產生任何相位時脈的方法。相位內插能利用加權和(weighted sum)實施，而加權和是依據內插之後決定目標相位的加權所產生。使用加權和的相位內插的一實施例可見於公告號為10,270,456的美國專利。
在一些實施例，完整的週期訊號覆蓋360度相位。因此，五相位時脈包括以72度為間隔的五個相位。假如第一相位訊號S0的相位為0度，則第二相位訊號S1的相位為72度，第三相位訊號S2的相位為144度，第四相位訊號S3的相位為216度，以及第五相位訊號S4的相位為288度。反相的週期訊號採用180度的相位位移，因此第一相位訊號S’0的相位為180度，第二相位訊號S’1的相位為252度，第三相位訊號S’2的相位為324度，第四相位訊號S’3的相位為36度，以及第五相位訊號S’4的相位為108度。因此，第一相位訊號S0、第四相位訊號S’3、第二相位訊號S1、第五相位訊號S’4、第三相位訊號S2、第一相位訊號S’0、第四相位訊號S3、第二相位訊號S’1、第五相位訊號S4及第三相位訊號S’2形成以36度為間隔的十相位時脈。換句話說，五相位時脈搭配其邏輯反相形成十相位時脈。如先前所述的，差動五倍頻器能以圖1的單端五倍頻器(五倍頻器100)與圖3的 單端五倍頻器(五倍頻器300)的組合來實施，其中五倍頻器100依據第一相位訊號S0、第二相位訊號S1、第三相位訊號S2、第四相位訊號S3及第五相位訊號S4輸出輸出時脈SOUT。五倍頻器300依據第一相位訊號S’0、第二相位訊號S’1、第三相位訊號S’2、第四相位訊號S’3及第五相位訊號S’4輸出輸出時脈S’OUT。因此，也可以描述為差動五倍頻器依據十相位時脈，輸出輸出時脈SOUT及輸出時脈S’OUT，其中十相位時脈包括第一相位訊號S0、第四相位訊號S’3、第二相位訊號S1、第五相位訊號S’4、第三相位訊號S2、第一相位訊號S’0、第四相位訊號S3、第二相位訊號S’1、第五相位訊號S4及第三相位訊號S’2。
圖4為根據本案一些實施例所繪示之五倍頻方法的流程圖。參照圖4，在一些實施例，五倍頻方法包括以下步驟：接收五相位時脈，其中五相位時脈包括第一相位訊號S0、第二相位訊號S1、第三相位訊號S2、第四相位訊號S3及第五相位訊號S4(步驟410)；依據五相位時脈的第一相位訊號S0及五相位時脈的第三相位訊號S2，使用第一三態電荷幫浦110輸出第一電流I0至輸出節點101(步驟420)；依據五相位時脈的第二相位訊號S1及五相位時脈的第四相位訊號S3，使用第二三態電荷幫浦120輸出第二電流I1至輸出節點101(步驟430)；依據五相位時脈的第三相位訊號S2及五相位時脈的第五相位訊號S4，使用第三三態電荷幫浦130輸出第三電流I2至輸出節點101(步驟440)；依據五相位時脈的第四相位訊號S3及五相位時脈的第一相位訊號S0，使用第四三態電荷幫浦140輸出第四電流I3至輸出節點101(步驟450)；依據五相位時脈的第五相位訊號S4及五相位時脈的第二相位訊號S1，使用第五三態電荷幫浦150輸出第五 電流I3至輸出節點101(步驟460)；以及，使用負載160耦接輸出節點101(步驟470)。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之專利保護範圍當視後附之申請專利範圍所界定者為準。
100:五倍頻器
101:輸出節點
110:第一三態電荷幫浦
120:第二三態電荷幫浦
130:第三三態電荷幫浦
140:第四三態電荷幫浦
150:第五三態電荷幫浦
160:負載
S0:第一相位訊號
S1:第二相位訊號
S2:第三相位訊號
S3:第四相位訊號
S4:第五相位訊號
SOUT:輸出時脈
I0:第一電流
I1:第二電流
I2:第三電流
I3:第四電流
I4:第五電流
IS:總電流
VCM:直流節點

Claims (10)

  1. 一種五倍頻器，包括： 一第一三態電荷幫浦，用以接收一五相位時脈的一第一相位訊號及該五相位時脈的一第三相位訊號，並輸出一第一電流至一輸出節點； 一第二三態電荷幫浦，用以接收該五相位時脈的一第二相位訊號及該五相位時脈的一第四相位訊號，並輸出一第二電流至該輸出節點； 一第三三態電荷幫浦，用以接收該五相位時脈的該第三相位訊號及該五相位時脈的一第五相位訊號，並輸出一第三電流至該輸出節點； 一第四三態電荷幫浦，用以接收該五相位時脈的該第四相位訊號及該五相位時脈的該第一相位訊號，並輸出一第四電流至該輸出節點； 一第五三態電荷幫浦，用以接收該五相位時脈的該第五相位訊號及該五相位時脈的該第二相位訊號，並輸出一第五電流至該輸出節點；及 一負載，用以耦接至該輸出節點。
  2. 如請求項1所述的五倍頻器，其中該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦及該第五三態電荷幫浦皆為一電荷幫浦電路，該電荷幫浦電路依據二控制訊號處於一負輸出電流狀態、一正輸出電流狀態、或一零輸出電流狀態，其中，各該二控制訊號為一邏輯訊號，該邏輯訊號處於一第一邏輯狀態或一第二邏輯狀態。
  3. 如請求項2所述的五倍頻器，其中： 當該二控制訊號皆處於該第一邏輯狀態，該電荷幫浦電路處於該負輸出電流狀態； 當該二控制訊號皆處於該第二邏輯狀態，該電荷幫浦電路處於該正輸出電流狀態；及 當該二控制訊號之一處於該第一邏輯狀態及該二控制訊號之另一處於該第二邏輯狀態，該電荷幫浦電路處於該零輸出電流狀態。
  4. 如請求項3所述的五倍頻器，其中： 該五相位時脈的該第一相位訊號及該五相位時脈的該第三相位訊號為該第一三態電荷幫浦的該二控制訊號； 該五相位時脈的該第二相位訊號及該五相位時脈的該第四相位訊號為該第二三態電荷幫浦的該二控制訊號； 該五相位時脈的該第三相位訊號及該五相位時脈的該第五相位訊號為該第三三態電荷幫浦的該二控制訊號； 該五相位時脈的該第四相位訊號及該五相位時脈的該第一相位訊號為該第四三態電荷幫浦的該二控制訊號；及 該五相位時脈的該第五相位訊號及該五相位時脈的該第二相位訊號為該第五三態電荷幫浦的該二控制訊號。
  5. 如請求項1所述的五倍頻器，其中該負載包括一寄生電容器。
  6. 如請求項1所述的五倍頻器，其中該負載包括一諧振槽，該諧振槽包括： 一電感器；及 一電容器； 其中，該電感器及該電容器為並聯連接。
  7. 如請求項6所述的五倍頻器，其中該諧振槽的諧振頻率高於該五相位時脈的一基頻，且為該五相位時脈的該基頻的五倍。
  8. 一種五倍頻方法，包括： 接收一五相位時脈，其中該五相位時脈包括一第一相位訊號、一第二相位訊號、一第三相位訊號、一第四相位訊號、及一第五相位訊號； 依據該五相位時脈的該第一相位訊號及該五相位時脈的該第三相位訊號，使用一第一三態電荷幫浦輸出一第一電流至一輸出節點； 依據該五相位時脈的該第二相位訊號及該五相位時脈的該第四相位訊號，使用一第二三態電荷幫浦輸出一第二電流至該輸出節點； 依據該五相位時脈的該第三相位訊號及該五相位時脈的該第五相位訊號，使用一第三三態電荷幫浦輸出一第三電流至該輸出節點； 依據該五相位時脈的該第四相位訊號及該五相位時脈的該第一相位訊號，使用一第四三態電荷幫浦輸出一第四電流至該輸出節點； 依據該五相位時脈的該第五相位訊號及該五相位時脈的該第二相位訊號，使用一第五三態電荷幫浦輸出一第五電流至該輸出節點；及 使用一負載耦接該輸出節點。
  9. 如請求項8所述的五倍頻方法，其中該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦及該第五三態電荷幫浦皆為一電荷幫浦電路，該電荷幫浦電路依據二控制訊號處於一負輸出電流狀態、一正輸出電流狀態、或一零輸出電流狀態，其中，各該二控制訊號為一邏輯訊號，該邏輯訊號處於一第一邏輯狀態或一第二邏輯狀態。
  10. 如請求項9所述的五倍頻方法，其中： 當該二控制訊號皆處於該第一邏輯狀態，該電荷幫浦電路處於該負輸出電流狀態； 當該二控制訊號皆處於該第二邏輯狀態，該電荷幫浦電路處於該正輸出電流狀態；及 當該二控制訊號之一處於該第一邏輯狀態及該二控制訊號之另一處於該第二邏輯狀態，該電荷幫浦電路處於該零輸出電流狀態。
TW109113948A 2019-11-29 2020-04-24 五倍頻器及其方法 TWI730737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/699,232 US10715038B1 (en) 2019-11-29 2019-11-29 Apparatus and method for frequency quintupling
US16/699,232 2019-11-29

Publications (2)

Publication Number Publication Date
TW202121839A TW202121839A (zh) 2021-06-01
TWI730737B true TWI730737B (zh) 2021-06-11

Family

ID=71519975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113948A TWI730737B (zh) 2019-11-29 2020-04-24 五倍頻器及其方法

Country Status (3)

Country Link
US (1) US10715038B1 (zh)
CN (1) CN112886962B (zh)
TW (1) TWI730737B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818270A (en) * 1997-02-27 1998-10-06 Honeywell, Inc. Temperature independent, wide range frequency clock multiplier
US9503103B2 (en) * 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US10270456B1 (en) * 2018-01-02 2019-04-23 Realtek Semiconductor Corp. Apparatus and method for frequency tripling
TWI670941B (zh) * 2018-09-05 2019-09-01 瑞昱半導體股份有限公司 三倍頻器及其方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
TW483255B (en) * 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Ｎｅｃエレクトロニクス株式会社 クロック制御回路
US6567971B1 (en) * 2001-12-20 2003-05-20 Logicvision, Inc. Circuit synthesis method using technology parameters extracting circuit
US6914472B2 (en) * 2003-03-06 2005-07-05 Nokia Corporation Phase modulating system
US6982578B2 (en) * 2003-11-26 2006-01-03 Micron Technology, Inc. Digital delay-locked loop circuits with hierarchical delay adjustment
KR100594318B1 (ko) * 2005-01-31 2006-06-30 삼성전자주식회사 위상점프없는 소프트 스위칭을 위한 멀티플렉서 및멀티플렉싱 방법
US20070170979A1 (en) * 2005-11-25 2007-07-26 Giovanni Campardo Charge pump systems and methods
KR101564282B1 (ko) * 2008-10-22 2015-10-29 삼성전자주식회사 듀티 보정회로
US8547131B2 (en) * 2009-04-03 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for observing threshold voltage variations
KR101271425B1 (ko) * 2009-12-15 2013-06-05 한국전자통신연구원 듀얼밴드 광대역 국부신호 발생장치
EP2528232B1 (en) * 2010-01-22 2018-08-01 Panasonic Intellectual Property Management Co., Ltd. Injection-locked frequency divider and pll circuit
US20110241746A1 (en) * 2010-03-30 2011-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low power small area static phase interpolator with good linearity
US8294525B2 (en) * 2010-06-18 2012-10-23 International Business Machines Corporation Technique for linearizing the voltage-to-frequency response of a VCO
US8278987B2 (en) * 2010-08-11 2012-10-02 Micro Technology, Inc. Duty cycle based phase interpolators and methods for use
US8339184B2 (en) * 2010-10-29 2012-12-25 Canaan Microelectronics Corporation Limited Gate voltage boosting element for charge pump
KR101204569B1 (ko) * 2010-12-03 2012-11-23 에스케이하이닉스 주식회사 고전압 발생기 및 고전압 발생 방법
US8384459B2 (en) * 2011-05-10 2013-02-26 Elite Semiconductor Memory Technology Inc. Delay line circuit and phase interpolation module thereof
JP5716609B2 (ja) * 2011-08-25 2015-05-13 日本電気株式会社 多相クロック発生回路、及び多相クロック発生方法
GB2504509B (en) * 2012-07-31 2018-11-14 Qualcomm Technologies Int Ltd Phase - locked loop
US20140191811A1 (en) * 2013-01-09 2014-07-10 Broadcom Corporation Integrated circuit with calibrated pulling effect correction
KR102013840B1 (ko) * 2013-03-15 2019-08-23 삼성전자주식회사 다중 위상 생성기
US9013229B2 (en) * 2013-07-15 2015-04-21 Texas Instruments Incorporated Charge pump circuit
GB2516283B (en) * 2013-07-17 2021-02-10 Pragmatic Printing Ltd Electronic circuits
JP6394056B2 (ja) * 2013-11-27 2018-09-26 ソニー株式会社 Ａ／ｄ変換装置、グレイコード生成装置、撮像素子、並びに、電子機器
CN103957005B (zh) * 2014-04-30 2017-08-25 华为技术有限公司 时间数字转换器、全数字锁相环电路及方法
US20150381191A1 (en) * 2014-06-27 2015-12-31 Texas Instruments Incorporated Variable delay component ring oscillator with phase shifting select switch
US9531376B2 (en) * 2015-05-29 2016-12-27 Silicon Laboratories Inc. Solid state relay using capacitive isolation
US10110208B2 (en) * 2015-11-25 2018-10-23 Micron Technology, Inc. Apparatuses and methods for providing a signal with a differential phase mixer
US9590640B1 (en) * 2015-12-16 2017-03-07 Realtek Semiconductor Corporation Clock and data recovery apparatus and method of the same
US10158365B2 (en) * 2016-07-29 2018-12-18 Movellus Circuits, Inc. Digital, reconfigurable frequency and delay generator with phase measurement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818270A (en) * 1997-02-27 1998-10-06 Honeywell, Inc. Temperature independent, wide range frequency clock multiplier
US9503103B2 (en) * 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US10270456B1 (en) * 2018-01-02 2019-04-23 Realtek Semiconductor Corp. Apparatus and method for frequency tripling
TWI670941B (zh) * 2018-09-05 2019-09-01 瑞昱半導體股份有限公司 三倍頻器及其方法

Also Published As

Publication number Publication date
CN112886962B (zh) 2024-03-01
CN112886962A (zh) 2021-06-01
TW202121839A (zh) 2021-06-01
US10715038B1 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
US20200177193A1 (en) Voltage controlled oscillator based on complementary current-injection field-effect transistor devices
Hajimiri et al. Phase noise in multi-gigahertz CMOS ring oscillators
US10998896B2 (en) Clock doublers with duty cycle correction
US20030137358A1 (en) Multi-phase oscillator and multi-phase oscillation signal generation method
CN111756355B (zh) 正交时钟产生电路及其方法
Demartinos et al. A 3ghz vco suitable for mipi m-phy serial interface
Yazdi et al. A 40-Gb/s Full-Rate 2: 1 MUX in 0.18-$\mu {\hbox {m}} $ CMOS
JP2000156629A (ja) 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路
TWI730737B (zh) 五倍頻器及其方法
US7437137B2 (en) Mixer system
CN109995327B (zh) 用于三倍频的装置与方法
US20100301951A1 (en) Current controlled ring oscillator and method for controlling the same
CN110858759B (zh) 单边带混频器电路
US6946917B2 (en) Generating an oscillating signal according to a control current
RU2455755C1 (ru) Кольцевой кмоп генератор, управляемый напряжением
JP2003163579A (ja) 周波数可変発振回路
US6861911B2 (en) Self-regulating voltage controlled oscillator
Kavyashree et al. Design and analysis of voltage controlled oscillators in 45nm CMOS process
Aditya et al. A low jitter wide tuning range phase locked loop with low power consumption in 180nm CMOS technology
Arya et al. Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology
Shivhare et al. Low Power Ring Oscillator at 180nm CMOS Technology
Kumar et al. Wide tuning range CMOS VCO
Sametriya et al. Design and simulation of LV PLL with ALF D-charge pump in 90 nm CMOS technology
Rahman et al. Fully differential, high-speed current-mode controlled dividers designed using modular approach
JP2007088885A (ja) 遅延回路およびそれを用いた電圧制御発振器