CN103957005B - 时间数字转换器、全数字锁相环电路及方法 - Google Patents

时间数字转换器、全数字锁相环电路及方法 Download PDF

Info

Publication number
CN103957005B
CN103957005B CN201410182088.3A CN201410182088A CN103957005B CN 103957005 B CN103957005 B CN 103957005B CN 201410182088 A CN201410182088 A CN 201410182088A CN 103957005 B CN103957005 B CN 103957005B
Authority
CN
China
Prior art keywords
clock signal
reference clock
fet
phase
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410182088.3A
Other languages
English (en)
Other versions
CN103957005A (zh
Inventor
周盛华
李晓宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410182088.3A priority Critical patent/CN103957005B/zh
Publication of CN103957005A publication Critical patent/CN103957005A/zh
Priority to US14/700,832 priority patent/US9356773B2/en
Priority to EP15166061.0A priority patent/EP2940872A1/en
Application granted granted Critical
Publication of CN103957005B publication Critical patent/CN103957005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种时间数字转换器，其包括：相位插值电路和时间数字转换电路；相位插值电路用于接收第一参考时钟信号和第二参考时钟信号，并将第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号，以及将第三参考时钟信号输出给时间数字转换电路；时间数字转换电路用于接收第三参考时钟信号以及第四时钟信号，第三参考时钟信号与第四时钟信号之间的相位差小于第一参考时钟信号与第四时钟信号之间的相位差，以及测量第三参考时钟信号与第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。本发明提供的时间数字转换器在保证时间精度的同时，能够减少时间数字转换电路中延时单元的使用量。

Description

时间数字转换器、全数字锁相环电路及方法
技术领域
本发明涉及电学领域，具体涉及一种时间数字转换器、全数字锁相环电路及方法。
背景技术
时间数字转换器主要应用于全数字锁相环电路，其作用是测量两个时钟信号之间的相位差，并将该相位差转换为数字信号。如图1所示，时间数字转换器包括延时电路101和判决电路102，延时电路101用于输入两个时钟信号，分别是外部参考时钟信号FREF和反馈时钟信号CKV，以及将这两个时钟信号进行延时，并通过判决电路102中的触发器触发后，获得两个时钟信号之间量化的时间间隔。其中，延时电路101可以由游标延时链组成，游标延时链包括第一延时链和第二延时链，FREF经过第一延时链中的一个延时单元可以延时的时间为τ1，CKV经过第二延时链中的一个延时单元可以延时的时间为τ2，其中τ1>τ2。当FREF在第一延时链中传输，CKV在第二延时链中传输时，这两个时钟信号每经过一个延时单元，它们之间的时间差就增加TR，其中TR＝(τ1-τ2)，该时间差TR即时间精度。假设经过N级延时单元之后输出序列Q发生了从1到0的转变，N为大于0的整数，序列Q＝[Q1，Q2，Q3，.....，QL]，则表示这两个信号上升沿之间的度量时间差为N·TR。因此，当时间精度确定时，FREF信号与CKV信号之间的度量时间差越大，则N越大，即需要的延时单元越多。因此，现有技术存在的问题是：当FREF信号与CKV信号之间的度量时间差较大时，为保证一定的时间精度，需要较多的延时单元，增加了电路规模。
发明内容
本发明的目的在于提供一种时间数字转换器，该时间数字转换器能够在保证时间精度的同时，减少时间数字转换电路中延时单元的使用量。
本发明第一方面提供的一种时间数字转换器，包括：相位插值电路和与所述相位插值电路连接的时间数字转换电路；
所述相位插值电路用于接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和所述第二参考时钟信号进行相位插值，生成第三参考时钟信号，以及将所述第三参考时钟信号输出给所述时间数字转换电路；
所述时间数字转换电路用于接收所述第三参考时钟信号以及第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。
结合本发明的第一方面，在第一方面的第一种可能实现的方式中，所述第四时钟信号为振荡器向所述时间数字转换器输出的时钟信号。
结合本发明的第一方面或第一方面的第一种可能实现的方式，在第一方面的第二种可能实现的方式中，所述时间数字转换电路包括：第一延时链、第二延时链和M个触发器，M为大于或等于2的整数；
所述M个触发器中的第一个触发器的时钟输入端用于输入所述第三参考时钟信号，所述第一个触发器的数据输入端用于输入所述第四参考时钟信号；
所述第一延时链包括N级串联的第一延时单元，N＝M-1；其中，第一级第一延时单元的输入端用于输入所述第三参考时钟信号，第x级第一延时单元的输出端与所述M个触发器中的第x+1个触发器的时钟输入端相连，用于向所述第x+1个触发器的时钟输入端输入经过x级第一延时单元延时后的第三参考时钟信号；所述x为大于零且小于或等于N的整数；
所述第二延时链包括N级串联的第二延时单元，其中，第一级第二延时单元的输入端用于输入所述第四时钟信号；第x级第二延时单元的输出端与所述第x+1个触发器的数据输入端相连，用于向所述第x+1个触发器的数据输入端输入经过x级第二延时单元延时后的第四参考时钟信号；
其中，所述第一延时单元延时的时间大于所述第二延时单元延时的时间；
所述M个触发器的输出端用于输出所述数字信号。
结合本发明的第一方面或第一方面的第一或第二种可能实现的方式，在第一方面的第三种可能实现的方式中，
所述相位插值电路包括第一差分电路和第二差分电路；
所述第一差分电路包括第一场效应管、第二场效应管和第一尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接第一尾电流源的输出端，所述第一尾电流源的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源输出的电流；所述第一场效应管的栅端用于输入所述第一参考时钟信号，所述第二场效应管的栅端用于输入所述第一参考时钟信号的反相信号；
所述第二差分电路包括第三场效应管、第四场效应管和第二尾电流源，所述第三场效应管的源端和所述第四场效应管的源端分别连接第二尾电流源的输出端，所述第二尾电流源的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源输出的电流；所述第三场效应管的栅端用于输入所述第二参考时钟信号，所述第四场效应管的栅端用于输入所述第二参考时钟信号的反相信号；
所述第一场效应管的漏端与所述第三场效应管的漏端相连，所述第一场效应管的漏端与所述第三场效应管的漏端分别通过所述第一负载连接至电压源；
所述第二场效应管的漏端与所述第四场效应管的漏端相连，所述第二场效应管的漏端与所述第四场效应管的漏端分别通过所述第二负载连接至电压源；
其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管的漏端与所述第三场效应管的漏端；所述第二连接端分别连接所述第二场效应管的漏端与所述第四场效应管的漏端。
结合本发明第一方面的第三种可能实现的方式，在第一方面的第四种可能实现的方式中，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
结合本发明第一方面或第一方面的第一至第三任意一种可能实现的方式，在第一方面的第五种可能实现的方式中，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号；Y为大于或等于2的整数；
所述相位插值电路包括Y个差分电路；
其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流；所述第一场效应管的栅端用于输入所述Y个不同相位的参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号；所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源；所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差；
在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启；
所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号。
结合本发明第一方面的第五种可能实现的方式，在第一方面的第六种可能实现的方式中，所述Y个不同相位的参考时钟信号中相位差最大的两个参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
结合本发明第一方面的第五或第六种可能实现的方式，在第一方面的第七种可能实现的方式中，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。
结合本发明第一方面的第三至第六任意一种可能实现的方式，在第一方面的第八种可能实现的方式中，在同一时刻，所述Y个差分电路中只有一对相邻的差分电路中的尾电流源开启。
结合本发明第一方面或第一方面的第一或第二种可能实现的方式，在第一方面的第九种可能实现的方式中，所述相位插值电路包括：由反相器组成的延迟网络单元和选择单元，所述延迟网络单元用于输入所述至少两个参考时钟信号，所述至少两个参考时钟信号包括第一参考时钟信号和第二参考时钟信号，将所述至少两个参考时钟信号进行延迟，向所述选择单元输出多个延迟后的时钟信号，所述选择单元用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。
本发明的第二方面提供一种全数字锁相环电路，包括：依次连接的如上所述的时间数字转换器、数字控制系统和振荡器，所述振荡器向所述时间数字转换器输出时钟信号。
结合本发明第二方面，在第二方面的第一种可能实现方式中，所述时间数字转换器中的相位插值电路包括第一差分电路和第二差分电路；
所述第一差分电路包括第一场效应管、第二场效应管和第一尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接第一尾电流源的输出端，所述第一尾电流源的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源输出的电流；所述第一场效应管的栅端用于输入所述第一参考时钟信号，所述第二场效应管的栅端用于输入所述第一参考时钟信号的反相信号；
所述第二差分电路包括第三场效应管、第四场效应管和第二尾电流源，所述第三场效应管的源端和所述第四场效应管的源端分别连接第二尾电流源的输出端，所述第二尾电流源的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源输出的电流；所述第三场效应管的栅端用于输入所述第二参考时钟信号，所述第四场效应管的栅端用于输入所述第二参考时钟信号的反相信号；
所述第一场效应管的漏端与所述第三场效应管的漏端相连，所述第一场效应管的漏端与所述第三场效应管的漏端分别通过所述第一负载连接至电压源；
所述第二场效应管的漏端与所述第四场效应管的漏端相连，所述第二场效应管的漏端与所述第四场效应管的漏端分别通过所述第二负载连接至电压源；
其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管的漏端与所述第三场效应管的漏端；所述第二连接端分别连接所述第二场效应管的漏端与所述第四场效应管的漏端；
所述数字控制系统用于向所述相位插值电路输入所述第一控制信号和所述第二控制信号。
结合本发明第二方面的第一种可能实现方式，在第二方面的第二种可能实现方式中，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
结合本发明第二方面的第一种可能实现方式，在第二方面的第三种可能实现方式中，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号；Y为大于或等于2的整数；
所述相位插值电路包括Y个差分电路；
其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流；所述第一场效应管的栅端用于输入所述Y个不同相位的参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号；所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源；所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差；
在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启；
所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；
所述数字控制系统用于向所述每个差分电路中的相位插值电路输入所述控制信号。
结合本发明第二方面的第三种可能实现方式，在第二方面的第四种可能实现方式中，所述Y个不同相位的参考时钟信号中相位差最大的两个参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
结合本发明第二方面的第三或第四种可能实现方式，在第二方面的第五种可能实现方式中，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。
结合本发明第二方面的第三至第五任意一种可能实现方式，在第二方面的第六种可能实现方式中，在同一时刻，所述Y个差分电路中只有一对相邻的差分电路中的尾电流源开启。
结合本发明第二方面，在第二方面的第七种可能实现方式中，所述相位插值电路包括：由反相器组成的延迟网络单元和选择单元，所述延迟网络单元用于输入第一参考时钟信号和第二参考时钟信号，将所述第一参考时钟信号和第二参考时钟信号进行延迟，向所述选择单元输出多个延迟后的时钟信号，所述选择单元用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。
本发明的第三方面提供一种时间数字转换方法，包括：所述时间数字转换器接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号；
所述时间数字转换器接收第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。
结合本发明第三方面，在第三方面的第一种可能实现方式中，所述第四时钟信号为振荡器向所述时间数字转换器输出的时钟信号。
结合本发明第三方面或第三方面的第一种可能实现方式，在第三方面的第二种可能实现方式中，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
本发明提供的时间数字转换器先将第一参考时钟信号和第二参考时钟信号进行插值，获得第三参考时钟信号，再测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。由于第三参考时钟信号与第四时钟信号之间的相位差小于第四时钟信号与第一参考时钟信号之间的相位差，即时间数字转换电路所需转换的相位差小，因此，该时间数字转换器能够在保证时间精度的同时，减少时间数字转换电路中延时单元的使用量。此外，由于相位插值电路的规模比时间数字转换电路中的延时链的规模小，电路更加简单，因此，本发明提供的时间数字转换器还减小了电路规模，从而降低了电路的功耗和器件的成本。
附图说明
图1是现有的时间数字转换器的电路结构示意图；
图2是本发明提供的一种时间数字转换器的结构示意图；
图3是本发明时间数字转换器中的时间数字转换电路结构示意图；
图4是本发明时间数字转换器中的一种相位插值电路结构示意图；
图5是本发明时间数字转换器中的另一种相位插值电路结构示意图；
图6是本发明时间数字转换器中的又一种相位插值电路结构示意图；
图7是本发明提供的一种全数字锁相环电路结构示意图；
图8是本发明提供的一种时间数字转换方法流程示意图。
具体实施方式
以下列举实施例对本发明进行介绍。
如图2所示，本发明实施例提供一种时间数字转换器，所述时间数字转换器可以应用于全数字锁相环电路，其包括：相位插值电路201和与所述相位插值电路201连接的时间数字转换电路202。
所述相位插值电路201用于接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号，以及将所述第三参考时钟信号输出给所述时间数字转换电路202。
所述时间数字转换电路202用于接收所述第三参考时钟信号以及第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。
在本实施例中，如图3所示，时间数字转换电路可以包括：第一延时链301、第二延时链302和M个触发器303，M为大于或等于2的整数；所述M个触发器中的第一个触发器的时钟输入端用于输入所述第三参考时钟信号，所述第一个触发器的数据输入端用于输入所述第四参考时钟信号；所述第一延时链301包括N级串联的第一延时单元，N＝M-1；其中，第一级第一延时单元的输入端用于输入所述第三参考时钟信号，第x级第一延时单元的输出端与所述M个触发器中的第x+1个触发器的时钟输入端相连，用于向所述第x+1个触发器的时钟输入端输入经过x级第一延时单元延时后的第三参考时钟信号；所述x为大于零且小于或等于N的整数；所述第二延时链302包括N级串联的第二延时单元，其中，第一级第二延时单元的输入端用于输入所述第四时钟信号；第x级第二延时单元的输出端与所述第x+1个触发器的数据输入端相连，用于向所述第x+1个触发器的数据输入端输入经过x级第二延时单元延时后的第四参考时钟信号；其中，所述第一延时单元延时的时间大于所述第二延时单元延时的时间；所述M个触发器303的输出端用于输出所述数字信号。
例如，所述相位插值电路接收的所述第一参考时钟信号和所述第二参考时钟信号可以是多相时钟信号产生电路产生的两个不同相位的参考时钟信号，所述时间数字转换电路接收的第四时钟信号可以为锁相环电路中的振荡器向所述时间数字转换器输出的时钟信号，具体可以为时钟信号CKV。其中所述第一参考时钟信号为参考时钟信号FREFA，所述第二参考时钟信号为参考时钟信号FREFB。对参考时钟信号FREFA和参考时钟信号FREFB进行插值得到的第三参考时钟信号可以表示为FREF_D，参考时钟信号FREF_D的相位介于参考时钟信号FREFA和参考时钟信号FREFB之间，而且参考时钟信号FREF_D与所述时间数字转换电路接收的时钟信号CKV之间的相位差小于参考时钟信号FREFA与时钟信号CKV之间的相位差。如图3所示，所述时间数字转换电路接收参考时钟信号FREF_D与时钟信号CKV，参考时钟信号FREF_D每经过第一延时链中的一个第一延时单元则延时τ1，时钟信号CKV每经过第二延时链中的一个第二延时单元则延时τ2，其中，τ1大于τ2，参考时钟信号FREF_D和时钟信号CKV每经过一个延时单元，二者之间的时间差增加一个TR，其中TR＝(τ1-τ2)，该时间差TR即为时间精度。当参考时钟信号FREF_D经过N级第一延时单元，时钟信号CKV经过N级第二延时单元之后，输出序列Q发生了从1到0的转变，序列Q＝[Q1，Q2，Q3，.....，QL]，则表示参考时钟信号FREF_D的上升沿与时钟信号CKV的上升沿之间的度量时间差为N·TR。由于参考时钟信号FREF_D与时钟信号CKV之间的相位差较小，因此，本实施例提供的时间数字转换器在保证TR不变的前提下，可以减少第一延时链中的第一延时单元的级数和第二延时链中的第二延时单元的级数。
在上述实施例中，如图4所示，所述相位插值电路可以包括第一差分电路401和第二差分电路402；所述第一差分电路401包括第一场效应管403、第二场效应管404和第一尾电流源405，所述第一场效应管403的源端和所述第二场效应管404的源端分别连接第一尾电流源405的输出端，所述第一尾电流源405的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源405输出的电流I1；在图4中，所述第一控制信号表示为Ctrl1。所述第一场效应管403的栅端用于输入所述第一参考时钟信号，所述第二场效应管404的栅端用于输入所述第一参考时钟信号的反相信号；在图4中，所述第一参考时钟信号为参考时钟信号FREFA，所述第一参考时钟信号的反相信号表示为所述第二差分电路402包括第三场效应管406、第四场效应管407和第二尾电流源408，所述第三场效应管406的源端和所述第四场效应管407的源端分别连接第二尾电流源408的输出端，所述第二尾电流源408的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源408输出的电流I2；在图4中，所述第二控制信号表示为Ctrl2。所述第三场效应管406的栅端用于输入所述第二参考时钟信号，所述第四场效应管407的栅端用于输入所述第二参考时钟信号的反相信号。所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。在图4中，所述第二参考时钟信号为参考时钟信号FREFB，所述第一参考时钟信号的反相信号表示为所述第一场效应管403的漏端与所述第三场效应管406的漏端相连，所述第一场效应管403的漏端与所述第三场效应管406的漏端分别通过所述第一负载连接至电压源；所述第二场效应管404的漏端与所述第四场效应管407的漏端相连，所述第二场效应管404的漏端与所述第四场效应管407的漏端分别通过所述第二负载连接至电压源；其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管403的漏端与所述第三场效应管406的漏端；所述第二连接端分别连接所述第二场效应管404的漏端与所述第四场效应管407的漏端。
以下结合上述实施例中的相位插值电路和时间数字转换电路以及图2-4，对本发明作进一步说明。
具体的，假设FREFA和FREFB的相位差表示为ph_delta，ph_delta大于或等于第四时钟信号CKV的周期，FREFA的相位领先FREFB。通过调节输入相位插值电路的控制信号Ctrl1和Ctrl2可得到相位介于FREFA和FREFB之间的第三参考时钟信号FREF_D。假设将ph_delta均分为Z份，则FREF_D和FREFA之间的相位差phx可以表示为其中k由所述第一差分电路中第一尾电流源输出的电流与所述第二差分电路中第二尾电流源输出的电流比例决定，Z由二者之和决定，k和Z都为大于0的整数，且k小于等于Z。
在锁相环电路中，为了获得FREFA和CKV之间的时间差，通过第一控制信号调节第一尾电流源输出的电流，通过第二控制信号调节第二尾电流源输出的电流，使得CKV和FREF_D之间的相位差小于那么所述时间数字转换电路只需测量相位差所述时间数字转换电路中的延时链的延时单元的级N只需满足当FREF_D经过N级第一延时单元的延时，CKV经过N级第二延时单元的延时后，输出序列Q发生了从1至0的转变，FREF_D与CKV上升沿之间的度量时间差为N·TR，由此可得FREFA与CKV上升沿之间的度量时间差为phx与N·TR之和。由于小于FREFA与CKV之间的相位差，因此，所述时间数字转换器可以在保证时间精度TR不降低的前提下，减少时间数字转换电路中延时单元的级数。由于相位插值电路的规模比时间数字转换电路中的延时链的规模小，电路更加简单，因此，本发明提供的时间数字转换器还减小了时间数字转换器的电路规模，从而降低了时间数字转换器的功耗和器件的成本。此外，本实施例中相位插值电路输出的FREFA是由两个差分电路的尾电流的比值控制，受到工艺电压温度因素的影响极小，提高了电路的可靠性。由于相位插值电路输出的信号的相位是确定的，便于数字实现，算法的复杂度大大降低，而且由于相位差值电路的工作频率为参考时钟频率，参考时钟频率较小，电路的功耗进一步降低。
在上述实施例中，所述相位插值电路还可以为另外一种电路，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号；Y为大于或等于2的整数；所述相位插值电路包括Y个差分电路；其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流；所述第一场效应管的栅端用于输入所述Y个不同相位的参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号；所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源；所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差；在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启；所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号。
在本发明实施例中，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等，以便于选择需要运行的差分电路，生成需要的FREF_D。例如，将第一差分电路401输入的参考时钟信号FREFA与第二差分电路402输入的参考时钟信号FREFB之间的相位差称为第一相位差，将第二差分电路402输入的参考时钟信号FREFB与第三差分电路409输入的参考时钟信号FREFC之间的相位差称为第二相位差，第一相位差等于第二相位差。所述Y个不同相位的参考时钟信号中相位差最大的两个参考时钟信号之间的相位差大于或等于输入所述时间数字转换电路的所述第四时钟信号的周期时间。
如图5所示，相位插值电路包含了x个差分电路，如第一差分电路401、第二差分电路402、第三差分电路409和第x差分电路410，X为大于1的整数。在X个差分电路中，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。参考时钟的相位数为X，依相位由前往后的次序次记为FREFA/FREFB/FREFC……FREFX，则FREA和FREFX之间的相位差ph_delta*(X-1)应该大于等于CKV的一个周期，即(X-1)·ph_delta≥Tckv。
其中，输入第一差分电路401的参考时钟信号为EREFA和是EREFA的反相信号，输入第一差分电路401的控制信号表示为Ctrl1；
输入第二差分电路402的参考时钟信号为EREFB和是EREFB的反相信号，输入第二差分电路402的控制信号表示为Ctrl2；
输入第三差分电路409的参考时钟信号为EREFC和是EREFC的反相信号，输入第三差分电路409的控制信号表示为Ctrl3；
输入第X差分电路410的参考时钟信号为EREFX和是EREFX的反相信号，输入第一差分电路401的控制信号表示为Ctrlx。
但在同一时刻，所述X个差分电路中只有两个差分电路工作，其他差分电路停止运行。通过控制信号Ctrl1、Ctrl2、Ctrl3……Ctrlx可以控制各个差分电路的运行。例如，当控制信号Ctrl3……Ctrlx控制第三差分电路409至第X差分电路410的尾电流源停止输出电流I3……Ix，控制信号Ctrl1和Ctrl2分别控制第一差分电路401和第二差分电路402的的尾电流源输出电流I1、I2时，第三差分电路409至第X差分电路410停止运行，只有第一差分电路401和第二差分电路402运行。
优选的，在同一时刻，所述至少两个差分电路中只有一对相邻的差分电路中的尾电流源输出电流。例如，只有第一差分电路401与第二差分电路402中的尾电流源输出电流，其他差分电路的尾电流源停止输出电流，停止运行。
在上述实施例中，如图6所示，所述相位插值电路还可以为另外一种电路，所述相位插值电路包括：由反相器组成的延迟网络单元601和选择单元602，所述延迟网络单元601用于输入所述至少两个参考时钟信号，所述至少两个参考时钟信号可以包括第一参考时钟信号和第二参考时钟信号；以及用于将所述至少两个参考时钟信号进行延迟，向所述选择单元602输出多个延迟后的时钟信号，所述选择单元602用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。在图6中，延迟网络单元601输入多相时钟中相邻的两项例如FREFA和FREFB，FREFA、FREFB的相位为φA、φB，FREFA和FREFB单独或相互组合经过延迟网络单元104不同延迟通道后，输出一系列具有固定相位差的信号，如φA100、φA75、φA50、φA25、φB100等(相位差依次相差以恒定值)。选择单元105根据数字锁相环的控制系统产生的控制信号CTR从中选择出一个作为输出信号FREF_D。
需要指出的是，在本发明中，所述相位插值电路还可以为其他种形式的电路，并不局限于以上所列举的相位插值电路。
如图7所示，本发明实施例还提供一种全数字锁相环电路，其包括：依次连接的时间数字转换器701、数字控制系统702和振荡器703，所述振荡器703向所述时间数字转换器输出时钟信号。
所述时间数字转换器701包括：相位插值电路和与所述相位插值电路连接的时间数字转换电路。
所述相位插值电路用于接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号，所述第三参考时钟信号的相位介于所述第一参考时钟信号的相位和所述第二参考时钟信号的相位之间，以及将所述第三参考时钟信号输出给所述时间数字转换电路。
所述时间数字转换电路用于接收所述第三参考时钟信号以及第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。
可选的，所述第四时钟信号为振荡器向所述时间数字转换器701输出的时钟信号。
可选的，所述时间数字转换电路包括：第一延时链、第二延时链和M个触发器，M为大于或等于2的整数。
所述M个触发器中的第一个触发器的时钟输入端用于输入所述第三参考时钟信号，所述第一个触发器的数据输入端用于输入所述第四参考时钟信号。
所述第一延时链包括N级串联的第一延时单元，N＝M-1。其中，第一级第一延时单元的输入端用于输入所述第三参考时钟信号，第x级第一延时单元的输出端与所述M个触发器中的第x+1个触发器的时钟输入端相连，用于向第x+1个触发器的时钟输入端输入经过x级第一延时单元延时后的第三参考时钟信号。所述x为大于零且小于或等于N的整数。
所述第二延时链包括N级串联的第二延时单元，其中，第一级第二延时单元的输入端用于输入所述第四时钟信号。第x级第二延时单元的输出端与第x+1个触发器的数据输入端相连，用于向第x+1个触发器的数据输入端输入经过x级第二延时单元延时后的第四参考时钟信号。
其中，所述第一延时单元延时的时间大于所述第二延时单元延时的时间。
所述M个触发器的输出端用于输出所述数字信号。
可选的，所述时间数字转换器701中的相位插值电路包括第一差分电路和第二差分电路。
所述第一差分电路包括第一场效应管、第二场效应管和第一尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接第一尾电流源的输出端，所述第一尾电流源的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源输出的电流。所述第一场效应管的栅端用于输入所述第一参考时钟信号，所述第二场效应管的栅端用于输入所述第一参考时钟信号的反相信号。
所述第二差分电路包括第三场效应管、第四场效应管和第二尾电流源，所述第三场效应管的源端和所述第四场效应管的源端分别连接第二尾电流源的输出端，所述第二尾电流源的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源输出的电流。所述第三场效应管的栅端用于输入所述第二参考时钟信号，所述第四场效应管的栅端用于输入所述第二参考时钟信号的反相信号。
所述第一场效应管的漏端与所述第三场效应管的漏端相连，所述第一场效应管的漏端与所述第三场效应管的漏端分别通过所述第一负载连接至电压源。
所述第二场效应管的漏端与所述第四场效应管的漏端相连，所述第二场效应管的漏端与所述第四场效应管的漏端分别通过所述第二负载连接至电压源。
其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管的漏端与所述第三场效应管的漏端；所述第二连接端分别连接所述第二场效应管的漏端与所述第四场效应管的漏端。
所述数字控制系统用于向所述相位插值电路输入所述第一控制信号和所述第二控制信号。
所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
可选的，所述相位插值电路用于接收至少两个时钟信号，所述至少两个时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号。
可选的，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号。Y为大于或等于2的整数。
所述相位插值电路包括Y个差分电路。
其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流。所述第一场效应管的栅端用于输入所述至少两个参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号。所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源。所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差。
在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启。
所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号。
所述数字控制系统用于向所述每个差分电路中的相位插值电路输入所述控制信号。
可选的，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。
可选的，在同一时刻，所述至少两个差分电路中只有一对相邻的差分电路中的尾电流源输出电流。
可选的，所述相位插值电路包括：反相器组成的延迟网络单元和选择单元，所述延迟网络单元用于输入第一参考时钟信号和第二参考时钟信号，将所述第一参考时钟信号和第二参考时钟信号进行延迟，向所述选择单元输出多个延迟后的时钟信号，所述选择单元用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。
如图8所示，本发明实施例还提供一种时间数字转换方法，该方法可以应用于本发明提供的时间数字转换器。该方法具体可以包括：
801、所述时间数字转换器接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号。
802、所述时间数字转换器接收第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出。
可选的，所述第四时钟信号为振荡器向所述时间数字转换器输出的时钟信号。
可选的，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，RandomAccess Memory)、磁盘或光盘等。
以上对本发明实施例所提供的时间数字转换器、全数字锁相环电路和时间数字转换方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (20)

1.一种时间数字转换器，其特征在于，包括：相位插值电路和与所述相位插值电路连接的时间数字转换电路；
所述相位插值电路用于接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和所述第二参考时钟信号进行相位插值，生成第三参考时钟信号，以及将所述第三参考时钟信号输出给所述时间数字转换电路；
所述时间数字转换电路用于接收所述第三参考时钟信号以及第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出；
所述时间数字转换电路包括：第一延时链、第二延时链和M个触发器，M为大于或等于2的整数；
所述M个触发器中的第一个触发器的时钟输入端用于输入所述第三参考时钟信号，所述第一个触发器的数据输入端用于输入第四参考时钟信号；
所述第一延时链包括N级串联的第一延时单元，N＝M-1；其中，第一级第一延时单元的输入端用于输入所述第三参考时钟信号，第x级第一延时单元的输出端与所述M个触发器中的第x+1个触发器的时钟输入端相连，用于向所述第x+1个触发器的时钟输入端输入经过x级第一延时单元延时后的第三参考时钟信号；所述x为大于零且小于或等于N的整数；
所述第二延时链包括N级串联的第二延时单元，其中，第一级第二延时单元的输入端用于输入所述第四时钟信号；第x级第二延时单元的输出端与所述第x+1个触发器的数据输入端相连，用于向所述第x+1个触发器的数据输入端输入经过x级第二延时单元延时后的第四参考时钟信号；
其中，所述第一延时单元延时的时间大于所述第二延时单元延时的时间；
所述M个触发器的输出端用于输出所述数字信号。
2.根据权利要求1所述的时间数字转换器，其特征在于，所述第四时钟信号为振荡器向所述时间数字转换器输出的时钟信号。
3.根据权利要求1或2所述的时间数字转换器，其特征在于，所述相位插值电路包括第一差分电路和第二差分电路；
所述第一差分电路包括第一场效应管、第二场效应管和第一尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接第一尾电流源的输出端，所述第一尾电流源的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源输出的电流；所述第一场效应管的栅端用于输入所述第一参考时钟信号，所述第二场效应管的栅端用于输入所述第一参考时钟信号的反相信号；
所述第二差分电路包括第三场效应管、第四场效应管和第二尾电流源，所述第三场效应管的源端和所述第四场效应管的源端分别连接第二尾电流源的输出端，所述第二尾电流源的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源输出的电流；所述第三场效应管的栅端用于输入所述第二参考时钟信号，所述第四场效应管的栅端用于输入所述第二参考时钟信号的反相信号；
所述第一场效应管的漏端与所述第三场效应管的漏端相连，所述第一场效应管的漏端与所述第三场效应管的漏端分别通过第一负载连接至电压源；
所述第二场效应管的漏端与所述第四场效应管的漏端相连，所述第二场效应管的漏端与所述第四场效应管的漏端分别通过第二负载连接至电压源；
其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管的漏端与所述第三场效应管的漏端；所述第二连接端分别连接所述第二场效应管的漏端与所述第四场效应管的漏端。
4.根据权利要求3所述的时间数字转换器，其特征在于，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
5.根据权利要求1或2所述的时间数字转换器，其特征在于，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号；Y为大于或等于2的整数；
所述相位插值电路包括Y个差分电路；
其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流；所述第一场效应管的栅端用于输入所述Y个不同相位的参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号；所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源；所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差；
在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启；
所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号。
6.根据权利要求5所述的时间数字转换器，其特征在于，所述Y个不同相位的参考时钟信号中相位差最大的两个参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
7.根据权利要求6所述的时间数字转换器，其特征在于，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。
8.根据权利要求6所述的时间数字转换器，其特征在于，在同一时刻，所述Y个差分电路中只有一对相邻的差分电路中的尾电流源开启。
9.根据权利要求1或2所述的时间数字转换器，其特征在于，所述相位插值电路包括：由反相器组成的延迟网络单元和选择单元，所述延迟网络单元用于输入所述至少两个参考时钟信号，所述至少两个参考时钟信号包括第一参考时钟信号和第二参考时钟信号，将所述至少两个参考时钟信号进行延迟，向所述选择单元输出多个延迟后的时钟信号，所述选择单元用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。
10.一种全数字锁相环电路，其特征在于，包括：依次连接的如权利要求1至4任意一项所述的时间数字转换器、数字控制系统和振荡器，所述振荡器向所述时间数字转换器输出时钟信号。
11.根据权利要求10所述的全数字锁相环电路，其特征在于，所述时间数字转换器中的相位插值电路包括第一差分电路和第二差分电路；
所述第一差分电路包括第一场效应管、第二场效应管和第一尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接第一尾电流源的输出端，所述第一尾电流源的控制端用于输入第一控制信号，所述第一控制信号用于调节所述第一尾电流源输出的电流；所述第一场效应管的栅端用于输入所述第一参考时钟信号，所述第二场效应管的栅端用于输入所述第一参考时钟信号的反相信号；
所述第二差分电路包括第三场效应管、第四场效应管和第二尾电流源，所述第三场效应管的源端和所述第四场效应管的源端分别连接第二尾电流源的输出端，所述第二尾电流源的控制端用于输入第二控制信号，所述第二控制信号用于调节所述第二尾电流源输出的电流；所述第三场效应管的栅端用于输入所述第二参考时钟信号，所述第四场效应管的栅端用于输入所述第二参考时钟信号的反相信号；
所述第一场效应管的漏端与所述第三场效应管的漏端相连，所述第一场效应管的漏端与所述第三场效应管的漏端分别通过第一负载连接至电压源；
所述第二场效应管的漏端与所述第四场效应管的漏端相连，所述第二场效应管的漏端与所述第四场效应管的漏端分别通过第二负载连接至电压源；
其中，所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；所述第一连接端分别连接所述第一场效应管的漏端与所述第三场效应管的漏端；所述第二连接端分别连接所述第二场效应管的漏端与所述第四场效应管的漏端；
所述数字控制系统用于向所述相位插值电路输入所述第一控制信号和所述第二控制信号。
12.根据权利要求11所述的全数字锁相环电路，其特征在于，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
13.根据权利要求12所述的全数字锁相环电路，其特征在于，所述相位插值电路用于接收Y个不同相位的参考时钟信号，所述Y个不同相位的参考时钟信号包括所述第一参考时钟信号和所述第二参考时钟信号；Y为大于或等于2的整数；
所述相位插值电路包括Y个差分电路；
其中，每个差分电路包括第一场效应管、第二场效应管和尾电流源，所述第一场效应管的源端和所述第二场效应管的源端分别连接所述尾电流源的输出端，所述尾电流源的控制端用于输入控制信号，所述控制信号用于调节所述尾电流源输出的电流；所述第一场效应管的栅端用于输入所述Y个不同相位的参考时钟信号中的一个参考时钟信号，所述第二场效应管的栅端用于输入所述一个参考时钟信号的反相信号；所述每个差分电路中的第一场效应管的漏端都连接第一负载的第一连接端，并通过所述第一负载连接至电压源，所述每个差分电路中的第二场效应管的漏端都连接第二负载的第二连接端，通过所述第二负载连接至所述电压源；所述每个差分电路的第一场效应管的栅端输入的参考时钟信号之间存在相位差；
在同一时刻，所述至少两个差分电路中只有输入所述第一参考时钟信号的差分电路和输入所述第二参考时钟信号的差分电路中的尾电流源开启；
所述第一负载的第一连接端与所述第二负载的第二连接端用于输出所述第三参考时钟信号；
所述数字控制系统用于向所述每个差分电路中的相位插值电路输入所述控制信号。
14.根据权利要求13所述的全数字锁相环电路，其特征在于，所述Y个不同相位的参考时钟信号中相位差最大的两个参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
15.根据权利要求13或14所述的全数字锁相环电路，其特征在于，相邻差分电路的第一场效应管的栅端输入的参考时钟信号之间的相位差相等。
16.根据权利要求13或14所述的全数字锁相环电路，其特征在于，在同一时刻，所述Y个差分电路中只有一对相邻的差分电路中的尾电流源开启。
17.根据权利要求10所述的全数字锁相环电路，其特征在于，所述相位插值电路包括：由反相器组成的延迟网络单元和选择单元，所述延迟网络单元用于输入第一参考时钟信号和第二参考时钟信号，将所述第一参考时钟信号和第二参考时钟信号进行延迟，向所述选择单元输出多个延迟后的时钟信号，所述选择单元用于从所述多个延迟后的时钟信号中选择出一个时钟信号作为第三参考时钟信号。
18.一种时间数字转换方法，其特征在于，包括：
所述时间数字转换器接收第一参考时钟信号和第二参考时钟信号，所述第一参考时钟信号的相位领先于所述第二参考时钟信号的相位，并将所述第一参考时钟信号和第二参考时钟信号进行相位插值，生成第三参考时钟信号；
所述时间数字转换器接收第四时钟信号，所述第三参考时钟信号与所述第四时钟信号之间的相位差小于所述第一参考时钟信号与所述第四时钟信号之间的相位差，以及测量所述第三参考时钟信号与所述第四时钟信号的相位差，并将测量到的相位差转换为数字信号输出；
所述时间数字转换电路包括：第一延时链、第二延时链和M个触发器，M为大于或等于2的整数；
所述M个触发器中的第一个触发器的时钟输入端用于输入所述第三参考时钟信号，所述第一个触发器的数据输入端用于输入第四参考时钟信号；
所述第一延时链包括N级串联的第一延时单元，N＝M-1；其中，第一级第一延时单元的输入端用于输入所述第三参考时钟信号，第x级第一延时单元的输出端与所述M个触发器中的第x+1个触发器的时钟输入端相连，用于向所述第x+1个触发器的时钟输入端输入经过x级第一延时单元延时后的第三参考时钟信号；所述x为大于零且小于或等于N的整数；
所述第二延时链包括N级串联的第二延时单元，其中，第一级第二延时单元的输入端用于输入所述第四时钟信号；第x级第二延时单元的输出端与所述第x+1个触发器的数据输入端相连，用于向所述第x+1个触发器的数据输入端输入经过x级第二延时单元延时后的第四参考时钟信号；
其中，所述第一延时单元延时的时间大于所述第二延时单元延时的时间；
所述M个触发器的输出端用于输出所述数字信号。
19.根据权利要求18所述的时间数字转换方法，其特征在于，所述第四时钟信号为振荡器向所述时间数字转换器输出的时钟信号。
20.根据权利要求18或19所述的时间数字转换方法，其特征在于，所述第一参考时钟信号与所述第二参考时钟信号之间的相位差大于或等于所述第四时钟信号的周期时间。
CN201410182088.3A 2014-04-30 2014-04-30 时间数字转换器、全数字锁相环电路及方法 Active CN103957005B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410182088.3A CN103957005B (zh) 2014-04-30 2014-04-30 时间数字转换器、全数字锁相环电路及方法
US14/700,832 US9356773B2 (en) 2014-04-30 2015-04-30 Time-to-digital converter, all digital phase locked loop circuit, and method
EP15166061.0A EP2940872A1 (en) 2014-04-30 2015-04-30 Time-to-digital converter, all digital phase locked loop circuit, and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410182088.3A CN103957005B (zh) 2014-04-30 2014-04-30 时间数字转换器、全数字锁相环电路及方法

Publications (2)

Publication Number Publication Date
CN103957005A CN103957005A (zh) 2014-07-30
CN103957005B true CN103957005B (zh) 2017-08-25

Family

ID=51334247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410182088.3A Active CN103957005B (zh) 2014-04-30 2014-04-30 时间数字转换器、全数字锁相环电路及方法

Country Status (3)

Country Link
US (1) US9356773B2 (zh)
EP (1) EP2940872A1 (zh)
CN (1) CN103957005B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103957003B (zh) * 2014-04-23 2017-10-17 华为技术有限公司 一种时间数字转换器、频率跟踪装置及方法
KR101639064B1 (ko) * 2014-11-07 2016-07-12 서울대학교산학협력단 이종 샘플링 지연선 기반 시간-디지털 변환기
CN106209093B (zh) * 2016-03-02 2019-05-07 北京大学 一种全数字小数分频锁相环结构
KR20170140150A (ko) * 2016-05-17 2017-12-20 후아웨이 테크놀러지 컴퍼니 리미티드 시간-디지털 변환기 및 디지털 위상 로킹 루프
JP6834299B2 (ja) * 2016-09-27 2021-02-24 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
WO2018141362A1 (en) * 2017-01-31 2018-08-09 Huawei Technologies Co., Ltd. Double data rate interpolating analog to digital converter technical field
CN107104660B (zh) * 2017-06-20 2023-04-25 新港海岸(北京)科技有限公司 一种相位插值器
CN108333910B (zh) 2018-05-02 2019-12-31 晶晨半导体(上海)股份有限公司 一种新型的时间数字转化器
EP4026246A1 (en) * 2019-09-10 2022-07-13 Huawei Technologies Co., Ltd. Time difference determining device
CN110838845B (zh) * 2019-11-19 2023-06-20 中山大学 一种基于多相环形振荡器和环形脉冲收缩延迟链的tdc
US10715038B1 (en) * 2019-11-29 2020-07-14 Realtek Semiconductor Corp. Apparatus and method for frequency quintupling
CN111628772B (zh) * 2020-05-13 2023-09-29 西安电子科技大学 高速高精度时间域模数转换器
CN114995092B (zh) * 2022-06-15 2024-02-23 西安电子科技大学芜湖研究院 一种时间数字转换电路
US20240168442A1 (en) * 2022-11-17 2024-05-23 Cisco Technology, Inc. Segmented digital-to-time converter
CN117040496B (zh) * 2023-09-28 2023-12-19 南京沁恒微电子股份有限公司 一种高速多比特相位插值器及其相位移动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US8446302B2 (en) * 2010-09-09 2013-05-21 Kabushiki Kaisha Toshiba Time to digital converter and all digital phase-locked-loop

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378202B1 (ko) * 2001-07-04 2003-03-29 삼성전자주식회사 지연 시간 조절을 위한 디지탈 위상 보간 회로 및 지연시간 조절 방법
US8164493B2 (en) * 2008-05-29 2012-04-24 Realtek Semiconductor Corporation High-resolution circular interpolation time-to-digital converter
KR20140112656A (ko) * 2013-03-13 2014-09-24 한국전자통신연구원 디지털 위상 고정 루프

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US8446302B2 (en) * 2010-09-09 2013-05-21 Kabushiki Kaisha Toshiba Time to digital converter and all digital phase-locked-loop

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Digital PLL With a Stochastic Time-to-Digital Converter;Volodymyr Kratyuk;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-Ⅰ:REGULAR PAPERS》;20090801;第56卷(第8期);第二节：TDC背景技术、图3 *

Also Published As

Publication number Publication date
EP2940872A1 (en) 2015-11-04
CN103957005A (zh) 2014-07-30
US20150318981A1 (en) 2015-11-05
US9356773B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
CN103957005B (zh) 时间数字转换器、全数字锁相环电路及方法
CN110336545A (zh) 一种支持宽频率范围的双向自适应时钟电路
CN103840830A (zh) 时间数字转换器及数字锁相环
CN103905038B (zh) 周期预计算偏斜补偿电路及其fpga片内延迟锁定环方法
TWI488440B (zh) 延遲鎖定迴路電路及具有延遲鎖定迴路電路之記憶裝置
CN106059574A (zh) 用于数字化相位差的电路、pll电路及用于其的方法
CN105978539B (zh) 一种结构精简的快速时钟拉伸电路
CN103731136B (zh) 基于延时信号的顺序等效采样电路及采样方法
CN106026994B (zh) 一种基于pvtm的宽电压时钟拉伸电路
CN115065359A (zh) 一种延迟锁相环、时钟同步电路和存储器
KR20110131757A (ko) 클럭발생회로 및 그를 이용한 지연고정루프
TW201007425A (en) Clock conversion circuit and test device using the same
CN105227257B (zh) 一种改进型时钟同步镜像延迟电路
CN103560786A (zh) 一种全数字逐次逼近寄存器式快速锁定延时锁定环
CN208999990U (zh) 真随机数发生器
US6621882B2 (en) Method and apparatus for adjusting the clock delay in systems with multiple integrated circuits
US10348184B2 (en) Power system and an associated method thereof
CN103884910A (zh) 一种适用于频率偏移的电力系统相量计算方法
CN104079265A (zh) 高速时钟占空比检测系统
CN103607199A (zh) 快速全数字逐次逼近寄存器延时锁定环
US20230006679A1 (en) Pulse width modulator with reduced pulse width
KR20210054651A (ko) 타이밍 데이터 수집 장치
CN201341120Y (zh) 一种可控延迟线
CN103780257B (zh) 环型振荡器电路
CN106301355A (zh) 一种多相位时钟输出的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant