TWI670941B - 三倍頻器及其方法 - Google Patents

三倍頻器及其方法 Download PDF

Info

Publication number
TWI670941B
TWI670941B TW108109872A TW108109872A TWI670941B TW I670941 B TWI670941 B TW I670941B TW 108109872 A TW108109872 A TW 108109872A TW 108109872 A TW108109872 A TW 108109872A TW I670941 B TWI670941 B TW I670941B
Authority
TW
Taiwan
Prior art keywords
charge pump
phase signal
state charge
state
output
Prior art date
Application number
TW108109872A
Other languages
English (en)
Other versions
TW202011696A (zh
Inventor
嘉亮 林
Chia-Liang Lin
Original Assignee
瑞昱半導體股份有限公司
Realtek Semiconductor Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司, Realtek Semiconductor Corp. filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI670941B publication Critical patent/TWI670941B/zh
Publication of TW202011696A publication Critical patent/TW202011696A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種三倍頻器，包括：第一三態電荷幫浦用以接收第一及第三相位訊號，並輸出第一電流至第一輸出節點；第二三態電荷幫浦用以接收第二及第四相位訊號，並輸出第二電流至第二輸出節點；第三三態電荷幫浦用以接收第三及第五相位訊號，並輸出第三電流至第一輸出節點；第四三態電荷幫浦用以接收第四及第六相位訊號，並輸出第四電流至第二輸出節點；第五三態電荷幫浦用以接收第五及第一相位訊號，並輸出第五電流至第一輸出節點；第六三態電荷幫浦用以接收第六及第二相位訊號，並輸出第六電流至第二輸出節點；負載耦接於第一及第二輸出節點之間。

Description

三倍頻器及其方法
本案是關於倍頻器，特別是一種三倍頻器。
參閱圖1，習知的三倍頻器100接收一輸入訊號S in及輸出一輸出訊號S out。習知的三倍頻器100包括：一非線性電路101及一帶通濾波器102。其中非線性電路101用以接收輸入訊號S in，並輸出一中途訊號S int。帶通濾波器102用以接收中途訊號S int，並輸出一輸出訊號S out。而非線性電路101的三階非線性導致中途訊號S int包括高比例的第三諧波訊號。帶通濾波器102用以單獨挑出中途訊號S int中的第三諧波訊號，以致於第三諧波訊號為輸出訊號S out中的主要頻譜分量。因此，輸出訊號S out之主頻率是輸入訊號S in之基頻訊號的三倍，即f out=3*f in，其中f out是輸出訊號S out之主頻率，f in是輸入訊號S in之基頻訊號。
習知的三倍頻器100並不是非常有效。雖然中途訊號S int可以包括高比例的第三諧波訊號，但在實際上基頻訊號比第三諧波訊號要顯著得多。而且除非使用具有高品質因數的電路，帶通濾波器102的實際實施方式只能適度地抑制基頻訊號。也因此，在輸出訊號S out中的基頻訊號通常保有相當可觀的比例。
依據一些實施例，一種三倍頻器，包括：一第一三態電荷幫浦（tri-state charge pump，TSCP）、一第二三態電荷幫浦、一第三三態電荷幫浦、一第四三態電荷幫浦、一第五三態電荷幫浦、一第六三態電荷幫浦及一負載。其中，第一三態電荷幫浦用以接收一第一相位訊號及一第三相位訊號，並輸出一第一電流至一第一輸出節點。第二三態電荷幫浦用以接收一第二相位訊號及一第四相位訊號，並輸出一第二電流至一第二輸出節點。第三三態電荷幫浦用以接收一第三相位訊號及一第五相位訊號，並輸出一第三電流至第一輸出節點。第四三態電荷幫浦用以接收第四相位訊號及一第六相位訊號，並輸出一第四電流至第二輸出節點。第五三態電荷幫浦用以接收第五相位訊號及第一相位訊號，並輸出一第五電流至第一輸出節點。第六三態電荷幫浦用以接收第六相位訊號及第二相位訊號，並輸出一第六電流至第二輸出節點。負載耦接於第一輸出節點及第二輸出節點之間。
依據一些實施例，一種三倍頻方法，包括：接收一六相訊號，其中六相訊號包括一第一相位訊號、一第二相位訊號、一第三相位訊號、一第四相位訊號、一第五相位訊號及一第六相位訊號。依據第一相位訊號及第三相位訊號，使用一第一三態電荷幫浦以輸出一第一電流至一第一輸出節點。依據第二相位訊號及第四相位訊號，使用一第二三態電荷幫浦以輸出一第二電流至一第二輸出節點。依據第三相位訊號及第五相位訊號，使用一第三三態電荷幫浦以輸出一第三電流至第一輸出節點。依據第四相位訊號及第六相位訊號，使用一第四三態電荷幫浦以輸出一第四電流至第二輸出節點。依據第五相位訊號及第一相位訊號，使用一第五三態電荷幫浦以輸出一第五電流至第一輸出節點。依據第六相位訊號及第二相位訊號，使用一第六三態電荷幫浦以輸出一第六電流至第二輸出節點。耦接一負載於第一輸出節點與第二輸出節點之間。以及，分接一二相訊號以從第一輸出節點及第二輸出節點輸出。
本案是關於三倍頻器。儘管在說明書中描述了數個被認為是實施本案的較佳模式，但應理解本案仍可以諸多方式來實現，且不應限定於下述之特定實施例或實現下述特徵的特定方式。在其他情況下，公知細節將不再贅述或討論以避免模糊本案重點。
本技術領域中具有通常知識者應能理解本案中所使用的關於微電子學的術語及基本概念，例如「電路節點」、「電源供應節點」、「接地節點」、「電壓」、「電流」、「電流源」、「互補式金氧半導體（complementary metal oxide semiconductor，CMOS）」、「P型電晶體（PMOS）」、「N型電晶體（NMOS）」、「反相器」、「電容器」、「電感器」、「相位」、「訊號」、「頻率」、「週期」、「節點」、及「負載」。類似上述的術語及基本概念因已為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。本技術領域中具有通常知識者也能識別P型電晶體和N型電晶體的電路符號，並且能分辨哪一個是「源極」、「閘極」及「汲極」。
在本案中，電源供應節點是以符號「V DD」表示。
在一些實施例中，邏輯訊號可處於一第一邏輯狀態或一第二邏輯狀態，第一邏輯狀態又稱為高電位狀態，以及第二邏輯狀態又稱為低電位狀態。當邏輯訊號為高電位的時候，代表邏輯訊號處於高電位狀態，並且邏輯訊號出現在跳脫點（trip point）之上。當邏輯訊號為低電位的時候，代表邏輯訊號處於低電位狀態，並且邏輯訊號出現在跳脫點之下。
於對應申請案「Apparatus and method for frequency tripling，美國申請案號為15/859,827」，其中所列的內容引用以作為本案的參考資料，並揭露了一種三倍頻器。圖2A為對應申請案揭露之三倍頻器200的功能方塊圖。參照圖2A，三倍頻器200包括：一相位內插器201及一總和網路202。相位內插器201用以接收四相訊號S 1[3：0]，並輸出六相訊號S 2[5：0]。總和網路202用以接收六相訊號S 2[5：0]，並輸出二相訊號S 3[1：0]。圖2B為圖2A中之三倍頻器的示例性時序圖。
參照圖2B，時序圖的橫軸為時間t，時序圖的縱軸為訊號的電壓值，並且時序圖包括四相訊號S 1[3：0]、六相訊號S 2[5：0]及二相訊號S 3[1：0]。其中四相訊號S 1[3：0]包括一四相訊號之第一相位S 1[0]、一四相訊號之第二相位S 1[1]、一四相訊號之第三相位S 1[2]及一四相訊號之第四相位S 1[3]。六相訊號S 2[5：0]包括一第一相位訊號S 2[0]、一第二相位訊號S 2[1]、一第三相位訊號S 2[2]、一第四相位訊號S 2[3]、一第五相位訊號S 2[4]及一第六相位訊號S 2[5]。二相訊號S 3[1：0]包括一二相訊號之第一相位S 3[0]及一二相訊號之第二相位S 3[1]。
承上，四相訊號之第一相位S 1[0]、四相訊號之第二相位S 1[1]、四相訊號之第三相位S 1[2]、四相訊號之第四相位S 1[3]、第一相位訊號S 2[0]、第二相位訊號S 2[1]、第三相位訊號S 2[2]、第四相位訊號S 2[3]、第五相位訊號S 2[4]、第六相位訊號S 2[5]皆是週期為T的週期性訊號，並且在時間上均勻分散。二相訊號之第一相位S 3[0]、二相訊號之第二相位S 3[1]皆是週期為T/3的週期性訊號，並且也在時間上均勻分散。
並且，四相訊號之第一相位S 1[0]在時間點210、四相訊號之第二相位S 1[1]在時間點211、四相訊號之第三相位S 1[2]在時間點212、四相訊號之第四相位S 1[3]在時間點213、第一相位訊號S 2[0]在時間點220、第二相位訊號S 2[1]在時間點221、第三相位訊號S 2[2]在時間點222、第四相位訊號S 2[3]在時間點223、第五相位訊號S 2[4]在時間點224、第六相位訊號S 2[5]在時間點225、二相訊號之第一相位S 3[0]在時間點220及第二相位S 3[1]在時間點221分別具有一上升緣。其中時間點210、時間點211、時間點212、時間點213及時間點214依序比前一個時間點落後四分之一週期T/4。時間點220、時間點221、時間點222、時間點223、時間點224、時間點225及時間點226依序比前一個時間點落後六分之一週期T/6。而六分之一週期T/6即為三分之一週期T/3的一半。第一相位訊號S 2[0]（即，六相訊號S 2[5：0]之第一相位）比四相訊號之第一相位S 1[0]落後八分之一週期T/8。
在數學上，四相訊號S 1[3：0]可藉由以下方程式近似：

式（1）
其中， 及 分別為四相訊號S 1[3：0]的基頻訊號及第三諧波訊號，並且 為一第一常數。基於式（1）並且以基頻訊號而言，四相訊號之第一相位S 1[0]、四相訊號之第二相位S 1[1]、四相訊號之第三相位S 1[2]及四相訊號之第四相位S 1[3]可視為分別代表0度、90度、180度及270度的相位。雖然四相訊號S 1[3：0]也包括其他諧波訊號的分量，但基頻訊號及第三諧波訊號為四相訊號S 1[3：0]之中最重要的兩個分量，所以於此僅考慮基頻訊號及第三諧波訊號。
六相訊號S 2[5：0]可藉由以下方程式近似：

式（2）
其中， 及 分別為六相訊號S 2[5：0]的基頻訊號及第三諧波訊號，並且 為一第二常數。基於式（2）並且以基頻訊號而言，第一相位訊號S 2[0]、第二相位訊號S 2[1]、第三相位訊號S 2[2]、第四相位訊號S 2[3]、第五相位訊號S 2[4]及第六相位訊號S 2[5]可視為分別代表0度、45度、105度、165度、225度、285度及345度的相位。
雖然對應申請案揭露之三倍頻器200已改進許多習知三倍頻器100的缺點，但本案仍然期盼再進一步加以改良。
圖3為本案一些實施例之脈衝組合器300的示意圖，同時參閱圖2A及圖3。在一些實施例，本案藉由脈衝合成器300代替圖2A中的總和網路202，以改善圖2A中對應申請案揭露之三倍頻器200的性能並達成本案的目標。其中脈衝組合器300代替總和網路202，並用以接收六相訊號S 2[5：0]，以及輸出二相訊號S 3[1：0]。六相訊號S 2[5：0]是週期為T的週期性邏輯訊號，其中六相訊號S 2[5：0]包括第一相位訊號S 2[0]、第二相位訊號S 2[1]、第三相位訊號S 2[2]、第四相位訊號S 2[3]、第五相位訊號S 2[4]及第六相位訊號S 2[5]。二相訊號S 3[1：0]包括二相訊號之第一相位S 3[0]及二相訊號之第二相位S 3[1]。脈衝組合器300包括一第一三態電荷幫浦310、一第二三態電荷幫浦320、一第三三態電荷幫浦330、一第四三態電荷幫浦340、一第五三態電荷幫浦350、一第六三態電荷幫浦360以及一負載370。其中負載370耦接於一第一輸出節點301及一第二輸出節點302之間。在一些實施例中，脈衝組合器300更包括交叉耦合反相器對380，其中交叉耦合反相器對380耦接於第一輸出節點301及第二輸出節點302之間。並且交叉耦合反相器對380包括第一反相器381和第二反相器382。
續參閱圖3，第一三態電荷幫浦310、第二三態電荷幫浦320、第三三態電荷幫浦330、第四三態電荷幫浦340、第五三態電荷幫浦350及第六三態電荷幫浦360分別由標註框COB390中所示的三態電荷幫浦390以實現。第一反相器381和第二反相器382分別由標註框COB383中所示的反相器383以實現。三態電荷幫浦390包括第一控制接腳C 1、第二控制接腳C 2及輸出接腳I O。第一三態電荷幫浦310分別透過第一控制接腳C 1及第二控制接腳C 2接收第一相位訊號S 2[0]及第三相位訊號S 2[2]，並透過輸出接腳I O輸出第一電流I 1至第一輸出節點301。第二三態電荷幫浦320分別透過第一控制接腳C 1及第二控制接腳C 2接收第二相位訊號S 2[1]及第四相位訊號S 2[3]，並透過輸出接腳I O輸出第二電流I 2至第二輸出節點302。第三三態電荷幫浦330分別透過第一控制接腳C 1及第二控制接腳C 2接收第三相位訊號S 2[2]及第五相位訊號S 2[4]，並透過輸出接腳I O輸出第三電流I 3至第一輸出節點301。第四三態電荷幫浦340分別透過第一控制接腳C 1及第二控制接腳C 2接收第四相位訊號S 2[3]及第六相位訊號S 2[5]，並透過輸出接腳I O輸出第四電流I 4至第二輸出節點302。第五三態電荷幫浦350分別透過第一控制接腳C 1及第二控制接腳C 2接收第五相位訊號S 2[4]及第一相位訊號S 2[0]，並透過輸出接腳I O輸出第五電流I 5至第一輸出節點301。第六三態電荷幫浦360分別透過第一控制接腳C 1及第二控制接腳C 2接收第六相位訊號S 2[5]及第二相位訊號S 2[1]，並透過輸出接腳I O輸出第六電流I 6至第二輸出節點302。
承上，第一電流I 1、第三電流I 3及第五電流I 5加總為一第一輸出電流I S1以輸出至第一輸出節點301，並因此產生二相訊號之第二相位S 3[1]。而第二電流I 2、第四電流I 4及第六電流I 6加總為一第二輸出電流I S2以輸出至第二輸出節點302，並因此產生二相訊號之第一相位S 3[0]。
在一些實施例中，負載370可包括但不限於電感器371及電容器372，其中電感器371及電容器372並聯耦接於第一輸出節點301及第二輸出節點302之間。負載370具有一諧振頻率，而諧振頻率與六相訊號S 3[5：0]中的一第三諧波訊號相等。並且負載370能做為一諧振槽，用以對六相訊號S 3[5：0]中的第三諧波訊號提供高阻抗的諧振迴路，因此能對第一輸出電流I S1及第二輸出電流I S2實現較高的電流-電壓轉換增益。交叉耦合反相器對380用以提供一再生式負載，並耦接於第一輸出節點301與第二輸出節點302之間，因此能進一步增大電流-電壓轉換增益。
在一些實施例中，三態電荷幫浦390包括二N型電晶體MN1、MN2，以及二P型電晶體MP1、MP2。N型電晶體MN1的源極、閘極及汲極分別耦接至接地端、第一控制接腳C 1及一第一內部節點N1。P型電晶體MP1的源極、閘極及汲極分別耦接至電源供應節點V DD、第一控制接腳C 1及一第二內部節點N2。N型電晶體MN2的源極、閘極及汲極分別耦接至第一內部節點N1、第二控制接腳C 2及輸出接腳I O。P型電晶體MP2的源極、閘極及汲極分別耦接至第二內部節點N2、第二控制接腳C 2及輸出接腳I O。三態電荷幫浦390依據二控制訊號以操作於一負輸出電流模式、一正輸出電流模式、或一零輸出電流模式。其中二控制訊號為處於第一邏輯狀態或第二邏輯狀態之邏輯訊號。當第一控制接腳C 1及第二控制接腳C 2的二控制訊號均為第一邏輯狀態（即，高電位）時，三態電荷幫浦390處於負輸出電流模式，其中二P型電晶體MP1及MP2為截止，而二N型電晶體MN1及MN2為導通，導致電流從輸出接腳I O流至接地端，並因此電荷幫浦輸出電流I CP為負值。當第一控制接腳C 1及第二控制接腳C 2的二控制訊號均為第二邏輯狀態（即，低電位）時，三態電荷幫浦390處於正輸出電流模式，其中二N型電晶體MN1及MN2為截止，而二P型電晶體MP1及MP2為導通，導致電流從電源供應節點V DD流至輸出接腳I O，並因此電荷幫浦輸出電流I CP為正值。當第一控制接腳C 1及第二控制接腳C 2的二控制訊號非同時處於第一邏輯狀態（即，高電位）或非同時處於第二邏輯狀態（即，低電位）時，三態電荷幫浦390處於零輸出電流模式，其中輸出接腳I O與電源供應節點V DD之間或輸出接腳I O與接地端之間皆為斷開，並因此電荷幫浦輸出電流I CP為零。
需特別注意的是，在一些實施例，第一三態電荷幫浦310、第二三態電荷幫浦320、第三三態電荷幫浦330、第四三態電荷幫浦340、第五三態電荷幫浦350及第六三態電荷幫浦360如三態電荷幫浦390所示。第一電流I 1、第二電流I 2、第三電流I 3、第四電流I 4、第五電流I 5及第六電流I 6如電荷幫浦輸出電流I CP所示。
參閱圖2B及圖3。依據一些實施例，在時間間隔為時間點222及時間點223之間，第一相位訊號S 2[0]及第三相位訊號S 2[2]均為高電位，第四相位訊號S 2[3]及第六相位訊號S 2[5]均為低電位，第一電流I 1為負，第四電流I 4為正，而第二電流I 2、第三電流I 3、第五電流I 5及第六電流I 6均為零。在這種情況下，第一輸出電流I S1為負，第二輸出電流I S2為正，因此二相訊號之第二相位S 3[1]為負脈衝，二相訊號之第一相位S 3[0]為正脈衝。
依據一些實施例，在時間間隔為時間點225及時間點226之間，第一相位訊號S 2[0]及第三相位訊號S 2[2]均為低電位，第四相位訊號S 2[3]及第六相位訊號S 2[5]均為高電位，第一電流I 1為正，第四電流I 4為負，而第二電流I 2、第三電流I 3、第五電流I 5及第六電流I 6均為零。在這種情況下，第一輸出電流I S1為正，第二輸出電流I S2為負，因此二相訊號之第二相位S 3[1]為正脈衝，二相訊號之第一相位S 3[0]為負脈衝。
依據一些實施例，在時間間隔為時間點224及時間點225之間，第三相位訊號S 2[2]及第五相位訊號S 2[4]均為高電位，第六相位訊號S 2[5]及第二相位訊號S 2[1]均為低電位，第三電流I 3為負，第六電流I 6為正，而第一電流I 1、第二電流I 2、第四電流I 4及第五電流I 5均為零。在這種情況下，第一輸出電流I S1為負，第二輸出電流I S2為正，因此二相訊號之第二相位S 3[1]為負脈衝，二相訊號之第一相位S 3[0]為正脈衝。
依據一些實施例，在時間間隔為時間點221及時間點222之間，第三相位訊號S 2[2]及第五相位訊號S 2[4]均為低電位，第六相位訊號S 2[5]及第二相位訊號S 2[1]均為高電位，第三電流I 3為正，第六電流I 6為負，而第一電流I 1、第二電流I 2、第四電流I 4及第五電流I 5均為零。在這種情況下，第一輸出電流I S1為正，第二輸出電流I S2為負，因此二相訊號之第二相位S 3[1]為正脈衝，二相訊號之第一相位S 3[0]為負脈衝。
依據一些實施例，在時間間隔為時間點220及時間點221之間，第五相位訊號S 2[4]及第一相位訊號S 2[0]均為高電位，第二相位訊號S 2[1]及第四相位訊號S 2[3]均為低電位，第五電流I 5為負，第二電流I 2為正，而第一電流I 1，第三電流I 3，第四電流I 4及第六電流I 6均為零。在這種情況下，第一輸出電流I S1為負，第二輸出電流I S2為正，因此二相訊號之第二相位S 3[1]為負脈衝，二相訊號之第一相位S 3[0]為正脈衝。
依據一些實施例，在時間間隔為時間點223及時間點224之間，第五相位訊號S 2[4]及第一相位訊號S 2[0]均為低電位，第二相位訊號S 2[1]及第四相位訊號S 2[3]均為高電位，第五電流I 5為正，第二電流I 2為負，而第一電流I 1，第三電流I 3，第四電流I 4及第六電流I 6均為零。在這種情況下，第一輸出電流I S1為正，第二輸出電流I S2為負，因此二相訊號之第二相位S 3[1]為正脈衝，二相訊號之第一相位S 3[0]為負脈衝。
在一些實施例，第一三態電荷幫浦310、第三三態電荷幫浦330及第五三態電荷幫浦350為一第一電路組，而第二三態電荷幫浦320、第四三態電荷幫浦340及第六三態電荷幫浦360為一第二電路組。由於六相訊號S 2[5：0]包括六個相位的訊號，在任何時刻下，第一電路組的三個三態電荷幫浦中僅有一個處於非零輸出電流模式（即負輸出電流模式、或正輸出電流模式），並且第二電路組的三個三態電荷幫浦中僅有一個處於互補的非零輸出電流模式（即正輸出電流模式、或負輸出電流模式）。其中第一電路組和第二電路組以交替式互補的方式運作，並在正輸出電流模式和負輸出電流模式之間替換，因此產生二相訊號之第二相位S 3[1]及二相訊號之第一相位S 3[0]。其中二相訊號之第二相位S 3[1]及二相訊號之第一相位S 3[0]為時間間隔是為六分之一週期T/6的互補式脈衝。所以二相訊號S 3[1：0]是週期為三分之一週期T/3的二相訊號S 3[1：0]，也因此實現了三倍頻的功能。
在一些實施例，反相器383包括N型電晶體MN3和P型電晶體MP3。反相器383用以從輸入接腳I輸入，並從輸出接腳O輸出。當反相器383為第一反相器381時，輸入接腳I耦接第一輸出節點301，並且輸出接腳O耦接第二輸出節點302。當反相器383為第二反相器382時，輸入接腳I耦接第二輸出節點302，並且輸出接腳O耦接第一輸出節點301。
請同時參照圖2A及圖3。在一些實施例，圖3中的脈衝組合器300比圖2A中的總和網路202具有更好的效率。如對應申請案中所說明的，總和網路202用以加總六相訊號S 2[5：0]，因此能在保留第三諧波訊號的同時消除基頻訊號，其中在消除基頻訊號的過程消耗了一些能量。反之，脈衝組合器300直接產生第三諧波訊號的脈衝，並且不浪費能量於消除基頻訊號。
圖4為本案一些實施例之三倍頻方法的流程圖400。參閱圖4，一種三倍頻方法包括以下步驟：接收六相訊號S 2[5：0]，其中六相訊號S 2[5：0]包括第一相位訊號S 2[0]、第二相位訊號S 2[1]、第三相位訊號S 2[2]、第四相位訊號S 2[3]、第五相位訊號S 2[4]及第六相位訊號S 2[5]（步驟410）；依據第一相位訊號S 2[0]及第三相位訊號S 2[2]，使用一第一三態電荷幫浦310以輸出第一電流I 1至第一輸出節點301（步驟420）；依據第二相位訊號S 2[1]及第四相位訊號S 2[3]，使用一第二三態電荷幫浦320以輸出第二電流I 2至第二輸出節點302（步驟430）；依據第三相位訊號S 2[2]及第五相位訊號S 2[4]，使用一第三三態電荷幫浦330以輸出第三電流I 3至第一輸出節點301（步驟440）；依據第四相位訊號S 2[3]及第六相位訊號S 2[5]，使用一第四三態電荷幫浦340以輸出第四電流I 4至第二輸出節點302（步驟450）；依據第五相位訊號S 2[4]及第一相位訊號S 2[0]，使用一第五三態電荷幫浦350以輸出第五電流I 5至第一輸出節點301（步驟460）；依據第六相位訊號S 2[5]及第二相位訊號S 2[1]，使用一第六三態電荷幫浦360以輸出第六電流I 6至第二輸出節點302（步驟470）；耦接負載370於第一輸出節點301與第二輸出節點302之間（步驟480）；以及，分接二相訊號S 3[1：0]以從第一輸出節點301及第二輸出節點302輸出（步驟490）。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之專利保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧三倍頻器
101‧‧‧非線性電路
102‧‧‧帶通濾波器
200‧‧‧三倍頻器
201‧‧‧相位內插器
202‧‧‧總和網路
210-214‧‧‧時間點
220-226‧‧‧時間點
300‧‧‧脈衝組合器
301‧‧‧第一輸出節點
302‧‧‧第二輸出節點
310‧‧‧第一三態電荷幫浦
320‧‧‧第二三態電荷幫浦
330‧‧‧第三三態電荷幫浦
340‧‧‧第四三態電荷幫浦
350‧‧‧第五三態電荷幫浦
360‧‧‧第六三態電荷幫浦
370‧‧‧負載
371‧‧‧電感器
372‧‧‧電容器
380‧‧‧交叉耦合反相器對
381‧‧‧第一反相器
382‧‧‧第二反相器
383‧‧‧反相器
COB383‧‧‧標註框
390‧‧‧三態電荷幫浦
COB390‧‧‧標註框
IO‧‧‧輸出接腳
VDD‧‧‧電源供應節點
C1‧‧‧第一控制接腳
C2‧‧‧第二控制接腳
N1‧‧‧第一內部節點
N2‧‧‧第二內部節點
I‧‧‧輸入接腳
O‧‧‧輸出接腳
MN1、MN2、MN3‧‧‧N型電晶體
MP1、MP2、MP3‧‧‧P型電晶體
S1[3：0]‧‧‧四相訊號
S2[5：0]‧‧‧六相訊號
S3[1：0]‧‧‧二相訊號
T‧‧‧週期
T/4‧‧‧四分之一週期
T/6‧‧‧六分之一週期
S2[0]‧‧‧第一相位訊號
S2[1]‧‧‧第二相位訊號
S2[2]‧‧‧第三相位訊號
S2[3]‧‧‧第四相位訊號
S2[4]‧‧‧第五相位訊號
S2[5]‧‧‧第六相位訊號
I1‧‧‧第一電流
I2‧‧‧第二電流
I3‧‧‧第三電流
I4‧‧‧第四電流
I5‧‧‧第五電流
I6‧‧‧第六電流
IS1‧‧‧第一輸出電流
IS2‧‧‧第二輸出電流
ICP‧‧‧電荷幫浦輸出電流
t‧‧‧時間
S1[0]‧‧‧四相訊號之第一相位
S1[1]‧‧‧四相訊號之第二相位
S1[2]‧‧‧四相訊號之第三相位
S1[3]‧‧‧四相訊號之第四相位
S3[0]‧‧‧二相訊號之第一相位
S3[1]‧‧‧二相訊號之第二相位
400‧‧‧流程圖
410-490‧‧‧步驟
Sin‧‧‧輸入訊號
Sint‧‧‧中途訊號
Sout‧‧‧輸出訊號
圖1為習知三倍頻器的功能方塊圖。
圖2A為對應申請案揭露之三倍頻器的功能方塊圖。
圖2B為圖2A中之三倍頻器的示例性時序圖。
圖3為本案一些實施例之脈衝組合器的示意圖。
圖4為本案一些實施例之三倍頻方法的流程圖。

Claims (10)

  1. 一種三倍頻器，包括：
    一第一三態電荷幫浦，用以接收一第一相位訊號及一第三相位訊號，並輸出一第一電流至一第一輸出節點；
    一第二三態電荷幫浦，用以接收一第二相位訊號及一第四相位訊號，並輸出一第二電流至一第二輸出節點；
    一第三三態電荷幫浦，用以接收一第三相位訊號及一第五相位訊號，並輸出一第三電流至該第一輸出節點；
    一第四三態電荷幫浦，用以接收該第四相位訊號及一第六相位訊號，並輸出一第四電流至該第二輸出節點；
    一第五三態電荷幫浦，用以接收該第五相位訊號及該第一相位訊號，並輸出一第五電流至該第一輸出節點；
    一第六三態電荷幫浦，用以接收該第六相位訊號及該第二相位訊號，並輸出一第六電流至該第二輸出節點；及
    一負載，耦接於該第一輸出節點及該第二輸出節點之間。
  2. 如請求項1所述的三倍頻器，其中該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦依據二控制訊號以操作於一負輸出電流模式、一正輸出電流模式、或一零輸出電流模式，其中，該二控制訊號為處於一第一邏輯狀態或一第二邏輯狀態之一邏輯訊號。
  3. 如請求項2所述的三倍頻器，其中：
    當該二控制訊號處於該第一邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該負輸出電流模式；
    當該二控制訊號處於該第二邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該正輸出電流模式；及
    當該二控制訊號非同時處於該第一邏輯狀態或非同時處於該第二邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該零輸出電流模式。
  4. 如請求項3所述的三倍頻器，其中：
    該第一相位訊號及該第三相位訊號為該第一三態電荷幫浦的該二控制訊號；
    該第二相位訊號及該第四相位訊號為該第二三態電荷幫浦的該二控制訊號；
    該第三相位訊號及該第五相位訊號為該第三三態電荷幫浦的該二控制訊號；
    該第四相位訊號及該第六相位訊號為該第四三態電荷幫浦的該二控制訊號；
    該第五相位訊號及該第一相位訊號為該第五三態電荷幫浦的該二控制訊號；及
    該第六相位訊號及該第二相位訊號為該第六三態電荷幫浦的該二控制訊號。
  5. 如請求項1所述的三倍頻器，其中該負載包括：
    一電感器；及
    一電容器；
    其中該電感器及該電容器並聯耦接於該第一輸出節點及該第二輸出節點之間。
  6. 如請求項5所述的三倍頻器，其中該負載具有一諧振頻率，該諧振頻率與一第三諧波訊號相等。
  7. 如請求項1所述的三倍頻器，更包括一交叉耦合反相器對，用以提供一再生式負載，並耦接於該第一輸出節點及該第二輸出節點之間。
  8. 一種三倍頻方法，包括：
    接收一六相訊號，其中該六相訊號包括：
    一第一相位訊號；
    一第二相位訊號；
    一第三相位訊號；
    一第四相位訊號；
    一第五相位訊號；及
    一第六相位訊號；
    依據該第一相位訊號及該第三相位訊號，使用一第一三態電荷幫浦以輸出一第一電流至一第一輸出節點；
    依據該第二相位訊號及該第四相位訊號，使用一第二三態電荷幫浦以輸出一第二電流至一第二輸出節點；
    依據該第三相位訊號及該第五相位訊號，使用一第三三態電荷幫浦以輸出一第三電流至該第一輸出節點；
    依據該第四相位訊號及該第六相位訊號，使用一第四三態電荷幫浦以輸出一第四電流至該第二輸出節點；
    依據該第五相位訊號及該第一相位訊號，使用一第五三態電荷幫浦以輸出一第五電流至該第一輸出節點；
    依據該第六相位訊號及該第二相位訊號，使用一第六三態電荷幫浦以輸出一第六電流至該第二輸出節點；
    耦接一負載於該第一輸出節點與該第二輸出節點之間；及
    分接一二相訊號以從該第一輸出節點及該第二輸出節點輸出。
  9. 如請求項8所述的三倍頻方法，其中該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦依據二控制訊號以操作於一負輸出電流模式、一正輸出電流模式、或一零輸出電流模式，其中，該二控制訊號為處於一第一邏輯狀態或一第二邏輯狀態之一邏輯訊號。
  10. 如請求項9所述的三倍頻方法，其中：
    當該二控制訊號處於該第一邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該負輸出電流模式；
    當該二控制訊號處於該第二邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該正輸出電流模式；及
    當該二控制訊號非同時處於該第一邏輯狀態或非同時處於該第二邏輯狀態，該第一三態電荷幫浦、該第二三態電荷幫浦、該第三三態電荷幫浦、該第四三態電荷幫浦、該第五三態電荷幫浦及該第六三態電荷幫浦操作於該零輸出電流模式。
TW108109872A 2018-09-05 2019-03-21 三倍頻器及其方法 TWI670941B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862727000P 2018-09-05 2018-09-05
US62/727,000 2018-09-05
US16/157,156 US10411680B1 (en) 2018-09-05 2018-10-11 Frequency tripler and method thereof
US16/157,156 2018-10-11

Publications (2)

Publication Number Publication Date
TWI670941B true TWI670941B (zh) 2019-09-01
TW202011696A TW202011696A (zh) 2020-03-16

Family

ID=67845221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109872A TWI670941B (zh) 2018-09-05 2019-03-21 三倍頻器及其方法

Country Status (3)

Country Link
US (1) US10411680B1 (zh)
CN (1) CN110880917B (zh)
TW (1) TWI670941B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112886962A (zh) * 2019-11-29 2021-06-01 瑞昱半导体股份有限公司 五倍频器及其方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11601090B1 (en) * 2021-08-31 2023-03-07 Intrinsix Corp. Radio frequency tripler systems and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967512B2 (en) * 2001-12-25 2005-11-22 Seiko Epson Corporation Multiphase-clock processing circuit and clock multiplying circuit
CN104113283A (zh) * 2013-04-22 2014-10-22 爱思开海力士有限公司 倍频器
TWI482424B (zh) * 2010-02-19 2015-04-21 Hittite Microwave Corp 倍頻器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101277060B (zh) * 2007-03-28 2010-10-13 联詠科技股份有限公司 电荷泵浦电路
CN101931367B (zh) * 2010-10-12 2012-05-30 西安天伟电子系统工程有限公司 基于NPN三极管的100MHz三倍频器
US9966937B2 (en) * 2011-04-29 2018-05-08 Marvell World Trade Ltd. Frequency multipliers
US8838053B2 (en) * 2011-04-29 2014-09-16 Marvell World Trade Ltd. Frequency multiplication using self-mixing
US8941420B2 (en) * 2011-07-01 2015-01-27 Rambus Inc. Low-latency, frequency-agile clock multiplier
US9214945B2 (en) * 2012-02-27 2015-12-15 Realtek Semiconductor Corp. Digital phase lock loop and method thereof
JP2014179889A (ja) * 2013-03-15 2014-09-25 Nec Corp 周波数逓倍回路
CN104143978B (zh) * 2013-05-08 2017-04-05 博通集成电路（上海）有限公司 电荷泵、锁相环电路以及该电荷泵中的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967512B2 (en) * 2001-12-25 2005-11-22 Seiko Epson Corporation Multiphase-clock processing circuit and clock multiplying circuit
TWI482424B (zh) * 2010-02-19 2015-04-21 Hittite Microwave Corp 倍頻器
CN104113283A (zh) * 2013-04-22 2014-10-22 爱思开海力士有限公司 倍频器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112886962A (zh) * 2019-11-29 2021-06-01 瑞昱半导体股份有限公司 五倍频器及其方法
TWI730737B (zh) * 2019-11-29 2021-06-11 瑞昱半導體股份有限公司 五倍頻器及其方法
CN112886962B (zh) * 2019-11-29 2024-03-01 瑞昱半导体股份有限公司 五倍频器及其方法

Also Published As

Publication number Publication date
US10411680B1 (en) 2019-09-10
CN110880917A (zh) 2020-03-13
TW202011696A (zh) 2020-03-16
CN110880917B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
TWI670941B (zh) 三倍頻器及其方法
CN111224546B (zh) 一种高频率稳定度的Buck变换器
TWI497250B (zh) 工作週期調整電路以及信號產生裝置
TWI638524B (zh) 自我校正分數式鎖相迴路及其方法
TW200820626A (en) A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby
TWI698090B (zh) 正交時脈產生器及其方法
TW478254B (en) Latch circuit and register circuit
JP2005322958A (ja) Ｄ級アンプ
WO2009109104A1 (zh) 信号输出设备、电荷泵、倍压器及一种输出电流的方法
TWI483550B (zh) 動態控制電位移位電路
TW578385B (en) High-speed high-current programmable charge-pump circuit
CN110073601A (zh) 宽捕获范围无参考频率检测器
EP3228008B1 (en) An electronic latch circuit and a generic multi-phase signal generator
TWI664820B (zh) 用於三倍頻的裝置與方法
US6946917B2 (en) Generating an oscillating signal according to a control current
CN110858759B (zh) 单边带混频器电路
RU2380822C2 (ru) Гармонический умножитель частоты
TWI730737B (zh) 五倍頻器及其方法
WO2020151540A1 (zh) 一种电荷泵电路以及控制电荷泵电路的纹波电压的方法
TW202207625A (zh) 基於使用上升邊緣延遲的相位頻率檢測器的倍頻器
JP2001126474A5 (zh)
Tomer et al. Pull Up and Pull Down Network Base Design of Comparator with Adiabatic Logic
TW202309695A (zh) 具備共享電路架構的電阻電容振蕩器
CN111404498A (zh) 一种数字音频功率放大器及电子设备
KR100344223B1 (ko) 마이너스 전압 발생회로