TWI698090B - 正交時脈產生器及其方法 - Google Patents

正交時脈產生器及其方法 Download PDF

Info

Publication number
TWI698090B
TWI698090B TW108133287A TW108133287A TWI698090B TW I698090 B TWI698090 B TW I698090B TW 108133287 A TW108133287 A TW 108133287A TW 108133287 A TW108133287 A TW 108133287A TW I698090 B TWI698090 B TW I698090B
Authority
TW
Taiwan
Prior art keywords
node
internal
signal
phase
inverter
Prior art date
Application number
TW108133287A
Other languages
English (en)
Other versions
TW202037078A (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI698090B publication Critical patent/TWI698090B/zh
Publication of TW202037078A publication Critical patent/TW202037078A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

一種方法，包含在一輸入節點接收一輸入時脈、使用第一電容將輸入節點耦接至第一內部節點、使用第一反相器將第一內部節點的第一內部信號反相為第一中間節點的第一中間信號、使用第一電阻將第一中間節點耦接至第一內部節點、使用第二電阻將輸入節點耦接至第二內部節點、使用第二反相器將第二內部節點的第二內部信號反相為第二中間節點的第二中間信號、使用第二電容將第二中間節點耦接至第二內部節點，以及使用一緩衝器來接收第一中間信號和第二中間信號，並輸出一輸出時脈的第一相位及第二相位等運作。

Description

正交時脈產生器及其方法
本發明係有關一種正交時脈產生技術，特別是關於一種無使用濾波器且從二相位時脈（two-phase clock）產生正交時脈的電路及方法。
如同本領域技術人員所熟知的，時脈是在低準位和高準位之間週期性地來回切換的電壓信號。二相位時脈是具有二個相位相差180度的相位的時脈。正交時脈是具有四個相位的時脈，包含第一相位、第二相位、第三相位及第四相位，它們在時間上均勻地間隔，亦即，第一相位、第二相位及第三相位分別領先於第二相位、第三相位及第四相位90度。圖1所示之多相濾波器100可以用來從二相位時脈產生一正交時脈，在此，A1和A2為二相位時脈的二相位；B1、B2、B3、B4為中間正交時脈的四個相位；以及D1、D2、D3和D4為一輸出正交時脈的四個相位。
多相濾波器100包含四個電容111、112、113及114，四個電阻121、122、123及124，以及四個反相器131、132、133及134。電容111和電阻124形成一第一高通濾波器，以將A1過濾為B1；電阻121和電容112形成一第一低通濾波器，以將A1過濾為B2；電容113及電阻122形成一第二高通濾波器，以將A2濾波成B3；電阻123和電容114形成一第二低通濾波器，以將A2濾波成B4。反相器131、132、133及134用來作為一緩衝器，並用來接收B1、B2、B3及B4和分別輸出D1、D2、D3及D4。多相濾波器100在現有技術中為眾所周知的技術，因此在此不再詳細解釋。多相濾波器的缺點是：由於電容111和電阻124組成的第一高通濾波器所造成的損耗，B1的振幅小於A1的振幅。由於電阻121和電容112組成之第一低通濾波器所造成的損耗，B2的振幅小於A1的振幅。同樣地，B3的振幅小於A2的振幅，且B4的振幅小於A2的振幅。 如上所述，較小的振幅會導致信噪比的損失。
因此，所需要的是一種可以從二相位時脈產生正交時脈的電路，而無須使用會衰減二相位時脈且會降低信噪比的濾波器。
在一實施例中，一電路包括：一反相放大器，用以在一輸入節點接收一輸入時脈，並在一第一中間節點輸出一第一中間信號；一反相積分器，用以接收該輸入時脈，並在一第二中間節點輸出一第二中間信號；以及一緩衝器，用以接收該第一中間信號及該第二中間信號，並輸出一輸出時脈的一第一相位及一第二相位。其中，反相放大器包括一第一電容用以將該輸入節點耦接至一第一內部節點，一第一反相器用以在該第一內部節點接收一第一內部信號並輸出該第一中間信號，及一第一電阻用以將該第一中間節點耦接至該第一內部節點；以及反相積分器包括一第二電阻用以將該輸入節點耦接至一第二內部節點，一第二反相器用以在該第二內部節點接收一第二內部信號並輸出該第二中間信號，及一第二電容用以將該第二中間節點耦接至該第二內部節點。
在一實施例中，一種方法包括：在一輸入節點接收一輸入時脈；使用一第一電容將該輸入節點耦接至一第一內部節點；使用一第一反相器將該第一內部節點的一第一內部信號反相為一第一中間節點的一第一中間信號；使用一第一電阻將該第一中間節點耦接至該第一內部節點；使用一第二電阻將該輸入節點耦接至一第二內部節點；使用一第二反相器將該第二內部節點的一第二內部信號反相為第二中間節點的一第二中間信號；使用一第二電容將該第二中間節點耦接至該第二內部節點；以及使用一緩衝器來接收該第一中間信號及該第二中間信號，並輸出一輸出時脈的一第一相位及一第二相位。
本發明有關正交時脈產生。儘管說明書描述數個本發明之具體範例，其涉及本發明實施時的較佳模式，但是應該理解，本發明可藉由多種方式來實現，並不限於下面描述的特定實施範例或特定方式，且特定實施範例或方式具有被實施的任何特徵。在其他情況下，眾所周知的細節不會被顯示或描述，以避免模糊本發明之特徵。
本領域之技術人員應理解與本發明中使用與微電子相關的術語和基本概念，例如，“節點（電路節點）”、“電源供應節點”、“接地”、“信號”、“電壓”、“電容”、“電阻”、“CMOS（互補金屬氧化物半導體）”、“PMOS（P通道金屬氧化物半導體）電晶體”、“NMOS（N通道金屬氧化物半導體）電晶體”、“相位”、“時脈”、“反相器”、“積分器”、“AC（交流電）”、“DC（直流電）”和“頻寬”。這些術語和基本概念對於本領域之技術人員來說是顯而易見的，因此不會在這裡詳細解釋。本領域之技術人員亦可以識別PMOS電晶體和NMOS電晶體的符號，並識別其“源極”、“閘極”和“汲極”端子。
一邏輯信號係為二邏輯狀態的信號：第一邏輯狀態（或“高”狀態）和第二邏輯狀態（或“低”狀態）。 當邏輯信號被稱為高（低）時，表示它位於“高”（“低”）狀態，並發生在當邏輯信號高於（低於）一被稱為“跳變點（trip point）”之臨界準位的時候。每個邏輯信號都有一個跳變點，且兩個邏輯信號可能不一定有相同的跳變點。一時脈是一周期性邏輯信號。
在本揭露中，“緩衝器”是接收第一邏輯信號及輸出第二邏輯信號的電路，因此第二邏輯信號在二邏輯狀態之間具有急劇的轉變。換句話說，由“緩衝器”輸出的邏輯信號可以在二邏輯狀態之間快速切換，因此，由於具有急劇的轉變，由“緩衝器”輸出的時脈幾乎為一方波。
在本揭露中，“信號”係為隨時間變化的電壓。
從工程角度來呈現本揭露， 例如，“X等於Y”表示“X和Y之間的差異小於一特定的工程公差”。“X基本上小於Y”表示“X和Y之間的比率小於一特定的工程公差”。
根據本發明一實施例之一電路200的示意圖如圖2所示，電路200用以接收包括一第一相位X1和第二相位X2之二相位時脈，並輸出包括第一相位Z1、第二相位Z2、第三相位Z3和第四相位Z4的四相位時脈。電路200包括：第一反相放大器INVA1用以從第一輸入節點291接收X1，並在第一中間節點221輸出一第一中間信號Y1；第一反相積分器INVI1用以從第一輸入節點291接收X1，並在第二中間節點222輸出第二中間信號Y2；第二反相放大器INVA2用以從第二輸入節點292接收X2，並在第三中間節點223輸出第三中間信號Y3；第二反相積分器INVI2用以從第二輸入節點292接收X2，並在第四中間節點224輸出第四中間信號Y4；以及一緩衝器230用以接收Y1、Y2、Y3和Y4，並輸出Z1、Z2、Z3和Z4。
第一反相放大器INVA1包括：一第一電容C1用以提供AC（交流電）耦接在第一輸入節點291和第一內部節點201之間；一第一反相器211用以在第一內部節點201接收第一內部信號V1，並在第一中間節點221輸出Y1；以及一第一電阻R1用以將第一中間節點221耦接至第一內部節點201。第一反相積分器INVI1包括：一第二電阻R2，用以提供一DC（直流電）耦接在第一輸入節點291和第二內部節點202之間；一第二反相器212用以在第二內部節點202接收第二內部信號V2，並在第二中間節點222輸出Y2；以及一第二電容C2用以將第二中間節點222耦接至第二內部節點202。
第二反相放大器INVA2包括：一第三電容C3用以提供一AC（交流電）耦接在第二輸入節點292和第三內部節點203之間；一第三反相器213用以在第三內部節點203接收第三內部信號V3，並在第三中間節點223輸出Y3；以及一第三電阻R3用以將第三中間節點223耦接至第三內部節點203。第二反相積分器INVI2包括：一第四電阻R4用以提供一DC（直流電）耦接在第二輸入節點292和第四內部節點204之間；一第四反相器214用以在第四內部節點204接收第四內部信號V4，並在第四中間節點224輸出Y4；以及一第四電容C4用以將第四中間節點224耦接至第四內部節點204。一緩衝器230包括四反相器231、232、233及234，分別用以接收Y1、Y2、Y3及Y4並輸出Z1、Z2、Z3及Z4。在一選擇性實施例中，電路200更包括一第五電阻R5，用以將第二中間節點222耦接至第二內部節點202；以及第六電阻R6，用以將第四中間節點224耦接至第四內部節點204。
一反相器300可以實例化如圖3所示，以具體實現反相器211、212、213、214、231、232、233及234。反相器300包括一NMOS（n通道金屬氧化物半導體）電晶體301和一PMOS（p通道金屬氧化物半導體）電晶體302。在此，“ V DD ”表示一電源供應節點。本領域之技術人員可以輕易理解反相器300，在此不需要再詳細解釋或敘述。反相器300用來作為反相放大器，這也是可以輕易理解的，因此在此不再詳細敘述。
現在參考圖2所示之第一反相放大器INVA1，第一電阻R1提供負回饋給第一反相器211；負回饋可以有效地擴展第一反相器211的頻寬，使其成為一高速反相放大器。並且，第一電阻R1實現自偏壓功能，以建立第一反相器211的偏壓點。此外，第一電容C1係用來將來自X1的DC準位之第一反相器211的偏壓點去耦合。
現在參考第一反相積分器INVI1。第二電容C2提供負回饋給第二反相器212，且第二電阻R2功能為第二反相器212的饋入式電阻（feed-in resistor）。一反相放大器（例如反相器212）具有饋入式電阻（例如R2）以及一回饋電容（例如C2），以形成一積分器。這對於本領域之技術人員來說是可以輕易理解的，因此在此不再詳細敘述。
第一反相放大器INVA1使Y1近似為X1的反相，且第一反相積分器INVI1使Y2近似為X1之反相的積分。由於積分導致有90度的相位延遲，所以Y2在相位上比Y1落後大約90度。
第二反相放大器INVA2與第一反相放大器INVA1相同，且第二反相積分器INVI2與第一反相積分器INVI1相同，因此，Y3近似為X2的反相，且Y4近似為X2之反相的積分。由於積分導致有90度相位延遲，所以Y4在相位上比Y3落後大約90度。
X2比X1落後180度，所以Y3比Y2落後大約90度。因此，Y1、Y2、Y3及Y4相隔大約90度。
從放大器或積分器生成，Y1、Y2、Y3及Y4不是時脈信號所預期的方波。為了解決這個問題，緩衝器230用於實現“方形放大（square-up）”功能。緩衝器230包括反相器231、232、233及234，其係分別將Y1、Y2、Y3及Y4轉換成Z1、Z2、Z3及Z4，它們是透過強制急劇轉換而成的方波。然而，Z1、Z2、Z3及Z4之間的相對相位係與Y1、Y2、Y3及Y4之間的相對相位大致相同，因為反相器簡單地引入180度相位移加上一有限的電路延遲，因此，Z1、Z2、Z3及Z4大約相隔90度。
第五電阻R5及第六電阻R6分別用來提供自偏壓給第二反相器212及第四反相器214，如果X1和X2的DC準位已經接近第二反相器212及第四反相器214的跳變點，則不需要第五電阻R5及第六電阻R6。
作為範例但不限於此：電路200較佳地被製作在28 nm CMOS（互補式金屬氧化物半導體）製程；C1和C3均為18fF；R1和R3均為3.5KOhm；R2和R4均為1.5KOhm；C2和C4均為6fF；X1和X2是二相位8GHz時脈； V DD 是1.1V；當具體化反相器300以實現反相器211、212、213及214時，NMOS電晶體301的寬度和長度分別為2.4μm和30nm，且PMOS電晶體302的寬度和長度分別為3.12μm和30nm；當具體化反相器300以實現反相器231、232、233及234時，NMOS電晶體301的寬度和長度分別為2μm和30nm，且PMOS電晶體302的寬度和長度分別為2.6μm和30nm；X1和X2的DC準位大約為0.55V；以及不使用R5和R6。模擬結果如圖4所示，很明顯地，X1和X2形成一二相位時脈；Y1近似為X1的反相；Y2近似為X1之反相的積分；Y3近似為X2的反相；Y4近似為X2之反相的積分；以及Z1、Z2、Z3及Z4在時間上大致為等間隔，以形成四相相位時脈。
儘管在圖2中，接收一二相位輸入時脈（包括X1和X2）並產生一四相位輸出時脈（包括Z1、Z2、Z3和Z4），在一些應用中，接收單一相位輸入時脈，是需要二相位正交時脈；在這種情況下，可以移除第二反相放大器INVA2、第二反相積分器INVI2、反相器233及反相器234。
如圖5所示之流程圖500，根據本發明一實施例的方法包括：（步驟510）在一輸入節點接收一輸入時脈；（步驟520）使用一第一電容將輸入節點耦接至第一內部節點；（步驟530）使用一第一反相器將第一內部節點的第一內部信號反相為第一中間節點的第一中間信號；（步驟540）使用一第一電阻將第一中間節點耦接至第一內部節點；（步驟550）使用一第二電阻將輸入節點耦接至第二內部節點；（步驟560）使用一第二反相器將第二內部節點的第二內部信號反相為第二中間節點的第二中間信號；（步驟570）使用一第二電容將第二中間節點耦接至第二內部節點；（步驟580）使用一緩衝器來接收第一中間信號和第二中間信號，並輸出一輸出時脈的第一相位及第二相位。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟悉此項技術者能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
100:多相濾波器 111、112、113、114:電容 121、122、123、124:電阻 131、132、133、134:反相器 A1、A2:相位 B1、B2、B3、B4:相位 D1、D2、D3、D4:相位 200:電路 201:第一內部節點 202:第二內部節點 203:第三內部節點 204:第四內部節點 211:第一反相器 212:第二反相器 213:第三反相器 214:第四反相器 221:第一中間節點 222:第二中間節點 223:第三中間節點 224:第四中間節點 230:緩衝器 231、232、233、234:反相器 291:第一輸入節點 292:第二輸入節點 300:反相器 301:NMOS電晶體 302:PMOS電晶體 500:流程圖 510～580:步驟 INVA1:第一反相放大器 INVA2:第二反相放大器 INVI1:第一反相積分器 INVI2:第二反相積分器 C1:第一電容 C2:第二電容 C3:第三電容 C4:第四電容 R1:第一電阻 R2:第二電阻 R3:第三電阻 R4:第四電阻 R5:第五電阻 R6:第六電阻 V1:第一內部信號 V2:第二內部信號 V3:第三內部信號 V4:第四內部信號 VDD:電源供應節點 X1:第一相位 X2:第二相位 Y1:第一中間信號 Y2:第二中間信號 Y3:第三中間信號 Y4:第四中間信號 Z1:第一相位 Z2:第二相位 Z3:第三相位 Z4:第四相位
圖1為多相位濾波器的示意圖。 圖2為根據本發明一實施例之電路示意圖。 圖3為一反相器之具體實例示意圖，並可使用在圖2之電路中。 圖4為圖2之電路的模擬結果。 圖5為根據本發明一實施例之方法的流程圖。
200:電路
201:第一內部節點
202:第二內部節點
203:第三內部節點
204:第四內部節點
211:第一反相器
212:第二反相器
213:第三反相器
214:第四反相器
221:第一中間節點
222:第二中間節點
223:第三中間節點
224:第四中間節點
230:緩衝器
231、232、233、234:反相器
291:第一輸入節點
292:第二輸入節點
INVA1:第一反相放大器
INVA2:第二反相放大器
INVI1:第一反相積分器
INVI2:第二反相積分器
C1:第一電容
C2:第二電容
C3:第三電容
C4:第四電容
R1:第一電阻
R2:第二電阻
R3:第三電阻
R4:第四電阻
R5:第五電阻
R6:第六電阻
V1:第一內部信號
V2:第二內部信號
V3:第三內部信號
V4:第四內部信號
X1:第一相位
X2:第二相位
Y1:第一中間信號
Y2:第二中間信號
Y3:第三中間信號
Y4:第四中間信號
Z1:第一相位
Z2:第二相位
Z3:第三相位
Z4:第四相位

Claims (6)

  1. 一種電路，包括：一反相放大器，用以在一輸入節點接收一輸入時脈，並在一第一中間節點輸出一第一中間信號；一反相積分器，用以接收該輸入時脈，並在一第二中間節點輸出一第二中間信號；以及一緩衝器，用以接收該第一中間信號及該第二中間信號，並輸出一輸出時脈的一第一相位及一第二相位；其中，該反相放大器包括一第一電容用以將該輸入節點耦接至一第一內部節點，一第一反相器用以在該第一內部節點接收一第一內部信號並輸出該第一中間信號，及一第一電阻用以將該第一中間節點耦接至該第一內部節點；以及該反相積分器包括一第二電阻用以將該輸入節點耦接至一第二內部節點，一第二反相器用以在該第二內部節點接收一第二內部信號並輸出該第二中間信號，及一第二電容用以將該第二中間節點耦接至該第二內部節點。
  2. 如請求項1所述之電路，更包括一第三電阻，用以將該第二中間節點耦接至該第二內部節點。
  3. 如請求項1所述之電路，其中該緩衝器包括一第三反相器用以接收該第一中間信號並輸出該輸出時脈的該第一相位，以及一第四反相器用以接收該第二中間信號並輸出該輸出時脈的該第二相位。
  4. 一種正交時脈產生方法，包括：在一輸入節點接收一輸入時脈； 使用一第一電容將該輸入節點耦接至一第一內部節點；使用一第一反相器將該第一內部節點的一第一內部信號反相為一第一中間節點的一第一中間信號；使用一第一電阻將該第一中間節點耦接至該第一內部節點；使用一第二電阻將該輸入節點耦接至一第二內部節點；使用一第二反相器將該第二內部節點的一第二內部信號反相為一第二中間節點的一第二中間信號；使用一第二電容將該第二中間節點耦接至該第二內部節點；以及使用一緩衝器來接收該第一中間信號及該第二中間信號，並輸出一輸出時脈的一第一相位及一第二相位。
  5. 如請求項4所述之正交時脈產生方法，更包括：使用一第三電阻將該第二中間節點耦接至該第二內部節點。
  6. 如請求項5所述之正交時脈產生方法，其中該緩衝器包括一第三反相器用以接收該第一中間信號並輸出該輸出時脈的該第一相位，以及一第四反相器用以接收該第二中間信號並輸出該輸出時脈的該第二相位。
TW108133287A 2019-03-29 2019-09-16 正交時脈產生器及其方法 TWI698090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/368,943 US10469061B1 (en) 2019-03-29 2019-03-29 Quadrature clock generator and method thereof
US16/368,943 2019-03-29

Publications (2)

Publication Number Publication Date
TWI698090B true TWI698090B (zh) 2020-07-01
TW202037078A TW202037078A (zh) 2020-10-01

Family

ID=68392141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133287A TWI698090B (zh) 2019-03-29 2019-09-16 正交時脈產生器及其方法

Country Status (3)

Country Link
US (1) US10469061B1 (zh)
CN (1) CN111756355B (zh)
TW (1) TWI698090B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183993B2 (en) * 2019-12-23 2021-11-23 Intel Corporation Apparatus for generating a plurality of phase-shifted clock signals, electronic system, base station and mobile device
US11356109B1 (en) 2021-02-26 2022-06-07 Realtek Semiconductor Corp. Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof
US11258436B1 (en) * 2021-04-09 2022-02-22 Realtek Semiconductor Corp. Self-calibrating quadrature clock generator and method thereof
US11695596B2 (en) * 2021-04-19 2023-07-04 Realtek Semiconductor Corp. Multi-level signal transmitter and method thereof
US12028057B2 (en) * 2022-09-23 2024-07-02 Qualcomm Incorporated Receivers for high density and low latency chip-to-chip links

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140086364A1 (en) * 2012-09-27 2014-03-27 Analog Devices, Inc. Apparatus and methods for quadrature clock signal generation
US20150070066A1 (en) * 2013-09-12 2015-03-12 Fujitsu Semiconductor Limited Circuitry useful for clock generation and distribution
US9106202B2 (en) * 2013-04-17 2015-08-11 Linear Technology Corporation Poly-phase filter with phase tuning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015569A (ja) * 2000-06-27 2002-01-18 Mitsubishi Electric Corp 半導体装置
KR20070109425A (ko) * 2006-05-11 2007-11-15 주식회사 하이닉스반도체 오실레이터 회로
US7545194B2 (en) * 2006-06-30 2009-06-09 Intel Corporation Programmable delay for clock phase error correction
KR20100018124A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 클록 발생기 및 이를 이용한 디스플레이 구동 회로
CN106603045A (zh) * 2016-12-16 2017-04-26 中国电子科技集团公司第五十四研究所 一种时钟传输切换与快速暂停/重启电路
US9882570B1 (en) * 2016-12-23 2018-01-30 Inphi Corporation Compact high speed duty cycle corrector
US10879899B2 (en) * 2017-08-15 2020-12-29 Realtek Semiconductor Corp. Clock buffer and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140086364A1 (en) * 2012-09-27 2014-03-27 Analog Devices, Inc. Apparatus and methods for quadrature clock signal generation
US9106202B2 (en) * 2013-04-17 2015-08-11 Linear Technology Corporation Poly-phase filter with phase tuning
US20150070066A1 (en) * 2013-09-12 2015-03-12 Fujitsu Semiconductor Limited Circuitry useful for clock generation and distribution

Also Published As

Publication number Publication date
US10469061B1 (en) 2019-11-05
TW202037078A (zh) 2020-10-01
CN111756355A (zh) 2020-10-09
CN111756355B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
TWI698090B (zh) 正交時脈產生器及其方法
US7400168B2 (en) Semiconductor device with level conversion circuit
TWI693794B (zh) 準位移位電路及操作準位移位器的方法
JP4680448B2 (ja) 高速サンプリングレシーバー
CN106130536B (zh) 电平转换电路及电子设备
TWI677191B (zh) 單邊帶混頻器及其方法
TWI779756B (zh) 自校準正交時脈產生器及其方法
JP3563370B2 (ja) 信号生成回路
TW439258B (en) Oscillation circuit
JP2005160093A (ja) 制御電流に従う発振信号の生成方法および装置
TWI789086B (zh) 寬調諧範圍的電壓控制型遲延緩衝器
TW201931775A (zh) 用於三倍頻的裝置與方法
TWI542154B (zh) 輸出等化電路及其方法
WO2012066696A1 (ja) 遅延機能付きレベルシフト回路、デジタル－アナログ混載型半導体集積回路、及び遅延回路
TWI819575B (zh) 高效面積的n路徑濾波器
TWI703826B (zh) 用於改善正交時脈之準確性的方法與裝置
TWI792643B (zh) 相位內插器與相位緩衝器電路
JPH01272315A (ja) 単相／差動信号変換回路
KR100625182B1 (ko) 위상반전회로
TW202406295A (zh) 單邊帶混頻器
JP3713033B2 (ja) 半導体集積回路
TW202308292A (zh) 具有大電壓擺幅的差分晶體振盪器
JP2903885B2 (ja) Ｃｍｏｓ出力バッファ回路
CN106936422B (zh) 电平转换电路
JPS59207723A (ja) パルス整形回路