CN104883179A - 输出均衡电路及其方法 - Google Patents

输出均衡电路及其方法 Download PDF

Info

Publication number
CN104883179A
CN104883179A CN201410498080.8A CN201410498080A CN104883179A CN 104883179 A CN104883179 A CN 104883179A CN 201410498080 A CN201410498080 A CN 201410498080A CN 104883179 A CN104883179 A CN 104883179A
Authority
CN
China
Prior art keywords
signal
transistor
equalizing
output
transient state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410498080.8A
Other languages
English (en)
Other versions
CN104883179B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN104883179A publication Critical patent/CN104883179A/zh
Application granted granted Critical
Publication of CN104883179B publication Critical patent/CN104883179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一种输出均衡电路及其方法，用于均衡电位转移器的输出，以致于得到同步瞬态。此输出均衡电路具有一瞬态均衡反相器，并且此瞬态均衡反相器包括一第一晶体管、一延迟电路与一第二晶体管。第一晶体管根据异步信号的低至高瞬态建立均衡信号的高至低瞬态。延迟电路根据异步信号输出延迟信号。第二晶体管根据延迟信号的高至低瞬态建立均衡信号的低至高瞬态。其中，延迟电路引入的延迟补偿在异步信号的低至高瞬态与高至低瞬态之间的时序失配。

Description

输出均衡电路及其方法
技术领域
本发明是关于一种电位转移器，特别是关于电位转移器的输出均衡电路及其方法。
背景技术
逻辑信号为高电位或低电位的信号，即分别为逻辑1或逻辑0。通常，代表逻辑0的低电位源自于接地节点，因此其为0V(伏特)。而代表逻辑1的高电位源自于供电节点。电位转移器接收具有第一高电位的输入逻辑信号，并输出具有第二高电位的输出逻辑信号。而此输入逻辑信号与此输出逻辑信号均具有0V的相同低电位。
若第二高电位高于第一高电位(例如：输入逻辑信号为分别代表逻辑1及逻辑0的1V及0V中之一，而输出逻辑信号为分别代表逻辑1及逻辑0之3.3V及0V中之一)，即称之为低至高电位转移器(low-to-high levelshifter；L2H level shifter)。若第二高电位低于第一高电位(例如：输入逻辑信号为分别代表逻辑1及逻辑0的3.3V及0V中之一，而输出逻辑信号为分别代表逻辑1及逻辑0的1V及0V中之一)，即称之为高至低电位转移器(high-to-low level shifter；H2L level shifter)。
参照图1A，根据已知实施方式的L2H电位转移器100接收输入逻辑信号VI+及其逻辑互补信号VI-，并且输出逻辑信号VO+及其逻辑互补信号VO-。L2H电位转移器100包括作为反转目的之一对薄氧化N型金属氧化物半导体晶体管(thin-oxide n-channel metal oxide semiconductor transistor；thin-oxide NMOS transistor)101、102、作为迭接目的之一对厚氧化NMOS晶体管(thick-oxide NMOS transistor)103、104、以及作为闩锁目的之一对厚氧化P型金属氧化物半导体晶体管(thick-oxide p-channel metal oxidesemiconductor transistor；thick-oxide PMOS transistor)105、106。在图中，VDDH为作为较高电位的逻辑信号的供应电压，而VDDL为作为较低电位的逻辑信号的供应电压。
另外，VB为迭接装置的偏压。众所知悉地，薄氧化装置适用于处理低电位的逻辑信号，而厚氧化装置适用于处理高电位的逻辑信号。L2H电位转移器100的结构与运作为本领域所熟知，故于此不再赘述。
图1B为L2H电位转移器100的示范性时序波形150的示意图。参照图1B，输入逻辑信号VI+及其逻辑互补信号VI-是为互补，并且不是为供应电压VDDL就是为0V。详细来说，逻辑互补信号VI-的上升沿总伴随着输入逻辑信号VI+的下降沿(例如：上升沿152伴随着下降沿151)，并且逻辑互补信号VI-的下降沿总伴随着输入逻辑信号VI+的上升沿(例如：下降沿156伴随着上升沿155)。
换言之，输出逻辑信号VO+及其逻辑互补信号VO-不是为供应电压VDDH就是为0V，但二者因低至高瞬态所耗费的时间较高至低瞬态长的事实而不同步。详细来说，逻辑互补信号VO-的上升沿总落后输出逻辑信号VO+的下降沿(例如：上升沿154落后下降沿153)，并且输出逻辑信号VO+的上升沿总落后逻辑互补信号VO-的下降沿(例如：上升沿157落后下降沿158)。
这是因为输出逻辑信号VO+(逻辑互补信号VO-)的高至低瞬态是经由反转NMOS晶体管102(101)及迭接NMOS晶体管104(103)来执行，而逻辑互补信号VO-(输出逻辑信号VO+)的低至高瞬态是经由反转NMOS晶体管102(101)、迭接NMOS晶体管104(103)及闩锁PMOS晶体管105(106)，因而耗费较长的时间。
参照图2A，根据已知实施方式的H2L电位转移器200接收输入逻辑信号VI+及其逻辑互补信号VI-，并且输出逻辑信号VO+及其逻辑互补信号VO-。H2L电位转移器200包括作为反转目的的一对厚氧化NMOS晶体管201、202以及作为闩锁目的之一对薄氧化PMOS晶体管(thin-oxide PMOStransistor 205、206。H2L电位转移器200为本领域所熟知，故于此不再赘述。
图2B为H2L电位转移器200的示范性时序波形250的示意图。参照图2B，输入逻辑信号VI+及其逻辑互补信号VI-为互补，并且不是为供应电压VDDH就是为0V。详细来说，逻辑互补信号VI-的上升沿总伴随着输入逻辑信号VI+的下降沿(例如：上升沿254伴随着下降沿253)，并且逻辑互补信号VI-的下降沿总伴随着输入逻辑信号VI+的上升沿(例如：下降沿258伴随着上升沿257)。
换言之，输出逻辑信号VO+及其逻辑互补信号VO-不是为供应电压VDDL就是为0V，但二者因低至高瞬态所耗费的时间较高至低瞬态长的事实而不同步。详细来说，逻辑互补信号VO-的上升沿总落后输出逻辑信号VO+的下降沿(例如：上升沿252落后下降沿251)，并且输出逻辑信号VO+的上升沿总落后逻辑互补信号VO-的下降沿(例如：上升沿255落后下降沿256)。
这是因为输出逻辑信号VO+(逻辑互补信号VO-)的高至低瞬态是经由反转NMOS晶体管202(201)来执行，而逻辑互补信号VO-(输出逻辑信号VO+)的低至高瞬态是经由反转NMOS晶体管202(201)及闩锁PMOS晶体管205(206)。
归纳起来，对于图1A的L2H电位转移器100与图2A的H2L电位转移器200二者，在本质上，输出逻辑信号因低至高瞬态所耗费的时间较高至低瞬态长的事实而为不同步。根本理由为高至低瞬态能仅经由NMOS晶体管来执行，而低至高瞬态能仅经由PMOS晶体管来执行。换言之，NMOS晶体管建立低电位(其为0V，且输入及输出均相同)，并且PMOS晶体管建立高电位(其不是为供应电压VDDH，就是为供应电压VDDL)。
在电位转移器(诸如图1A的L2H电位转移器100与图2A的H2L电位转移器200)中，NMOS晶体管用于作为反转目的，而PMOS晶体管用于作为闩锁目的；其本质上有利于高至低瞬态。因而，使得输出逻辑信号的工作周期(duty ratio)失真。
能够使电位转移器的输出在低至高瞬态与高至低瞬态之间同步，其是非常有用的。
发明内容
鉴于以上的问题，本发明在于提供一种输出均衡电路及其方法，以均衡具有在低至高瞬态相较于在高至低瞬态长的延迟之信号，以致于得到在低至高瞬态与高至低瞬态二者之间为同步的均衡信号。
在一实施例中，一种输出均衡电路包括一第一晶体管、一延迟电路、以及一第二晶体管。第一晶体管根据异步信号的低至高瞬态建立均衡信号的高至低瞬态。延迟电路根据异步信号输出延迟信号。第二晶体管根据延迟信号的高至低瞬态建立均衡信号的低至高瞬态。其中，延迟电路引入的延迟补偿在异步信号的低至高瞬态与高至低瞬态之间的时序失配。
在另一实施例中，一种输出均衡方法包括接收逻辑信号、延迟逻辑信号以获得延迟信号、反转逻辑信号的上升沿以利用第一晶体管建立均衡信号的高至低瞬态、以及反转延迟信号的下降沿以利用第二晶体管建立均衡信号的低至高瞬态。于此，此逻辑信号具有在低至高瞬态相较于在高至低瞬态长的延迟。经由延迟逻辑信号补偿在逻辑信号的低至高瞬态与高至低瞬态之间的时序失配。
在又一实施例中，一种输出均衡电路包括一电位转移器以及一第一瞬态均衡反相器。电位转移器接收输入信号与输入信号的逻辑互补信号，并且输出输出信号与输出信号的逻辑互补信号。第一瞬态均衡反相器接收输出信号的逻辑互补信号，并且输出均衡信号。
于此，第一瞬态均衡反相器包括一第一晶体管、一延迟电路与一第二晶体管。第一晶体管根据输出信号的逻辑互补信号的低至高瞬态建立均衡信号的高至低瞬态。延迟电路与第二晶体管根据输出信号的逻辑互补信号的高至低瞬态建立均衡信号的低至高瞬态。
在再一实施例中，一种输出均衡方法包括接收输入信号与输入信号的逻辑互补信号、对输入信号与输入信号的逻辑互补信号执行一电位转移以获得输出信号及输出信号的逻辑互补信号、延迟输出信号以获得第一延迟信号、反转输出信号的上升沿以利用第一晶体管建立均衡信号的高至低瞬态、以及反转第一延迟信号的下降沿以利用第二晶体管建立均衡信号的低至高瞬态。
其中，前述的第一晶体管可为N型金属氧化物半导体(NMOS)晶体管，而前述的第二晶体管可为P型金属氧化物半导体(PMOS)晶体管。
附图说明
图1A为根据已知实施方式的低至高电位(L2H)电位转移器的示意图。
图1B为根据已知实施方式的L2H电位转移器的示范性时序波形的示意图。
图2A为根据已知实施方式的高至低电位(H2L)电位转移器的示意图。
图2B为根据已知实施方式的H2L电位转移器的示范性时序波形的示意图。
图3A为根据本发明一实施例的输出均衡电路的功能方块图。
图3B为图3A中的输出均衡电路的示范性时序波形的示意图。
图4为适用于实现图3A的任一瞬态均衡反相器的瞬态均衡反相器的概要示意图。
图5为适用于实现图3A的任一互补金属氧化物半导体反相器的互补金属氧化物半导体反相器的概要示意图。
图6是根据本发明一实施例的输出均衡方法的流程图。
图7是根据本发明另一实施例的输出均衡方法的流程图。
附图标记说明
100  低至高电位转移器
101  薄氧化N型金属氧化物半导体(NMOS)晶体管
102  薄氧化NMOS晶体管
103  厚氧化NMOS晶体管
104  厚氧化NMOS晶体管
105  厚氧化P型金属氧化物半导体(PMOS)晶体管
106  厚氧化PMOS晶体管
151  下降沿
152  上升沿
153  下降沿
154  上升沿
155  上升沿
156  下降沿
157  上升沿
158  下降沿
200  高至低电位转移器
201  厚氧化NMOS晶体管
202  厚氧化NMOS晶体管
205  薄氧化PMOS晶体管
206  薄氧化PMOS晶体管
250  时序波形
251  下降沿
252  上升沿
253  下降沿
254  上升沿
255  上升沿
256  下降沿
257  上升沿
258  下降沿
VI+  输入逻辑信号
VI-  逻辑互补信号
VO+  输出逻辑信号
VO-  逻辑互补信号
VDDH 供应电压
VDDL 供应电压
VB   偏压
300  输出均衡电路
310  电位转移器
320  瞬态均衡反相器
330  互补金属氧化物半导体(CMOS)反相器
340  瞬态均衡反相器
350  CMOS反相器
380  时序波形
381  下降沿
382  上升沿
383  下降沿
384  上升沿
385  上升沿
386  下降沿
387  上升沿
388  下降沿
VIN+  输入信号
VIN-  逻辑互补信号
VOUT+ 输出信号
VOUT- 逻辑互补信号
VE+  均衡信号
VE-  逻辑互补信号
VDD  供应电压
400  瞬态均衡反相器
410  反转晶体管
420  反转晶体管
430  传输门电路
VOUT 异步信号
VE   均衡信号
SD   延迟信号
500  互补金属氧化物半导体反相器
510  反转晶体管
520  反转晶体管
600  流程图
601  接收一输入信号与此输入信号的逻辑互补信号
602 对输入信号与输入信号的逻辑互补信号执行一电位转移以获得一输出信号及此输出信号的逻辑互补信号
603 延迟输出信号以获得一第一延迟信号
604 反转输出信号的上升沿以利用第一晶体管建立一均衡信号的高至低瞬态
605 反转第一延迟信号的下降沿以利用一第二晶体管建立均衡信号的低至高瞬态
611 延迟输出信号的逻辑互补信号以获得一第二延迟信号
612 反转输出信号的逻辑互补信号的上升沿以利用一第三晶体管建立均衡信号的逻辑互补信号的高至低瞬态
613 反转第二延迟信号的下降沿以利用一第四晶体管建立均衡信号的逻辑互补信号的低至高瞬态
621 利用一对互补金属氧化物半导体反相器交错耦合均衡信号与均衡信号的逻辑互补信号
700 流程图
701 接收具有在低至高瞬态相较于在高至低瞬态长的延迟的一逻辑信号
702 延迟逻辑信号以获得一延迟信号
703 反转逻辑信号的上升沿以利用一第一晶体管建立一均衡信号的高至低瞬态
704 反转延迟信号的下降沿以利用一第二晶体管建立均衡信号的低至高瞬态
具体实施方式
以下描述本发明之数个示范性实施例，应了解本发明能以许多方法实现且不限于下述特定范例或实现此些范例的任一特征的特定方式。在一些情况下，未显示或描述熟知的细节，以避免混淆本发明的特点。
图3A为根据本发明一实施例的输出均衡电路的功能方块图。参照图3A，输出均衡电路300包括一电位转移器310以及一对瞬态均衡反相器320、340(以下称之为第一瞬态均衡反相器340与第二瞬态均衡反相器320)。电位转移器310的负输出端耦接第一瞬态均衡反相器340，而电位转移器310的正输出端耦接第二瞬态均衡反相器320。
电位转移器310接收输入信号VIN+与此输入信号VIN+的逻辑互补信号VIN-，以及根据输入信号VIN+与此输入信号VIN+的逻辑互补信号VIN-输出输出信号VOUT+与此输出信号VOUT+的逻辑互补信号VOUT-。其中，输入信号VIN+与输出信号VOUT+亦可为逻辑信号。
第一瞬态均衡反相器340与第二瞬态均衡反相器320接收输出信号VOUT+与此输出信号VOUT+的逻辑互补信号VOUT-，以及输出均衡信号VE+与均衡信号VE+的逻辑互补信号VE-。其中，均衡信号VE+亦可为逻辑信号。
在一些实施例中，输出均衡电路300进一步包括交错耦接之一对互补金属氧化物半导体(complementary metal oxide semiconductor；CMOS)反相器330、350。互补金属氧化物半导体反相器330的输入端与输出端分别耦接第二瞬态均衡反相器320的输出端与第一瞬态均衡反相器340的输出端。互补金属氧化物半导体反相器350的输入端与输出端分别耦接第一瞬态均衡反相器340的输出端与第二瞬态均衡反相器320的输出端。互补金属氧化物半导体反相器330、350提供均衡信号VE+与均衡信号VE+的逻辑互补信号VE-之间的交错耦合。
于此，电位转移器310能以图1A所示的L2H电位转移器100实现，或者是以图2A所示的H2L电位转移器200实现。此时，供应电压VDD即为供应电压VDDH或供应电压VDDL，且如同前述所定义。
瞬态均衡反相器为本质上不同步的反相器，且其进行低至高瞬态所耗费的时间较长于进行高至低瞬态。
图3B为图3A中的输出均衡电路的示范性时序波形380的示意图。参照图3B，如同前述的范例，因为图3A中的电位转移器310的不同步本质，因此输出信号VOUT+的逻辑互补信号VOUT-的上升沿尾随着输出信号VOUT+的对应下降沿(例如：上升沿382尾随着下降沿381)，并且输出信号VOUT+的上升沿尾随着输出信号VOUT+的逻辑互补信号VOUT-的对应下降沿(例如：上升沿385尾随着下降沿386)。
然而，因为使用瞬态均衡反相器320、340(其进行低至高瞬态所耗费的时间较长于进行高至低瞬态)，因此修正了输出逻辑信号与输出逻辑信号的逻辑互补信号(即，输出信号VOUT+与输出信号VOUT+的逻辑互补信号VOUT-)的不同步本质。如此一来，均衡信号VE+的逻辑互补信号VE-的上升沿校准于均衡信号VE+的对应下降沿(例如：上升沿384校准于下降沿383)，并且均衡信号VE+的上升沿校准于均衡信号VE+的逻辑互补信号VE-的对应下降沿(例如：上升沿387校准于下降沿388)。
在此实施例中，交错耦接的互补金属氧化物半导体反相器330、350并入以提供均衡后之互补逻辑信号(均衡信号VE+与均衡信号VE+的逻辑互补信号VE-)的进一步均衡作用，以修正其上升沿与下降沿之间剩余的时序失配。
图4为适用于实现图3A的瞬态均衡反相器320、340中任一者的瞬态均衡反相器400的概要示意图。参照图4，瞬态均衡反相器400接收异步信号VOUT(即为输出信号VOUT+与此输出信号VOUT+的逻辑互补信号VOUT-)，并输出均衡信号VE(即为均衡信号VE+与均衡信号VE+的逻辑互补信号VE-)。
瞬态均衡反相器400包括一反转晶体管410、420以及一延迟电路。其中，反转晶体管410可为NMOS晶体管，而反转晶体管420可为PMOS晶体管。于此，延迟电路能以传输门电路430实现。
以传输门电路430为例，传输门电路430包括二传输晶体管431、432。传输晶体管431的第一端与第二端分别耦接电位转移器310的输出端与反转晶体管420的控制端，而传输晶体管432的第一端与第二端分别耦接电位转移器310的输出端与反转晶体管420的控制端。传输晶体管431的控制端耦接供电节点(以接收供应电压VDD)，而传输晶体管432的控制端耦接接地节点。反转晶体管420的第一端耦接供电节点(以接收供应电压VDD)。反转晶体管420的第二端耦接反转晶体管410的第一端，并且耦接互补金属氧化物半导体反相器330的输入端与互补金属氧化物半导体反相器350的输出端(或者耦接互补金属氧化物半导体反相器330的输出端与互补金属氧化物半导体反相器350的输入端)。
反转晶体管410响应异步信号VOUT的低至高瞬态引起均衡信号VE的高至低瞬态。传输晶体管431、432接收异步信号VOUT，并输出均衡信号VE。反转晶体管420响应均衡信号VE的高至低瞬态引起均衡信号VE的低至高瞬态。
由于异步信号VOUT来自于前级的电位转移器310，因此如同前述，异步信号VOUT的高至低瞬态相较于低至高瞬态具有提前之时序。
经由使用于传输门电路430实现之延迟电路来将异步信号VOUT延迟成延迟信号SD，以致补偿此提前之时序。于此，传输门电路430提供之延迟能匹配异步信号VOUT的上升沿与下降沿之间的时序失配。应注意的是，于此使用传输门电路430作为延迟电路为一实施例而非用于限制本发明。实质上，只要产生之延迟能补偿上述之异步信号VOUT的上升沿与下降沿之间的时序失配，亦能使用其他延迟电路来取代传输门电路430。
图5为适用于实现图3A的互补金属氧化物半导体反相器330、350中任一者的互补金属氧化物半导体反相器500的概要示意图。参照图5，互补金属氧化物半导体反相器500接收均衡信号VE中的第一端信号(即为均衡信号VE+与均衡信号VE+的逻辑互补信号VE-中之一者)，并输出均衡信号VE中的第二端信号(即为均衡信号VE+与均衡信号VE+的逻辑互补信号VE-中的另一者)。
互补金属氧化物半导体反相器500包括二反转晶体管510、520。其中，反转晶体管510可为NMOS晶体管，而反转晶体管520可为PMOS晶体管。反转晶体管520的第一端耦接供电节点(以接收供应电压VDD)，而反转晶体管520的第二端耦接反转晶体管510的第一端与均衡信号VE中之第二端信号(第一瞬态均衡反相器340与第二瞬态均衡反相器320中之一者的输出端与另一互补金属氧化物半导体反相器的输入端)。反转晶体管510的第二端耦接接地节点。反转晶体管510、520的控制端均耦接均衡信号VE中之第一端信号(第一瞬态均衡反相器340与第二瞬态均衡反相器320中之另一者的输出端与另一互补金属氧化物半导体反相器的输出端)。
在图3A中，是假设后级电路需要均衡信号VE+与均衡信号VE+的逻辑互补信号VE-二者。若后级电路不需要均衡信号VE+的逻辑互补信号VE-，第二瞬态均衡反相器320与互补金属氧化物半导体反相器330、350均能移除(即，移除图3A中虚框内的组件)；在此例子中，建议并入模拟第二瞬态均衡反相器320的输入阻抗之负载(例如：电容)来提供输出信号VOUT+的终止处。本领域中具有通常技术者将能理解如何将本发明所教示之原理应用至代替逻辑互补信号VE-而不需要的均衡信号VE+的例子。
应注意的是，在此揭露内容中，“+”及“-”仅用于表示二信号彼此互补；然而，当其一代表所针对的信号而另一则代表所针对的信号的逻辑互补信号时，其何者标示“+”又何者标示“-”并不重要。举例来说，不是“VOUT+”就是“VOUT-”代表输出信号，而另一者即是代表输出信号的逻辑互补信号。同样地，不是“VE+”就是“VE-”代表均衡信号，而另一者即是代表均衡信号的逻辑互补信号。
图6是根据本发明一实施例的输出均衡方法的流程图600。参照图6，输出均衡方法包括接收一输入信号与此输入信号的逻辑互补信号(步骤601)、对输入信号与输入信号的逻辑互补信号执行一电位转移以获得一输出信号及此输出信号的逻辑互补信号(步骤602)、延迟输出信号以获得一第一延迟信号(步骤603)、反转输出信号的上升沿以利用第一晶体管(如，前述第一瞬态均衡反相器340中之反转晶体管410)建立一均衡信号的高至低瞬态(步骤604)、以及反转第一延迟信号(如，前述的第一瞬态均衡反相器340中之延迟信号SD)的下降沿以利用一第二晶体管(如，前述的第一瞬态均衡反相器340中的反转晶体管420)建立均衡信号的低至高瞬态(步骤605)。
在一些实施例中，输出均衡方法进一步包括延迟输出信号的逻辑互补信号以获得一第二延迟信号(如，前述之第二瞬态均衡反相器320中的延迟信号SD)(步骤611)、反转输出信号的逻辑互补信号的上升沿以利用一第三晶体管(如，前述的第二瞬态均衡反相器320中的反转晶体管410)建立均衡信号的逻辑互补信号的高至低瞬态(步骤612)、以及反转第二延迟信号的下降沿以利用一第四晶体管(如，前述之第二瞬态均衡反相器320中之反转晶体管420)建立均衡信号的逻辑互补信号的低至高瞬态(步骤613)。
于此，第一晶体管及第三晶体管为N型金属氧化物半导体晶体管，而第二晶体管及第四晶体管为P型金属氧化物半导体晶体管。
在一些实施例中，输出均衡方法进一步包括利用一对互补金属氧化物半导体反相器交错耦合均衡信号与均衡信号的逻辑互补信号(步骤621)。
换言之，若不需要均衡信号的逻辑互补信号，可省略移除图6中虚框内的步骤。
图7是根据本发明另一实施例的输出均衡方法的流程图700。参照图7，输出均衡方法包括接收一逻辑信号(如，前述之输出信号VOUT)(步骤701)、延迟逻辑信号以获得一延迟信号(如，前述之延迟信号SD)(步骤702)、反转逻辑信号的上升沿以利用一第一晶体管(如，前述之反转晶体管410)建立一均衡信号的高至低瞬态(步骤703)、以及反转延迟信号的下降沿以利用一第二晶体管(如，前述之反转晶体管420)建立均衡信号的低至高瞬态(步骤704)。
其中，逻辑信号具有在低至高瞬态相较于在高至低瞬态长的延迟。于此，第一晶体管为N型金属氧化物半导体晶体管，而第二晶体管为P型金属氧化物半导体晶体管。
虽然本发明以前述之实施例揭露如上，然其并非用于限定本发明，任何熟习相像技术者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之专利保护范围须视本说明书所附之申请专利范围所界定者为准。

Claims (19)

1.一种输出均衡电路，包括：
一第一晶体管，用于根据一异步信号的低至高瞬态建立一均衡信号的高至低瞬态；
一延迟电路，用于根据所述异步信号输出一延迟信号；以及
一第二晶体管，用于根据所述延迟信号的高至低瞬态建立所述均衡信号的低至高瞬态，其中，所述延迟电路引入的延迟补偿在所述异步信号的所述低至高瞬态与所述高至低瞬态之间的时序失配。
2.根据权利要求1所述的输出均衡电路，进一步包括：
一电位转移器，用于提供所述异步信号。
3.根据权利要求1所述的输出均衡电路，其中，所述第一晶体管为N型金属氧化物半导体晶体管，而所述第二晶体管为P型金属氧化物半导体晶体管。
4.一种输出均衡方法，包括：
接收一逻辑信号，所述逻辑信号具有在低至高瞬态相较于在高至低瞬态长的延迟；
延迟所述逻辑信号以获得一延迟信号；
反转所述逻辑信号的上升沿以利用一第一晶体管建立一均衡信号的高至低瞬态；以及
反转所述延迟信号的下降沿以利用一第二晶体管建立所述均衡信号的低至高瞬态，其中，延迟所述逻辑信号补偿在所述逻辑信号的所述低至高瞬态与所述高至低瞬态之间的时序失配。
5.根据权利要求4所述的输出均衡方法，进一步包括：
利用一电位转移器提供所述逻辑信号。
6.根据权利要求4所述的输出均衡方法，其中，所述第一晶体管为N型金属氧化物半导体晶体管，而所述第二晶体管为P型金属氧化物半导体晶体管。
7.一种输出均衡电路，包括：
一电位转移器，用于接收一输入信号与所述输入信号的逻辑互补信号，并且输出一输出信号与所述输出信号的逻辑互补信号；以及
一第一瞬态均衡反相器，用于接收所述输出信号的所述逻辑互补信号，并且输出一均衡信号，所述第一瞬态均衡反相器包括：
一第一晶体管，用于根据所述输出信号的所述逻辑互补信号的低至高瞬态建立所述均衡信号的高至低瞬态；以及
一延迟电路与一第二晶体管，用于根据所述输出信号的所述逻辑互补信号的高至低瞬态建立所述均衡信号的低至高瞬态。
8.根据权利要求7所述的输出均衡电路，其中，所述第一晶体管为N型金属氧化物半导体晶体管，而所述第二晶体管为P型金属氧化物半导体晶体管。
9.根据权利要求7所述的输出均衡电路，其中，所述延迟电路为一传输门电路。
10.根据权利要求7所述的输出均衡电路，其中，所述延迟电路引入的延迟补偿在所述输出信号的所述逻辑互补信号的所述低至高瞬态与所述高至低瞬态之间的时序失配。
11.根据权利要求7所述的输出均衡电路，其中，所述电位转移器包括：
多个反转晶体管，电性连接所述第一瞬态均衡反相器；以及
多个闩锁晶体管，电性连接所述第一瞬态均衡反相器与所述反转晶体管。
12.根据权利要求11所述的输出均衡电路，其中各所述反转晶体管为N型金属氧化物半导体晶体管，而各所述闩锁晶体管为P型金属氧化物半导体晶体管。
13.根据权利要求7所述的输出均衡电路，进一步包括：
一第二瞬态均衡反相器，用于接收所述输出信号以及输出所述均衡信号的逻辑互补信号。
14.根据权利要求13所述的输出均衡电路，进一步包括：
一对互补金属氧化物半导体反相器，用于交错耦合所述均衡信号与所述均衡信号的所述逻辑互补信号。
15.一种输出均衡方法，包括：
接收一输入信号与所述输入信号的逻辑互补信号；
对所述输入信号与所述输入信号的所述逻辑互补信号执行一电位转移以获得一输出信号及所述输出信号的逻辑互补信号；
延迟所述输出信号以获得一第一延迟信号；
反转所述输出信号的上升沿以利用一第一晶体管建立一均衡信号的高至低瞬态；以及
反转所述第一延迟信号的下降沿以利用一第二晶体管建立所述均衡信号的低至高瞬态。
16.根据权利要求15所述的输出均衡方法，进一步包括：
延迟所述输出信号的所述逻辑互补信号以获得一第二延迟信号；
反转所述输出信号的所述逻辑互补信号的上升沿以利用一第三晶体管建立所述均衡信号的逻辑互补信号的高至低瞬态；以及
反转所述第二延迟信号的下降沿以利用一第四晶体管建立所述均衡信号的所述逻辑互补信号的低至高瞬态。
17.根据权利要求16所述的输出均衡方法，其中，所述第一晶体管及所述第三晶体管为N型金属氧化物半导体晶体管，而所述第二晶体管及所述第四晶体管为P型金属氧化物半导体晶体管。
18.根据权利要求15所述的输出均衡方法，进一步包括：
利用一对互补金属氧化物半导体反相器交错耦合所述均衡信号与所述均衡信号的所述逻辑互补信号。
19.根据权利要求15所述的输出均衡方法，其中，所述第一晶体管为N型金属氧化物半导体晶体管，而所述第二晶体管为P型金属氧化物半导体晶体管。
CN201410498080.8A 2014-02-27 2014-09-25 输出均衡电路及其方法 Active CN104883179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/191,531 US9350353B2 (en) 2014-02-27 2014-02-27 Method and apparatus for equalizing a level shifted signal
US14/191,531 2014-02-27

Publications (2)

Publication Number Publication Date
CN104883179A true CN104883179A (zh) 2015-09-02
CN104883179B CN104883179B (zh) 2018-11-23

Family

ID=53883249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410498080.8A Active CN104883179B (zh) 2014-02-27 2014-09-25 输出均衡电路及其方法

Country Status (3)

Country Link
US (1) US9350353B2 (zh)
CN (1) CN104883179B (zh)
TW (1) TWI542154B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115022136A (zh) * 2021-03-04 2022-09-06 瑞昱半导体股份有限公司 接收数据均衡装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771045B1 (en) 2019-03-28 2020-09-08 Samsung Electronics Co., Ltd. Apparatus and method for reducing output skew and transition delay of level shifter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682110A (en) * 1992-03-23 1997-10-28 Texas Instruments Incorporated Low capacitance bus driver
CN1221206A (zh) * 1997-12-26 1999-06-30 株式会社日立制作所 电平转换电路和运用电平转换电路的半导体集成电路器件
US20010050583A1 (en) * 1999-10-19 2001-12-13 David E. Fulkerson High speed latch and flip-flop
US20040108878A1 (en) * 2002-12-06 2004-06-10 Matsushita Electric Industrial Co., Ltd. Duty cycle correction circuit
CN101123430A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 电平转换电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236237B1 (en) * 1998-02-27 2001-05-22 Altera Corporation Output buffer predriver with edge compensation
US6181165B1 (en) * 1998-03-09 2001-01-30 Siemens Aktiengesellschaft Reduced voltage input/reduced voltage output tri-state buffers
JP2000013204A (ja) * 1998-06-18 2000-01-14 Fujitsu Ltd 遅延回路及び該遅延回路を用いた発振回路
US6563356B2 (en) * 1999-10-19 2003-05-13 Honeywell International Inc. Flip-flop with transmission gate in master latch
JP3980431B2 (ja) * 2002-07-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 バッファ回路とバッファツリー及び半導体装置
US7411432B1 (en) * 2006-07-31 2008-08-12 Lattice Semiconductor Corporation Integrated circuits and complementary CMOS circuits for frequency dividers
US8410816B1 (en) 2012-02-09 2013-04-02 International Business Machines Corporation Low-swing signaling scheme for data communication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682110A (en) * 1992-03-23 1997-10-28 Texas Instruments Incorporated Low capacitance bus driver
CN1221206A (zh) * 1997-12-26 1999-06-30 株式会社日立制作所 电平转换电路和运用电平转换电路的半导体集成电路器件
US20010050583A1 (en) * 1999-10-19 2001-12-13 David E. Fulkerson High speed latch and flip-flop
US20040108878A1 (en) * 2002-12-06 2004-06-10 Matsushita Electric Industrial Co., Ltd. Duty cycle correction circuit
CN101123430A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 电平转换电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115022136A (zh) * 2021-03-04 2022-09-06 瑞昱半导体股份有限公司 接收数据均衡装置及方法

Also Published As

Publication number Publication date
US9350353B2 (en) 2016-05-24
US20150244367A1 (en) 2015-08-27
TWI542154B (zh) 2016-07-11
TW201534056A (zh) 2015-09-01
CN104883179B (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US6559685B2 (en) Regenerative signal level converter
US20170126230A1 (en) Input/output circuit
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
CN111756355B (zh) 正交时钟产生电路及其方法
CN104796132A (zh) 一种触发器电路
US9577848B1 (en) Decision feedback equalizer
CN111490757A (zh) 随机乱数产生电子电路及方法
US7884644B1 (en) Techniques for adjusting level shifted signals
US9136828B2 (en) Current mode logic latch
CN104883179A (zh) 输出均衡电路及其方法
EP3308462B1 (en) Feedback latch circuit
US9444463B2 (en) Voltage level shifter
CN108449082B (zh) 一种cml电平转cmos电平的电路结构
CN101741374A (zh) 无相位失真的电压电平转换器
US6781420B2 (en) Symmetric differential logic circuits
CN214069906U (zh) 复合逻辑门电路和矿机设备
US20160079981A1 (en) High-speed inverter and method thereof
CN106961271B (zh) 信号接收装置和信号处理设备
CN116865743B (zh) 一种宽电压范围的电平移位电路
CN110739958A (zh) 电平转换电路
JP3526541B2 (ja) 半導体集積回路装置およびそのデータ入出力部
CN111614352B (zh) 能够改善时钟准确性的电路
JP4273881B2 (ja) 差動信号出力回路及びそれを内蔵した半導体集積回路
CN102402239B (zh) 具高输出电压的低电压传输装置
TW202224357A (zh) 複合邏輯閘電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant