JPH0230584B2 - - Google Patents
Info
- Publication number
- JPH0230584B2 JPH0230584B2 JP57010833A JP1083382A JPH0230584B2 JP H0230584 B2 JPH0230584 B2 JP H0230584B2 JP 57010833 A JP57010833 A JP 57010833A JP 1083382 A JP1083382 A JP 1083382A JP H0230584 B2 JPH0230584 B2 JP H0230584B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- collector
- insulating layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 86
- 230000005669 field effect Effects 0.000 claims description 66
- 230000015556 catabolic process Effects 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体本体を有し、少くとも１個の
回路素子を具える半導体装置であつて、前記の半
導体本体内に少くとも第１および第２の電極が設
けられ、前記の第１電極が前記の回路素子に接続
され、前記の第２電極の電圧に対して予め決定さ
れた値よりも高い過大電圧の発生から前記の第１
電極を保護する為に前記の第１および第２電極間
に安全装置が設けられ、該安全装置がラテラルバ
イポーラトランジスタを具え、該ラテラルバイポ
ーラトランジスタが横方向で分離された位置で半
導体本体の表面に隣接する第１導電型のエミツタ
区域およびコレクタ区域と、これらエミツタ区域
およびコレクタ区域に隣接しこれらエミツタ区域
およびコレクタ区域と第１および第2p―ｎ接合
をそれぞれ形成する第２導電型のベース領域とを
有し、半導体本体の前記の表面上に絶縁層が設け
られ、前記のエミツタ区域およびコレクタ区域間
のベース領域が前記の絶縁層に隣接し、この絶縁
層により第１，第２および第３導電層を前記の半
導体本体から分離し、前記の第１電極が前記のコ
レクタ区域に接続されている前記の第１導電層を
有し、前記の第２電極が前記のエミツタ区域に接
続されている前記の第２導電層を有し、前記の第
３導電層は前記のベース領域の上方で前記のエミ
ツタ区域およびコレクタ区域間に延在しており、
前記の第2p―ｎ接合が前記のラテラルバイポー
ラトランジスタの導通状態の際のこのラテラルバ
イポーラトランジスタのコレクタ―エミツタ電圧
よりも高い降服電圧を有するようにした半導体装
置に関するものである。
回路素子を具える半導体装置であつて、前記の半
導体本体内に少くとも第１および第２の電極が設
けられ、前記の第１電極が前記の回路素子に接続
され、前記の第２電極の電圧に対して予め決定さ
れた値よりも高い過大電圧の発生から前記の第１
電極を保護する為に前記の第１および第２電極間
に安全装置が設けられ、該安全装置がラテラルバ
イポーラトランジスタを具え、該ラテラルバイポ
ーラトランジスタが横方向で分離された位置で半
導体本体の表面に隣接する第１導電型のエミツタ
区域およびコレクタ区域と、これらエミツタ区域
およびコレクタ区域に隣接しこれらエミツタ区域
およびコレクタ区域と第１および第2p―ｎ接合
をそれぞれ形成する第２導電型のベース領域とを
有し、半導体本体の前記の表面上に絶縁層が設け
られ、前記のエミツタ区域およびコレクタ区域間
のベース領域が前記の絶縁層に隣接し、この絶縁
層により第１，第２および第３導電層を前記の半
導体本体から分離し、前記の第１電極が前記のコ
レクタ区域に接続されている前記の第１導電層を
有し、前記の第２電極が前記のエミツタ区域に接
続されている前記の第２導電層を有し、前記の第
３導電層は前記のベース領域の上方で前記のエミ
ツタ区域およびコレクタ区域間に延在しており、
前記の第2p―ｎ接合が前記のラテラルバイポー
ラトランジスタの導通状態の際のこのラテラルバ
イポーラトランジスタのコレクタ―エミツタ電圧
よりも高い降服電圧を有するようにした半導体装
置に関するものである。
上述したようなラテラルバイポーラトランジス
タを有する安全装置を具える半導体装置は英国特
許第1337220号明細書に記載されており既知であ
る。
タを有する安全装置を具える半導体装置は英国特
許第1337220号明細書に記載されており既知であ
る。
この既知の半導体装置においては、ベース領域
の上方で延在する第３導電層がエミツタ区域に接
続されて“フイールドリリーフ（field relief）
電極”を形成し、コレクタ接合のなだれ降服電圧
を減少せしめるようにしている。この目的の為に
絶縁層は第３導電層がコレクタ―ベース接合の上
方で延在する領域に薄肉部分を有する。
の上方で延在する第３導電層がエミツタ区域に接
続されて“フイールドリリーフ（field relief）
電極”を形成し、コレクタ接合のなだれ降服電圧
を減少せしめるようにしている。この目的の為に
絶縁層は第３導電層がコレクタ―ベース接合の上
方で延在する領域に薄肉部分を有する。
最近の半導体装置は高密度に集積化される為、
一般には、このような集積回路に対する回路素子
としての絶縁ゲート電界効果トランジスタができ
るだけ薄肉のゲート絶縁体を有し、これにより良
好な特性が得られるように、例えば高速作動およ
び作動電圧の為に相互コンダクタンスを高めるよ
うにするのが望ましい。しかしゲート絶縁体の厚
さを減少させると、絶縁破壊電圧を減少せしめて
しまい、静電気の高電圧パルスが不慮に印加され
る結果として作動中にゲート絶縁体を破壊せしめ
てしまう。
一般には、このような集積回路に対する回路素子
としての絶縁ゲート電界効果トランジスタができ
るだけ薄肉のゲート絶縁体を有し、これにより良
好な特性が得られるように、例えば高速作動およ
び作動電圧の為に相互コンダクタンスを高めるよ
うにするのが望ましい。しかしゲート絶縁体の厚
さを減少させると、絶縁破壊電圧を減少せしめて
しまい、静電気の高電圧パルスが不慮に印加され
る結果として作動中にゲート絶縁体を破壊せしめ
てしまう。
従つて、絶縁ゲート電界効果トランジスタが絶
縁破壊を受ける前に過大サージ電圧を安全に除去
する為に極めて高速に反応し、電界効果トランジ
スタの所望作動をできるだけ劣化させないように
した安全装置を設けるのが望ましい。
縁破壊を受ける前に過大サージ電圧を安全に除去
する為に極めて高速に反応し、電界効果トランジ
スタの所望作動をできるだけ劣化させないように
した安全装置を設けるのが望ましい。
本発明の目的の１つは改善したラテラルバイポ
ーラ安全トランジスタを提供せんとするにある。
ーラ安全トランジスタを提供せんとするにある。
本発明は、半導体本体を有し、少くとも１個の
回路素子を具える半導体装置であつて、前記の半
導体本体内に少くとも第１および第２の電極が設
けられ、前記の第１電極が前記の回路素子に接続
され、前記の第２電極の電圧に対して予め決定さ
れた値よりも高い過大電圧の発生から前記の第１
電極を保護する為に前記の第１および第２電極間
に安全装置が設けられ、該安全装置がラテラルバ
イポーラトランジスタを具え、該ラテラルバイポ
ーラトランジスタが横方向で分離された位置で半
導体本体の表面に隣接する第１導電型のエミツタ
区域およびコレクタ区域と、これらエミツタ区域
およびコレクタ区域に隣接しこれらエミツタ区域
およびコレクタ区域と第１および第2p―ｎ接合
をそれぞれ形成する第２導電型のベース領域とを
有し、半導体本体の前記の表面上に絶縁層が設け
られ、前記のエミツタ区域およびコレクタ区域間
のベース領域が前記の絶縁層に隣接し、この絶縁
層により第１，第２および第３導電層を前記の半
導体本体から分離し、前記の第１電極が前記のコ
レクタ区域に接続されている前記の第１導電層を
有し、前記の第２電極が前記のエミツタ区域に接
続されている前記の第２導電層を有し、前記の第
３導電層は前記のベース領域の上方で前記のエミ
ツタ区域およびコレクタ区域間に延在しており、
前記の第2p―ｎ接合が前記のラテラルバイポー
ラトランジスタの導通状態の際のこのラテラルバ
イポーラトランジスタのコレクタ―エミツタ電圧
よりも高い降服電圧を有するようにした半導体装
置において、前記の第１および第３導電層を互い
に導電的に接続し、これら第１および第３導電層
が前記の第１電極に含まれ、前記の第３導電層が
補助電界効果トランジスタ装置のゲート電極を構
成し、該補助電界効果トランジスタ装置が更にソ
ース領域として前記のエミツタ区域をまたドレイ
ン領域として前記のコレクタ区域を有し、この補
助電界効果トランジスタ装置が前記の第2p―ｎ
接合の前記の降服電圧よりも低いしきい値電圧を
有するようにしたことを特徴とする。
回路素子を具える半導体装置であつて、前記の半
導体本体内に少くとも第１および第２の電極が設
けられ、前記の第１電極が前記の回路素子に接続
され、前記の第２電極の電圧に対して予め決定さ
れた値よりも高い過大電圧の発生から前記の第１
電極を保護する為に前記の第１および第２電極間
に安全装置が設けられ、該安全装置がラテラルバ
イポーラトランジスタを具え、該ラテラルバイポ
ーラトランジスタが横方向で分離された位置で半
導体本体の表面に隣接する第１導電型のエミツタ
区域およびコレクタ区域と、これらエミツタ区域
およびコレクタ区域に隣接しこれらエミツタ区域
およびコレクタ区域と第１および第2p―ｎ接合
をそれぞれ形成する第２導電型のベース領域とを
有し、半導体本体の前記の表面上に絶縁層が設け
られ、前記のエミツタ区域およびコレクタ区域間
のベース領域が前記の絶縁層に隣接し、この絶縁
層により第１，第２および第３導電層を前記の半
導体本体から分離し、前記の第１電極が前記のコ
レクタ区域に接続されている前記の第１導電層を
有し、前記の第２電極が前記のエミツタ区域に接
続されている前記の第２導電層を有し、前記の第
３導電層は前記のベース領域の上方で前記のエミ
ツタ区域およびコレクタ区域間に延在しており、
前記の第2p―ｎ接合が前記のラテラルバイポー
ラトランジスタの導通状態の際のこのラテラルバ
イポーラトランジスタのコレクタ―エミツタ電圧
よりも高い降服電圧を有するようにした半導体装
置において、前記の第１および第３導電層を互い
に導電的に接続し、これら第１および第３導電層
が前記の第１電極に含まれ、前記の第３導電層が
補助電界効果トランジスタ装置のゲート電極を構
成し、該補助電界効果トランジスタ装置が更にソ
ース領域として前記のエミツタ区域をまたドレイ
ン領域として前記のコレクタ区域を有し、この補
助電界効果トランジスタ装置が前記の第2p―ｎ
接合の前記の降服電圧よりも低いしきい値電圧を
有するようにしたことを特徴とする。
本発明による半導体装置においては、バイポー
ラトランジスタが非導通状態から導通状態に切換
わる電圧が補助電界効果トランジスタにより減少
され、バイポーラ安全トランジスタのスイツチン
グ速度が増大する。過大電圧が第１電極に生じる
場合には、補助電界効果トランジスタはバイポー
ラ安全トランジスタのコレクタ接合のなだれ降服
が行なわれる前に導通する。補助電界効果トラン
ジスタの効果の１つは導通状態の補助電界効果ト
ランジスタがコレクタ接合の空乏領域内に電荷キ
ヤリアを注入することである。注入された電荷キ
ヤリアはなだれ増倍作用の結果としてベース領域
を流れる電流となり、この電流により、エミツタ
接合を順方向にバイアスするとともにバイポーラ
トランジスタ作動を開始するのに充分な電位を生
ぜしめる。
ラトランジスタが非導通状態から導通状態に切換
わる電圧が補助電界効果トランジスタにより減少
され、バイポーラ安全トランジスタのスイツチン
グ速度が増大する。過大電圧が第１電極に生じる
場合には、補助電界効果トランジスタはバイポー
ラ安全トランジスタのコレクタ接合のなだれ降服
が行なわれる前に導通する。補助電界効果トラン
ジスタの効果の１つは導通状態の補助電界効果ト
ランジスタがコレクタ接合の空乏領域内に電荷キ
ヤリアを注入することである。注入された電荷キ
ヤリアはなだれ増倍作用の結果としてベース領域
を流れる電流となり、この電流により、エミツタ
接合を順方向にバイアスするとともにバイポーラ
トランジスタ作動を開始するのに充分な電位を生
ぜしめる。
図面につき本発明を説明する。
図面は線図的なものであり、各部の寸法は実際
のものに比例するものではない。対応する部分に
はそれぞれの図において同一符号を付した。
のものに比例するものではない。対応する部分に
はそれぞれの図において同一符号を付した。
第１および２図に示す半導体装置は、本例の場
合第１電極２に接続された電界効果トランジスタ
１より成る回路素子を有し、この第１電極２は第
２電極３，３′の電圧に対して予め決定した値よ
りも高い過大電圧の発生に対し保護する必要があ
る。この目的の為に第１電極２および第２電極
３，３′間に安全装置４を接続する。この安全装
置４はラテラルバイポーラトランジスタ５を有
し、このトランジスタには本発明により補助の電
界効果トランジスタ装置６を設ける。
合第１電極２に接続された電界効果トランジスタ
１より成る回路素子を有し、この第１電極２は第
２電極３，３′の電圧に対して予め決定した値よ
りも高い過大電圧の発生に対し保護する必要があ
る。この目的の為に第１電極２および第２電極
３，３′間に安全装置４を接続する。この安全装
置４はラテラルバイポーラトランジスタ５を有
し、このトランジスタには本発明により補助の電
界効果トランジスタ装置６を設ける。
第１および２図に示す半導体装置は少くとも第
１電極２および第２電極３を有する半導体本体７
（第２図）を具え、この半導体本体は多数の回路
素子（本例ではただ１個の回路素子である電界効
果トランジスタ１のみを示す）と、組込まれた補
助の電界効果トランジスタを有するラテラルバイ
ポーラトランジスタを具える安全装置４とに対し
て共通とする。
１電極２および第２電極３を有する半導体本体７
（第２図）を具え、この半導体本体は多数の回路
素子（本例ではただ１個の回路素子である電界効
果トランジスタ１のみを示す）と、組込まれた補
助の電界効果トランジスタを有するラテラルバイ
ポーラトランジスタを具える安全装置４とに対し
て共通とする。
本例では、回路素子は電界効果トランジスタ１
であり、このトランジスタ１は第１導電型のソー
ス領域１１２およびドレイン領域１１３と、薄肉
のゲート絶縁体１１４と、ゲート電極１１５とを
有する。
であり、このトランジスタ１は第１導電型のソー
ス領域１１２およびドレイン領域１１３と、薄肉
のゲート絶縁体１１４と、ゲート電極１１５とを
有する。
安全装置として設けたラテラルバイポーラトラ
ンジスタは半導体本体７の表面１１に隣接して横
方向に離間して配置された第１導電型のエミツタ
区域８およびコレクタ区域９と、これら区域に隣
接する第２導電型のベース領域１０とを有し、こ
のベース領域がエミツタ区域８およびコレクタ区
域９とで第１エミツタｐ―ｎ接合１２および第２
コレクタｐ―ｎ接合１３をそれぞれ形成する。
ンジスタは半導体本体７の表面１１に隣接して横
方向に離間して配置された第１導電型のエミツタ
区域８およびコレクタ区域９と、これら区域に隣
接する第２導電型のベース領域１０とを有し、こ
のベース領域がエミツタ区域８およびコレクタ区
域９とで第１エミツタｐ―ｎ接合１２および第２
コレクタｐ―ｎ接合１３をそれぞれ形成する。
半導体本体７の表面１１は絶縁層１４で被覆す
る。ベース領域１０はエミツタ区域８およびコレ
クタ区域９間で絶縁層１４に隣接する。更にこの
絶縁層１４により第１，第２および第３導電層１
５，１６および１７を半導体本体７から分離す
る。これらの導電層１５，１６および１７はコレ
クタ区域９、エミツタ区域８およびベース領域１
０の上方にそれぞれ存在させる。
る。ベース領域１０はエミツタ区域８およびコレ
クタ区域９間で絶縁層１４に隣接する。更にこの
絶縁層１４により第１，第２および第３導電層１
５，１６および１７を半導体本体７から分離す
る。これらの導電層１５，１６および１７はコレ
クタ区域９、エミツタ区域８およびベース領域１
０の上方にそれぞれ存在させる。
第１電極２はコレクタ区域９に導電的に接続さ
れた第１導電層１５を有する。第２電極３はエミ
ツタ区域８に導電的に接続された第２導電層１６
を有する。
れた第１導電層１５を有する。第２電極３はエミ
ツタ区域８に導電的に接続された第２導電層１６
を有する。
第３導電層１７はエミツタ区域８およびコレク
タ区域９間でベース領域１０の上方で延在する。
タ区域９間でベース領域１０の上方で延在する。
本発明によれば、第１導電層１５および第３導
電層１７を互いに導電的に接続するとともにこれ
らの双方が第１電極２に属し、第３導電層１７が
補助電界効果トランジスタ装置のゲート電極を構
成するようにする。
電層１７を互いに導電的に接続するとともにこれ
らの双方が第１電極２に属し、第３導電層１７が
補助電界効果トランジスタ装置のゲート電極を構
成するようにする。
補助電界効果トランジスタ装置はソース領域と
してエミツタ区域８と、ドレイン領域としてコレ
クタ区域９とを有する。
してエミツタ区域８と、ドレイン領域としてコレ
クタ区域９とを有する。
第３図は第１および２図に示す半導体装置に用
いられている安全装置の電流―電圧特性を線図的
に示す。この第３図は、第１電極に印加される過
大電圧が零から正方向に増大するにつれて第１電
極２と第２電極３および３′の双方またはいずれ
か一方との間に流れる電流を示す。
いられている安全装置の電流―電圧特性を線図的
に示す。この第３図は、第１電極に印加される過
大電圧が零から正方向に増大するにつれて第１電
極２と第２電極３および３′の双方またはいずれ
か一方との間に流れる電流を示す。
電圧が増大すると、小さいが増大する漏洩電流
がコレクタ―ベース接合１３を経て、例えば接地
されている電極３′に流れる。この漏洩電流は主
として、逆バイアスされたコレクタ―ベース接合
の空乏領域内に移動電荷キヤリアが熱的に発生さ
れることにより生じる。漏洩電流は空乏領域の厚
さが増大する為に増大する。
がコレクタ―ベース接合１３を経て、例えば接地
されている電極３′に流れる。この漏洩電流は主
として、逆バイアスされたコレクタ―ベース接合
の空乏領域内に移動電荷キヤリアが熱的に発生さ
れることにより生じる。漏洩電流は空乏領域の厚
さが増大する為に増大する。
発生された移動電荷キヤリアは空乏領域を通る
これらの通路上で電界からエネルギーを吸収す
る。これらの電荷キヤリアの少くとも数個が充分
なエネルギーを得ると直ちに他のイオン化が行な
われ、余分な移動電荷キヤリアが発生する。電圧
が増大すると移動電荷キヤリアの増倍率が更に大
きくなり、これによりなだれ効果を引き起こす。
従つてダイオード接合が降服し、電流が急激に増
大する。ダイオードの電流―電圧特性を第３図に
破線曲線２０２により線図的に示す。第２図に示
す半導体装置においては、電極３′を電極３に接
続しないで電極２および３間でこの曲線２０２を
測定することができる。
これらの通路上で電界からエネルギーを吸収す
る。これらの電荷キヤリアの少くとも数個が充分
なエネルギーを得ると直ちに他のイオン化が行な
われ、余分な移動電荷キヤリアが発生する。電圧
が増大すると移動電荷キヤリアの増倍率が更に大
きくなり、これによりなだれ効果を引き起こす。
従つてダイオード接合が降服し、電流が急激に増
大する。ダイオードの電流―電圧特性を第３図に
破線曲線２０２により線図的に示す。第２図に示
す半導体装置においては、電極３′を電極３に接
続しないで電極２および３間でこの曲線２０２を
測定することができる。
しかし、エミツタ区域８が存在する為に、電極
３を電極３′に接続すれば、コレクタ―ベース接
合は曲線２０２で示すような通常のなだれ降服を
起こさない。また漏洩電流はベース領域１０およ
び半導体本体（基板）７を経て大地に流れるとい
う追加の効果が得られる。この電流とベース領域
の直列抵抗値との為にエミツタ―ベース接合１２
における電位は増大する。コレクタ―ベースダイ
オード（接合）を流れる電流が増大すると、エミ
ツタ―ベース接合１２にまたがる電圧は、エミツ
タ区域８が電荷キヤリア（電子）をベース領域１
０内に注入し始めるまで増大する。
３を電極３′に接続すれば、コレクタ―ベース接
合は曲線２０２で示すような通常のなだれ降服を
起こさない。また漏洩電流はベース領域１０およ
び半導体本体（基板）７を経て大地に流れるとい
う追加の効果が得られる。この電流とベース領域
の直列抵抗値との為にエミツタ―ベース接合１２
における電位は増大する。コレクタ―ベースダイ
オード（接合）を流れる電流が増大すると、エミ
ツタ―ベース接合１２にまたがる電圧は、エミツ
タ区域８が電荷キヤリア（電子）をベース領域１
０内に注入し始めるまで増大する。
注入されたこれらの電荷キヤリアのうち少くと
も数個はコレクタ―ベース接合と関連する空乏領
域に達する。従つて通常のバイポーラトランジス
タ作動が開始され、安全装置が第３図に曲線２０
３で示す導通容易状態（オン状態）に切換わる。
従つて安全装置の両端間電圧が一旦点２０４で示
す値に達すると、安全装置は第３図に点線で線図
的に示す遷移状態に入り、曲線２０３のオン状態
に切換わる。注入されたコレクタ―ベース空乏領
域に達する電荷キヤリアは熱的に発生させられた
電荷キヤリアと合わさつて多くの電荷キヤリアが
空乏領域内で得られ、多くの電荷キヤリアが増倍
処理に関係するようになる。その結果、コレクタ
―ベース接合にまたがる電圧が一層低くても充分
多くのホール（正孔）が形成されて、必要なベー
ス電流を発生させるとともにエミツタ―ベース接
合にまたがる順方向電圧を維持する。
も数個はコレクタ―ベース接合と関連する空乏領
域に達する。従つて通常のバイポーラトランジス
タ作動が開始され、安全装置が第３図に曲線２０
３で示す導通容易状態（オン状態）に切換わる。
従つて安全装置の両端間電圧が一旦点２０４で示
す値に達すると、安全装置は第３図に点線で線図
的に示す遷移状態に入り、曲線２０３のオン状態
に切換わる。注入されたコレクタ―ベース空乏領
域に達する電荷キヤリアは熱的に発生させられた
電荷キヤリアと合わさつて多くの電荷キヤリアが
空乏領域内で得られ、多くの電荷キヤリアが増倍
処理に関係するようになる。その結果、コレクタ
―ベース接合にまたがる電圧が一層低くても充分
多くのホール（正孔）が形成されて、必要なベー
ス電流を発生させるとともにエミツタ―ベース接
合にまたがる順方向電圧を維持する。
バイポーラトランジスタがオン状態に切換わる
電流レベルは特にベース領域内の直列抵抗値と、
このベース領域に対する導電性の接点の位置とに
依存する。このような導電性のベース接点は半導
体本体（基板）７の下側面上に設けることができ
（第２図における電極３′）或いは半導体本体の上
側面１１上に既知のようにして設けることができ
る。
電流レベルは特にベース領域内の直列抵抗値と、
このベース領域に対する導電性の接点の位置とに
依存する。このような導電性のベース接点は半導
体本体（基板）７の下側面上に設けることができ
（第２図における電極３′）或いは半導体本体の上
側面１１上に既知のようにして設けることができ
る。
ベース領域には導電性のベース接点を設けるの
が好ましいが、ベース領域を浮遊にしても安全ト
ランジスタは同様に作動する。浮遊ベース領域の
場合、コレクタ―ベース接合の漏洩電流によりベ
ース領域を帯電させ、従つてこのベース領域の電
位は、エミツタ―ベース接合にまたがる電圧が充
分に増大してトランジスタ作動を開始するまで増
大する。浮遊ベース領域の場合オン状態において
電極３および２間で電圧が測定され、バイポーラ
トランジスタの場合この電圧は一般にBVCEOで示
される。
が好ましいが、ベース領域を浮遊にしても安全ト
ランジスタは同様に作動する。浮遊ベース領域の
場合、コレクタ―ベース接合の漏洩電流によりベ
ース領域を帯電させ、従つてこのベース領域の電
位は、エミツタ―ベース接合にまたがる電圧が充
分に増大してトランジスタ作動を開始するまで増
大する。浮遊ベース領域の場合オン状態において
電極３および２間で電圧が測定され、バイポーラ
トランジスタの場合この電圧は一般にBVCEOで示
される。
上述したところから明らかなように、コレクタ
―ベース接合のなだれ降服電圧（第３図の点２０
４における電圧）は導通すなわちオン状態におけ
るラテラルバイポーラトランジスタのコレクタ―
エミツタ電圧（曲線２０３）よりも高くなる。実
際の安全装置においては、なだれ降服電圧は約20
ボルトであり、オン状態におけるコレクタ―エミ
ツタ電圧は約12ボルトであるということを確かめ
た。
―ベース接合のなだれ降服電圧（第３図の点２０
４における電圧）は導通すなわちオン状態におけ
るラテラルバイポーラトランジスタのコレクタ―
エミツタ電圧（曲線２０３）よりも高くなる。実
際の安全装置においては、なだれ降服電圧は約20
ボルトであり、オン状態におけるコレクタ―エミ
ツタ電圧は約12ボルトであるということを確かめ
た。
本発明によれば、過大電圧がゲート電極とソー
ス領域との間に印加される合体の補助電界効果ト
ランジスタにより既知のラテラルバイポーラトラ
ンジスタを改善する。この補助電界効果トランジ
スタのしきい値電圧はコレクタ―ベース接合のな
だれ降服電圧よりも低く選択する。従つて、電圧
が増大すると、この電圧がしきい値電圧に達する
瞬時でコレクタ―ベース接合のなだれ降服が生じ
る前に補助電界効果トランジスタが導通するよう
になる。電子はエミツタ兼ソース領域から補助電
界効果トランジスタのチヤネル内に且つコレクタ
―ベース接合（ドレイン―基板接合）に向けてこ
の補助電界効果トランジスタを流れる。これらの
電子の少くとも一部分がキヤリア増倍処理に寄与
し、新たな電子および新たなホールの双方を生ぜ
しめる。電子の流れは過大電圧の一部およびこれ
に関連する電荷を除去する作用をする。しかしよ
り重要なことに補助電界効果トランジスタを流れ
る電流によりホールを過剰に発生せしめる。これ
らのホールはベース領域１０を経て大地に流れ
る。ラテラルバイポーラ安全トランジスタおよび
その作動の説明から明らかなようにホール電流は
コレクタ―ベース接合を流れる余分な漏洩電流を
生ぜしめる。
ス領域との間に印加される合体の補助電界効果ト
ランジスタにより既知のラテラルバイポーラトラ
ンジスタを改善する。この補助電界効果トランジ
スタのしきい値電圧はコレクタ―ベース接合のな
だれ降服電圧よりも低く選択する。従つて、電圧
が増大すると、この電圧がしきい値電圧に達する
瞬時でコレクタ―ベース接合のなだれ降服が生じ
る前に補助電界効果トランジスタが導通するよう
になる。電子はエミツタ兼ソース領域から補助電
界効果トランジスタのチヤネル内に且つコレクタ
―ベース接合（ドレイン―基板接合）に向けてこ
の補助電界効果トランジスタを流れる。これらの
電子の少くとも一部分がキヤリア増倍処理に寄与
し、新たな電子および新たなホールの双方を生ぜ
しめる。電子の流れは過大電圧の一部およびこれ
に関連する電荷を除去する作用をする。しかしよ
り重要なことに補助電界効果トランジスタを流れ
る電流によりホールを過剰に発生せしめる。これ
らのホールはベース領域１０を経て大地に流れ
る。ラテラルバイポーラ安全トランジスタおよび
その作動の説明から明らかなようにホール電流は
コレクタ―ベース接合を流れる余分な漏洩電流を
生ぜしめる。
補助電界効果トランジスタのしきい値電圧（第
３図の点２０１）よりも高い電圧では本発明によ
る安全装置を流れる電流は通常の構造のラテラル
安全トランジスタにおけるよりも急激に増大す
る。従つて本発明により改善した安全トランジス
タは通常の安全トランジスタよりも低い電圧（第
３図の点２０５）で遷移状態（第３図に点線で線
図的に示す）に入り、従つて曲線２０３で示すラ
テラルバイポーラトランジスタのオン状態に切換
わる。補助電界効果トランジスタは追加のベース
電流源を構成し、従つてバイポーラトランジスタ
をオフすなわち阻止状態からオンすなわち導通容
易状態に切換えるこのバイポーラトランジスタの
スイツチング速度を速める。実際の切換えはより
一層低い電圧レベルで生じる。ラテラルバイポー
ラトランジスタが約20ボルトでスイツチ・オンさ
れる前述した装置の場合、補助電界効果トランジ
スタを追加することによりこのスイツチング電圧
は約17ボルトに改善される。
３図の点２０１）よりも高い電圧では本発明によ
る安全装置を流れる電流は通常の構造のラテラル
安全トランジスタにおけるよりも急激に増大す
る。従つて本発明により改善した安全トランジス
タは通常の安全トランジスタよりも低い電圧（第
３図の点２０５）で遷移状態（第３図に点線で線
図的に示す）に入り、従つて曲線２０３で示すラ
テラルバイポーラトランジスタのオン状態に切換
わる。補助電界効果トランジスタは追加のベース
電流源を構成し、従つてバイポーラトランジスタ
をオフすなわち阻止状態からオンすなわち導通容
易状態に切換えるこのバイポーラトランジスタの
スイツチング速度を速める。実際の切換えはより
一層低い電圧レベルで生じる。ラテラルバイポー
ラトランジスタが約20ボルトでスイツチ・オンさ
れる前述した装置の場合、補助電界効果トランジ
スタを追加することによりこのスイツチング電圧
は約17ボルトに改善される。
上述した説明は本発明による半導体装置の作動
の可能な一例に関するものである。従つて本発明
は上述した説明にのみ限定されるものではない。
本発明を用いて補助電界効果トランジスタを合体
させることによりこの補助電界効果トランジスタ
がない場合よりも低い電圧でオン状態に切換わる
改善したラテラルバイポーラトランジスタが得ら
れる。補助電界効果トランジスタを存在させるこ
とにより、例えばバイポーラトランジスタのコレ
クタ―ベース接合のなだれ降服電圧を殆んど変化
させることはない。
の可能な一例に関するものである。従つて本発明
は上述した説明にのみ限定されるものではない。
本発明を用いて補助電界効果トランジスタを合体
させることによりこの補助電界効果トランジスタ
がない場合よりも低い電圧でオン状態に切換わる
改善したラテラルバイポーラトランジスタが得ら
れる。補助電界効果トランジスタを存在させるこ
とにより、例えばバイポーラトランジスタのコレ
クタ―ベース接合のなだれ降服電圧を殆んど変化
させることはない。
本発明による安全装置を具える半導体装置の上
述した好適例は、本発明によつて余分な工程を必
要とすることなく他の回路素子、例えば電界効果
トランジスタ、ダイオードおよび抵抗と一緒に同
じ半導体本体内および上に形成しうる。
述した好適例は、本発明によつて余分な工程を必
要とすることなく他の回路素子、例えば電界効果
トランジスタ、ダイオードおよび抵抗と一緒に同
じ半導体本体内および上に形成しうる。
次に安全装置の製造工程を、半導体装置の種々
の製造段階を線図的に示す第４〜８図につき簡単
に説明する。
の製造段階を線図的に示す第４〜８図につき簡単
に説明する。
出発材料は半導体本体７、例えば約10Ω―cmの
固有抵抗を有するｐ導電型の珪素基板とする。基
板７の表面１１はイオン注入および酸化に対して
マスクする層で被覆する。このマスク層は、例え
ば気相からの化学的堆積により通常のようにして
設けた約400Åの厚さの酸化珪素膜１８および約
750Åの厚さの窒化珪素膜１９を有する。次にこ
のマスク層１８，１９に孔を形成し、30KeVお
よび2.4×1013cm-2のドーズ量で硼素をイオン注入
することによりこの孔内にｐ導電型の高ドーブ
（多量にドーピングされた）区域２０を形成する。
厚さの少くとも一部分に亘つて基板内埋設された
約0.5ミクロンの厚さの酸化珪素の厚肉絶縁層１
４は熱酸化により得る（第４図参照）。この酸化
珪素層１４はフイールドパツシペーシヨンの為の
部分（フイールド酸化物）４２４と、安全装置の
電界効果トランジスタの為の部分４１４とを有す
る。ｐ導電型の高ドープ区域２０は半導体装置の
作動中にフイールド酸化物４２４の下側に不所望
なチヤネルが形成されるのを防止する作用をす
る。窒化珪素膜１９および酸化珪素膜１８を有す
るマスク層は少くとも部分的に除去し、回路素子
１および安全装置４に対する半導体区域を設ける
べき領域において半導体本体の表面１１を選択的
に露出させるようにする（第５図参照）。
固有抵抗を有するｐ導電型の珪素基板とする。基
板７の表面１１はイオン注入および酸化に対して
マスクする層で被覆する。このマスク層は、例え
ば気相からの化学的堆積により通常のようにして
設けた約400Åの厚さの酸化珪素膜１８および約
750Åの厚さの窒化珪素膜１９を有する。次にこ
のマスク層１８，１９に孔を形成し、30KeVお
よび2.4×1013cm-2のドーズ量で硼素をイオン注入
することによりこの孔内にｐ導電型の高ドーブ
（多量にドーピングされた）区域２０を形成する。
厚さの少くとも一部分に亘つて基板内埋設された
約0.5ミクロンの厚さの酸化珪素の厚肉絶縁層１
４は熱酸化により得る（第４図参照）。この酸化
珪素層１４はフイールドパツシペーシヨンの為の
部分（フイールド酸化物）４２４と、安全装置の
電界効果トランジスタの為の部分４１４とを有す
る。ｐ導電型の高ドープ区域２０は半導体装置の
作動中にフイールド酸化物４２４の下側に不所望
なチヤネルが形成されるのを防止する作用をす
る。窒化珪素膜１９および酸化珪素膜１８を有す
るマスク層は少くとも部分的に除去し、回路素子
１および安全装置４に対する半導体区域を設ける
べき領域において半導体本体の表面１１を選択的
に露出させるようにする（第５図参照）。
半導体本体の第１領域４０１は回路素子、本例
の場合電界効果トランジスタ１を設ける為のもの
である。
の場合電界効果トランジスタ１を設ける為のもの
である。
半導体本体の第２領域４０４は安全装置４を設
ける為のものである。この第２領域４０４はラテ
ラルバイポーラトランジスタ５のエミツタ区域お
よびコレクタ区域を設ける為の２つの露出部分を
有する。
ける為のものである。この第２領域４０４はラテ
ラルバイポーラトランジスタ５のエミツタ区域お
よびコレクタ区域を設ける為の２つの露出部分を
有する。
これらの２つの露出部分間には厚肉の酸化珪素
層１４の部分４１４を存在させ、この部分４１４
を以つて補助電界効果トランジスタ６の厚肉ゲー
ト絶縁層の一部を構成する。
層１４の部分４１４を存在させ、この部分４１４
を以つて補助電界効果トランジスタ６の厚肉ゲー
ト絶縁層の一部を構成する。
第１領域４０１内には、熱酸化により設けた約
500Åの厚さの酸化珪素層を有する薄肉ゲート絶
縁体１１４と、通常の方法を用いた堆積により設
けた約0.4ミクロンの厚さの多結晶珪素層を有す
るゲート電極１１５とを形成する。この珪素ゲー
ト電極には燐を多量にドーピングする（第５図参
照）。
500Åの厚さの酸化珪素層を有する薄肉ゲート絶
縁体１１４と、通常の方法を用いた堆積により設
けた約0.4ミクロンの厚さの多結晶珪素層を有す
るゲート電極１１５とを形成する。この珪素ゲー
ト電極には燐を多量にドーピングする（第５図参
照）。
領域４０１および４０４における基板７の露出
表面部分内にはｎ導電型を与えるドーピング不純
物を導入し、電界効果トランジスタ１のソース領
域１１２およびドレイン領域１１３とバイポーラ
トランジスタ５のエミツタ区域８およびコレクタ
区域９とを同時に形成する。本例ではこのドーピ
ング処理に対しゲート電極１１５も露出させる。
表面部分内にはｎ導電型を与えるドーピング不純
物を導入し、電界効果トランジスタ１のソース領
域１１２およびドレイン領域１１３とバイポーラ
トランジスタ５のエミツタ区域８およびコレクタ
区域９とを同時に形成する。本例ではこのドーピ
ング処理に対しゲート電極１１５も露出させる。
本例では、ｎ導電型を与えるドーピング不純物
を砒素とする。この処理では100KeVのエネルギ
ーおよび５×1015cm-2のドーズ量を用いて砒素イ
オンを注入する（第５図参照）。
を砒素とする。この処理では100KeVのエネルギ
ーおよび５×1015cm-2のドーズ量を用いて砒素イ
オンを注入する（第５図参照）。
次に半導体本体を熱処理して注入された不純物
を活性化する。この熱処理中、多結晶珪素のゲー
ト電極層１１５の露出表面上と、ドーピングされ
たｎ導電型の領域の露出表面上とに厚肉に熱成長
された約0.1ミクロンの酸化珪素層１１６が形成
される（第６図参照）。
を活性化する。この熱処理中、多結晶珪素のゲー
ト電極層１１５の露出表面上と、ドーピングされ
たｎ導電型の領域の露出表面上とに厚肉に熱成長
された約0.1ミクロンの酸化珪素層１１６が形成
される（第６図参照）。
次に気相からの化学的堆積により半導体本体の
全表面上に約0.4ミクロンの厚さの酸化珪素層４
３４を設ける（第７図参照）。
全表面上に約0.4ミクロンの厚さの酸化珪素層４
３４を設ける（第７図参照）。
ゲート電極１１５、エミツタ区域８およびコレ
クタ区域９の表面の一部分を露出する接点孔を形
成した後、気相からの堆積により半導体本体の表
面上に導電層４０２を設ける。この層４０２に対
しては金属層、例えばアルミニウム層を用いるこ
とができる。この金属層４０２はコレクタ区域９
上の第１導電層１５、エミツタ区域８上の第２導
電層１６および厚肉ゲート絶縁層４１４上の第３
導電層１７を有する接続パターンを形成するよう
にパターン化する（第８図参照）。第１および第
３導電層１５および１７は互いに導電的に接続
し、これらの双方が、電界効果トランジスタ１の
ゲート電極１１５に接続されている第１電極２
（第１図に示す）に属するようにする。
クタ区域９の表面の一部分を露出する接点孔を形
成した後、気相からの堆積により半導体本体の表
面上に導電層４０２を設ける。この層４０２に対
しては金属層、例えばアルミニウム層を用いるこ
とができる。この金属層４０２はコレクタ区域９
上の第１導電層１５、エミツタ区域８上の第２導
電層１６および厚肉ゲート絶縁層４１４上の第３
導電層１７を有する接続パターンを形成するよう
にパターン化する（第８図参照）。第１および第
３導電層１５および１７は互いに導電的に接続
し、これらの双方が、電界効果トランジスタ１の
ゲート電極１１５に接続されている第１電極２
（第１図に示す）に属するようにする。
第２導電層１６はバイポーラ安全トランジスタ
５のエミツタ区域８に導電的に接続し、この第２
導電層１６が第１図に示す第２電極３に属するよ
うにする。この電極３は基準電位点、例えば大地
に接続することができる。しかし、安全トランジ
スタは電極を外部接続することなく電極２および
３間の電位差を安全値に制限する。
５のエミツタ区域８に導電的に接続し、この第２
導電層１６が第１図に示す第２電極３に属するよ
うにする。この電極３は基準電位点、例えば大地
に接続することができる。しかし、安全トランジ
スタは電極を外部接続することなく電極２および
３間の電位差を安全値に制限する。
本発明の範囲内で安全装置が追加の製造工程を
必要とすることなく得られるようにするのが有利
である。安全装置は回路素子と同じ方法で得られ
る。すなわち、バイポーラトランジスタのエミツ
タ区域８およびコレクタ区域９と電界効果トラン
ジスタのソース領域１１２およびドレイン領域１
１３とは同時に形成される。
必要とすることなく得られるようにするのが有利
である。安全装置は回路素子と同じ方法で得られ
る。すなわち、バイポーラトランジスタのエミツ
タ区域８およびコレクタ区域９と電界効果トラン
ジスタのソース領域１１２およびドレイン領域１
１３とは同時に形成される。
電界効果トランジスタの薄肉ゲート絶縁体１１
４およびゲート電極１１５は予め決定された回路
素子の特性に応じて通常の方法、例えば熱酸化お
よび堆積によつて設ける。更に、安全装置４の厚
肉ゲート絶縁層の部分４１４およびフイールド酸
化物層の部分４２４は窒化珪素膜１９をマスクと
して用いて熱酸化により同時に形成する。
４およびゲート電極１１５は予め決定された回路
素子の特性に応じて通常の方法、例えば熱酸化お
よび堆積によつて設ける。更に、安全装置４の厚
肉ゲート絶縁層の部分４１４およびフイールド酸
化物層の部分４２４は窒化珪素膜１９をマスクと
して用いて熱酸化により同時に形成する。
部分４１４を補助電界効果トランジスタのゲー
ト絶縁層の副層として用いる理由は、常規の動作
電圧が電極２および３間に印加されている際に安
全装置がこれら電極２および３間に漏洩通路を形
成しない程度に補助電界効果トランジスタのしき
い値電圧を充分高くする必要があるということで
ある。関連の集積回路の常規作動中は、安全装置
をオフ状態にする必要がある。このようにできる
場合は、例えば補助電界効果トランジスタのしき
い値電圧と、安全装置をオン状態に切換える電圧
（第３図の点２０５）とが集積回路の供給電圧よ
りも高い場合である。これらの２つの電圧の各々
は、フイールド酸化物領域内に（従つて絶縁層１
４；４２４，４３４の下側に）寄生のチヤネルを
形成するしきい値電圧（好ましくは最小のしきい
値電圧）にほぼ等しく或いは少くとも等しくする
のが好ましい。上述した例では、ゲート電極１１
５と同時に設けられるも熱酸化物４２４上に存在
する多結晶珪素細条の下方に寄生のチヤネルを形
成するしきい値電圧は約12ボルトであつた。
ト絶縁層の副層として用いる理由は、常規の動作
電圧が電極２および３間に印加されている際に安
全装置がこれら電極２および３間に漏洩通路を形
成しない程度に補助電界効果トランジスタのしき
い値電圧を充分高くする必要があるということで
ある。関連の集積回路の常規作動中は、安全装置
をオフ状態にする必要がある。このようにできる
場合は、例えば補助電界効果トランジスタのしき
い値電圧と、安全装置をオン状態に切換える電圧
（第３図の点２０５）とが集積回路の供給電圧よ
りも高い場合である。これらの２つの電圧の各々
は、フイールド酸化物領域内に（従つて絶縁層１
４；４２４，４３４の下側に）寄生のチヤネルを
形成するしきい値電圧（好ましくは最小のしきい
値電圧）にほぼ等しく或いは少くとも等しくする
のが好ましい。上述した例では、ゲート電極１１
５と同時に設けられるも熱酸化物４２４上に存在
する多結晶珪素細条の下方に寄生のチヤネルを形
成するしきい値電圧は約12ボルトであつた。
本発明による安全装置の好適な形態では、オン
状態（第３図の曲線２０３）にある安全装置のコ
レクタ―エミツタ電圧をも供給電圧よりも高くす
る。この場合には、安全装置は過大サージ電圧が
消滅した後に自動的にオフ状態に復帰する。
状態（第３図の曲線２０３）にある安全装置のコ
レクタ―エミツタ電圧をも供給電圧よりも高くす
る。この場合には、安全装置は過大サージ電圧が
消滅した後に自動的にオフ状態に復帰する。
補助電界効果トランジスタは、コレクタ―ベー
ス電圧が空乏層においてキヤリアの増倍を行なわ
しめるのに充分高い場合にのみ導電するようにす
るのが有利である。これと関連して補助電界効果
トランジスタのしきい値電圧をオン状態における
安全装置のコレクタ―エミツタ電圧に少くとも等
しくするのが好ましい。
ス電圧が空乏層においてキヤリアの増倍を行なわ
しめるのに充分高い場合にのみ導電するようにす
るのが有利である。これと関連して補助電界効果
トランジスタのしきい値電圧をオン状態における
安全装置のコレクタ―エミツタ電圧に少くとも等
しくするのが好ましい。
安全装置に存在する絶縁層の厚さは電極２の導
電層の下側に存在する絶縁層の最も薄肉な部分の
厚さよりも厚くするのが好ましい。換言すれば、
安全装置の絶縁層部分は、電気的な破壊から保護
する必要のあるいかなる誘電体層部分およびいか
なる絶縁層部分の双方またはいずれか一方の場合
よりも高い電圧に耐えうるようにするのが好まし
い。
電層の下側に存在する絶縁層の最も薄肉な部分の
厚さよりも厚くするのが好ましい。換言すれば、
安全装置の絶縁層部分は、電気的な破壊から保護
する必要のあるいかなる誘電体層部分およびいか
なる絶縁層部分の双方またはいずれか一方の場合
よりも高い電圧に耐えうるようにするのが好まし
い。
補助電界効果トランジスタには多結晶ゲートを
用いることができるも、上述した例の構成の方が
好ましい。珪素ゲートを補助電界効果トランジス
タに珪素ゲート１１５と同時に設ける場合には、
補助電界効果トランジスタのしきい値電圧は上述
した好適例の場合よりも低くなり、多分必要な或
いは望ましい値よりも低くなるであろう。しかし
この点を考慮しなくても、二重層４１４，４３４
をゲート誘電体として用いることにより他の問題
が解決される。一般に知られているように、局部
的に熱成長された酸化物層は酸化物の縁部でいわ
ゆる鳥のくちばしの形状を呈する傾向にある。更
にゲート電極１７がエミツタ区域８およびコレク
タ区域９間の全間隔を橋渡しし、過大電圧によ
り、ソース領域８をドレイン領域９の空乏領域に
容易に連結する導電チヤネルを制御的に誘起させ
るようにするのが好ましい。従つて、多結晶ゲー
トを鳥のくちばし状の薄肉酸化物上に延在させる
ことを殆んど避けることができない。前述したよ
うにこのような薄肉酸化物層が安全装置内に存在
することにより安全装置の信頼性を著るしく悪く
するおそれがある。この理由およびその他の理由
で、補助電界効果トランジスタのゲート電極１７
を集積回路の第２接続レベルに存在する導電細条
と同時に設けるのが好ましく、これらの導電細条
はゲート電極１１５および半導体区域８，９，１
１２および１１３に接点を形成するのに用いるこ
とができる。この場合には、第１および第２接続
レベルの導電細条を互いに分離する絶縁層を用い
て補助電界効果トランジスタのゲート誘電体の副
層を形成することができる。前述した例で示すよ
うにゲート誘電体は２つの絶縁層４１４および４
３４を以つて構成し、副層４１４は熱成長させ、
副層４３４は堆積する。
用いることができるも、上述した例の構成の方が
好ましい。珪素ゲートを補助電界効果トランジス
タに珪素ゲート１１５と同時に設ける場合には、
補助電界効果トランジスタのしきい値電圧は上述
した好適例の場合よりも低くなり、多分必要な或
いは望ましい値よりも低くなるであろう。しかし
この点を考慮しなくても、二重層４１４，４３４
をゲート誘電体として用いることにより他の問題
が解決される。一般に知られているように、局部
的に熱成長された酸化物層は酸化物の縁部でいわ
ゆる鳥のくちばしの形状を呈する傾向にある。更
にゲート電極１７がエミツタ区域８およびコレク
タ区域９間の全間隔を橋渡しし、過大電圧によ
り、ソース領域８をドレイン領域９の空乏領域に
容易に連結する導電チヤネルを制御的に誘起させ
るようにするのが好ましい。従つて、多結晶ゲー
トを鳥のくちばし状の薄肉酸化物上に延在させる
ことを殆んど避けることができない。前述したよ
うにこのような薄肉酸化物層が安全装置内に存在
することにより安全装置の信頼性を著るしく悪く
するおそれがある。この理由およびその他の理由
で、補助電界効果トランジスタのゲート電極１７
を集積回路の第２接続レベルに存在する導電細条
と同時に設けるのが好ましく、これらの導電細条
はゲート電極１１５および半導体区域８，９，１
１２および１１３に接点を形成するのに用いるこ
とができる。この場合には、第１および第２接続
レベルの導電細条を互いに分離する絶縁層を用い
て補助電界効果トランジスタのゲート誘電体の副
層を形成することができる。前述した例で示すよ
うにゲート誘電体は２つの絶縁層４１４および４
３４を以つて構成し、副層４１４は熱成長させ、
副層４３４は堆積する。
また二重層の誘電体４１４，４３４は、例えば
電界効果トランジスタ１のしきい値電圧に比べて
高く補助電界効果トランジスタにとつて望ましい
しきい値電圧が得られるようにする為に用いるも
のである。補助電界効果トランジスタのしきい値
電圧は、絶縁層４１４，４３４およびゲート電極
１７の下側のベース領域１０内に一層多くドーピ
ングした区域を設けることにより更に高めること
ができる。このような一層多くドーピングした区
域は前述した例のようにフイールド酸化物の下側
のチヤネルストツパ領域２０と同時に設けること
ができる。しかし、特別な注入処理により補助電
界効果トランジスタのしきい値を所望値に調整し
うるようにすることもできる。
電界効果トランジスタ１のしきい値電圧に比べて
高く補助電界効果トランジスタにとつて望ましい
しきい値電圧が得られるようにする為に用いるも
のである。補助電界効果トランジスタのしきい値
電圧は、絶縁層４１４，４３４およびゲート電極
１７の下側のベース領域１０内に一層多くドーピ
ングした区域を設けることにより更に高めること
ができる。このような一層多くドーピングした区
域は前述した例のようにフイールド酸化物の下側
のチヤネルストツパ領域２０と同時に設けること
ができる。しかし、特別な注入処理により補助電
界効果トランジスタのしきい値を所望値に調整し
うるようにすることもできる。
ベース領域１０における一層多くドーピングし
た区域が半導体表面に沿つてコレクタ区域９まで
延在する場合には、コレクタ―ベースなだれ降服
電圧が減少する。この手段は第３図の点２０４や
点２０５をも低電圧の方向に偏移させるのに適し
た手段である。
た区域が半導体表面に沿つてコレクタ区域９まで
延在する場合には、コレクタ―ベースなだれ降服
電圧が減少する。この手段は第３図の点２０４や
点２０５をも低電圧の方向に偏移させるのに適し
た手段である。
前述した例の安全装置において用いられている
ような一層多くドーピングした区域はしきい値電
圧の増大となだれ降服電圧およびスイツチング電
圧の減少との双方を達成する。しきい値電圧は、
ソース領域の付近にｐ型ドーピング不純物を選択
的に与えることにより、例えばエミツタ区域８を
得るのに用いたのと同じ窓を経てｐ型ドーピング
不純物を導入することにより独立に高めることが
できる。同様にｐ型ドーピング不純物をコレクタ
区域９の付近に選択的に与えることによりなだれ
降服電圧およびスイツチング電圧をしきい値電圧
からほぼ独立して減少せしめることができる。後
者の場合には、一層多くドーピングしたｐ型区域
を、コレクタ―ベース接合に隣接するように且つ
ラテラルバイポーラトランジスタのコレクタ―エ
ミツタ電圧にほぼ等しい或いはこのコレクタ―エ
ミツタ電圧よりも高い電圧が印加された際に上記
の一層多くドーピングしたｐ型区域が完全に或い
はほぼ完全に空乏化されるように設けるのが好ま
しい。換言すれば、安全装置がオン状態の場合に
一層多くドーピングした区域がコレクタ―ベース
接合の空乏領域内に存在し、この一層多くドーピ
ングした区域が補助電界効果トランジスタの実際
のチヤネル領域内に全く或いは殆んど延在しない
ようにするのが好ましい。
ような一層多くドーピングした区域はしきい値電
圧の増大となだれ降服電圧およびスイツチング電
圧の減少との双方を達成する。しきい値電圧は、
ソース領域の付近にｐ型ドーピング不純物を選択
的に与えることにより、例えばエミツタ区域８を
得るのに用いたのと同じ窓を経てｐ型ドーピング
不純物を導入することにより独立に高めることが
できる。同様にｐ型ドーピング不純物をコレクタ
区域９の付近に選択的に与えることによりなだれ
降服電圧およびスイツチング電圧をしきい値電圧
からほぼ独立して減少せしめることができる。後
者の場合には、一層多くドーピングしたｐ型区域
を、コレクタ―ベース接合に隣接するように且つ
ラテラルバイポーラトランジスタのコレクタ―エ
ミツタ電圧にほぼ等しい或いはこのコレクタ―エ
ミツタ電圧よりも高い電圧が印加された際に上記
の一層多くドーピングしたｐ型区域が完全に或い
はほぼ完全に空乏化されるように設けるのが好ま
しい。換言すれば、安全装置がオン状態の場合に
一層多くドーピングした区域がコレクタ―ベース
接合の空乏領域内に存在し、この一層多くドーピ
ングした区域が補助電界効果トランジスタの実際
のチヤネル領域内に全く或いは殆んど延在しない
ようにするのが好ましい。
本発明は上述した例に限定されず、幾多の変更
を加えうること明らかである。例えば安全装置を
半導体装置の出力電極および給電電極の双方また
はいずれか一方を過大電圧から保護するのに用い
ることもできる。更に、ベース領域１０は必ずし
も基板領域７の一部分を以つて構成する必要はな
い。例えば相補型電界効果トランジスタを有する
集積回路の場合には、ベース領域１０は、ｎチヤ
ネルトランジスタを内部に設けるのに用いる島領
域に類似のｐ型島領域（タブまたはウエルとも称
する）を以つて構成することができる。
を加えうること明らかである。例えば安全装置を
半導体装置の出力電極および給電電極の双方また
はいずれか一方を過大電圧から保護するのに用い
ることもできる。更に、ベース領域１０は必ずし
も基板領域７の一部分を以つて構成する必要はな
い。例えば相補型電界効果トランジスタを有する
集積回路の場合には、ベース領域１０は、ｎチヤ
ネルトランジスタを内部に設けるのに用いる島領
域に類似のｐ型島領域（タブまたはウエルとも称
する）を以つて構成することができる。
コレクタ区域９は所望に応じ例えば約200Ωの
抵抗を経て電極２（導電層１５或いは４０２）に
接続することができる。この場合補助電界効果ト
ランジスタのゲート電極１７は依然として電極２
に直接接続することができる。このような抵抗の
効果は、電極２に急速に立上るサージ電圧が生じ
た際に補助電界効果トランジスタのゲート―ソー
ス電圧がラテラルバイポーラトランジスタのコレ
クタ―ベース（またはコレクタ―エミツタ）電圧
よりも急速に立上るということである。この場
合、ラテラルバイポーラトランジスタのコレクタ
―ベース接合に降服が生じる前に補助電界効果ト
ランジスタがその導通容易状態に切換わるように
しうる。抵抗は例えば拡散抵抗として或いは多結
晶珪素抵抗として集積化しうる。
抵抗を経て電極２（導電層１５或いは４０２）に
接続することができる。この場合補助電界効果ト
ランジスタのゲート電極１７は依然として電極２
に直接接続することができる。このような抵抗の
効果は、電極２に急速に立上るサージ電圧が生じ
た際に補助電界効果トランジスタのゲート―ソー
ス電圧がラテラルバイポーラトランジスタのコレ
クタ―ベース（またはコレクタ―エミツタ）電圧
よりも急速に立上るということである。この場
合、ラテラルバイポーラトランジスタのコレクタ
―ベース接合に降服が生じる前に補助電界効果ト
ランジスタがその導通容易状態に切換わるように
しうる。抵抗は例えば拡散抵抗として或いは多結
晶珪素抵抗として集積化しうる。
前述した導電型は一例であり、他の導電型に変
えることができる。また他の材料を用いることも
できる。半導体材料は例えばゲルマニウム或いは
A〓―B〓化合物を以つて構成することもできる。
絶縁層としては窒化珪素或いは酸化アルミニウム
を用いることができる。フイールド領域内の絶縁
層は局部酸化以外の他の方法で得ることができ
る。また多結晶細条には適当な金属珪化物を設け
るか或いはこれらの多結晶細条の代りに適当な金
属珪化物を用いることができる。
えることができる。また他の材料を用いることも
できる。半導体材料は例えばゲルマニウム或いは
A〓―B〓化合物を以つて構成することもできる。
絶縁層としては窒化珪素或いは酸化アルミニウム
を用いることができる。フイールド領域内の絶縁
層は局部酸化以外の他の方法で得ることができ
る。また多結晶細条には適当な金属珪化物を設け
るか或いはこれらの多結晶細条の代りに適当な金
属珪化物を用いることができる。
第１図はラテラルバイポーラ安全トランジスタ
を有する本発明による半導体装置の一例を示す回
路図、第２図は第１図に示す半導体装置の線図的
断面図、第３図は第２図に示すような本発明によ
る安全装置の電流―電圧特性を示す線図、第４〜
８図は第２図に示す半導体装置を種々の製造工程
で示す線図的断面図である。 １…電界効果トランジスタ、２…第１電極、
３，３′…第２電極、４…安全装置、５…ラテラ
ルバイポーラトランジスタ、６…補助電界効果ト
ランジスタ装置、７…半導体本体、８…エミツタ
区域、９…コレクタ区域、１０…ベース領域、１
２…第1p―ｎ接合、１３…第2p―ｎ接合、１４
…絶縁層、１５，１６，１７…導電層、１８…酸
化珪素膜、１９…窒化珪素膜、２０…高ドープ区
域（チヤネルストツパ領域）、１１２…ソース領
域、１１３…ドレイン領域、１１４…ゲート絶縁
体、１１５…ゲート電極。
を有する本発明による半導体装置の一例を示す回
路図、第２図は第１図に示す半導体装置の線図的
断面図、第３図は第２図に示すような本発明によ
る安全装置の電流―電圧特性を示す線図、第４〜
８図は第２図に示す半導体装置を種々の製造工程
で示す線図的断面図である。 １…電界効果トランジスタ、２…第１電極、
３，３′…第２電極、４…安全装置、５…ラテラ
ルバイポーラトランジスタ、６…補助電界効果ト
ランジスタ装置、７…半導体本体、８…エミツタ
区域、９…コレクタ区域、１０…ベース領域、１
２…第1p―ｎ接合、１３…第2p―ｎ接合、１４
…絶縁層、１５，１６，１７…導電層、１８…酸
化珪素膜、１９…窒化珪素膜、２０…高ドープ区
域（チヤネルストツパ領域）、１１２…ソース領
域、１１３…ドレイン領域、１１４…ゲート絶縁
体、１１５…ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体本体を有し、少くとも１個の回路素子
を具える半導体装置であつて、前記の半導体本体
内に少くとも第１および第２の電極が設けられ、
前記の第１電極が前記の回路素子に接続され、前
記の第２電極の電圧に対して予め決定された値よ
りも高い過大電圧の発生から前記の第１電極を保
護する為に前記の第１および第２電極間に安全装
置が設けられ、該安全装置がラテラルバイポーラ
トランジスタを具え、該ラテラルバイポーラトラ
ンジスタが横方向で分離された位置で半導体本体
の表面に隣接する第１導電型のエミツタ区域およ
びコレクタ区域と、これらエミツタ区域およびコ
レクタ区域に隣接してこれらエミツタ区域および
コレクタ区域と第１および第2p―ｎ接合をそれ
ぞれ形成する第２導電型のベース領域とを有し、
半導体本体の前記の表面上に絶縁層が設けられ、
前記のエミツタ区域およびコレクタ区域間のベー
ス領域が前記の絶縁層に隣接し、この絶縁層によ
り第１，第２および第３導電層を前記の半導体本
体から分離し、前記の第１電極が前記のコレクタ
区域に接続されている前記の第１導電層を有し、
前記の第２電極が前記のエミツタ区域に接続され
ている前記の第２導電層を有し、前記の第３導電
層は前記のベース領域の上方で前記のエミツタ区
域およびコレクタ区域間に延在しており、前記の
第2p―ｎ接合が前記のラテラルバイポーラトラ
ンジスタの導通状態の際のこのラテラルバイポー
ラトランジスタのコレクタ―エミツタ電圧よりも
高い降服電圧を有するようにした半導体装置にお
いて、前記の第１および第３導電層を互いに導電
的に接続し、これら第１および第３導電層が前記
の第１電極に含まれ、前記の第３導電層が補助電
界効果トランジスタ装置のゲート電極を構成し、
該補助電界効果トランジスタ装置が更にソース領
域として前記のエミツタ区域をまたドレイン領域
として前記のコレクタ区域を有し、この補助電界
効果トランジスタ装置が前記の第2p―ｎ接合の
前記の降服電圧よりも低いしきい値電圧を有する
ようにしたことを特徴とする半導体装置。 ２ 特許請求の範囲第１項に記載の半導体装置に
おいて、前記の補助電界効果トランジスタ構造の
しきい値電圧が前記のラテラルバイポーラトラン
ジスタの導通状態の際のこのラテラルバイポーラ
トランジスタのコレクタ―エミツタ電圧に少くと
も等しいことを特徴とする半導体装置。 ３ 特許請求の範囲第１項または第２項記載の半
導体装置において、前記の回路素子が、第１導電
型のソースおよびドレイン領域と、薄肉のゲート
絶縁層と、ゲート電極とを有する電界効果トラン
ジスタ構造を有するようにしたことを特徴とする
半導体装置。 ４ 特許請求の範囲第３項に記載の半導体装置に
おいて、前記の安全装置のコレクタ区域およびエ
ミツタ区域間の前記のベース領域の上側で前記の
絶縁層が厚肉のゲート絶縁層を構成し、該ゲート
絶縁層の厚さが前記の回路素子の前記の薄肉ゲー
ト絶縁層の厚さよりも厚く且つ前記の第１および
第２導電層の下側の絶縁層の厚さに多くとも等し
くしたことを特徴とする半導体装置。 ５ 特許請求の範囲第４項に記載の半導体装置に
おいて、前記の回路素子のゲート電極が少くとも
部分的に絶縁層で被覆された第４導電層を有し、
前記の絶縁層が前記の第３導電層とベース領域と
の間に存在する部分をも有し、この部分が前記の
厚肉ゲート絶縁層の副層を構成するようにしたこ
とを特徴とする半導体装置。 ６ 特許請求の範囲第４項または第５項に記載の
半導体装置において、安全装置の前記のゲート絶
縁層が少くとも熱酸化により得た副層と、堆積に
より得た副層とを有するようにしたことを特徴と
する半導体装置。 ７ 特許請求の範囲第１〜６項のいずれか一項に
記載の半導体装置において、一層多くドーピング
した第２導電型の区域を、前記の回路素子が占め
る領域の外部で且つ前記の安全装置が占める領域
の外部で前記の絶縁層に隣接してこの絶縁層の下
側に少くとも局部的に存在させ、この一層多くド
ーピングした区域がこれに隣接する半導体本体の
部分よりも多くドーピングされているようにした
ことを特徴とする半導体装置。 ８ 特許請求の範囲第７項に記載の半導体装置に
おいて、エミツタ区域とコレクタ区域との間のベ
ース領域が、表面に隣接して一層多くのドーピン
グされた第２導電型の区域を有し、この区域は特
許請求の範囲第７項に記載の一層多くドーピング
した区域と同時に設けたことを特徴とする半導体
装置。 ９ 特許請求の範囲第１〜８項のいずれか一項に
記載の半導体装置において、ベース領域が、コレ
クタ区域に隣接し一層多くドーピングされた第２
導電型の区域を有し、この区域がこれに隣接する
ベース領域の部分よりも多くドーピングされてい
るようにしたことを特徴とする半導体装置。 １０ 特許請求の範囲第１〜９項のいずれか一項
に記載の半導体装置において、前記の補助電界効
果トランジスタのしきい値電圧を作動中半導体装
置に供給すべき供給電圧に少なくとも等しくした
ことを特徴とする半導体装置。 １１ 特許請求の範囲第１〜１０項のいずれか一
項に記載の半導体装置において、前記の補助電界
効果トランジスタのしきい値電圧を回路素子によ
り占められていない半導体本体の表面の領域内に
寄生のチヤネルを形成するしきい値電圧にほぼ等
しくしたことを特徴とする半導体装置。 １２ 特許請求の範囲第１〜１１項のいずれか一
項に記載の半導体装置において、前記の補助電界
効果トランジスタのしきい値電圧を回路素子によ
つて占められていない半導体本体の表面の領域内
に寄生のチヤネルを形成するしきい値電圧に少な
くとも等しくしたことを特徴とする半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8100347A NL8100347A (nl) | 1981-01-26 | 1981-01-26 | Halfgeleiderinrichting met een beveiligingsinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57143860A JPS57143860A (en) | 1982-09-06 |
| JPH0230584B2 true JPH0230584B2 (ja) | 1990-07-06 |
Family
ID=19836919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010833A Granted JPS57143860A (en) | 1981-01-26 | 1982-01-26 | Semiconductor device |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4697199A (ja) |
| EP (1) | EP0057024B1 (ja) |
| JP (1) | JPS57143860A (ja) |
| AU (1) | AU550015B2 (ja) |
| CA (1) | CA1180468A (ja) |
| DE (1) | DE3261244D1 (ja) |
| IE (1) | IE53096B1 (ja) |
| NL (1) | NL8100347A (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60123055A (ja) * | 1983-12-07 | 1985-07-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS60207383A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 半導体装置 |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| JPS63244874A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 入力保護回路 |
| US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
| JP2679046B2 (ja) * | 1987-05-22 | 1997-11-19 | ソニー株式会社 | メモリ装置 |
| US4812891A (en) * | 1987-12-17 | 1989-03-14 | Maxim Integrated Products | Bipolar lateral pass-transistor for CMOS circuits |
| EP0397780A4 (en) * | 1988-02-02 | 1991-09-18 | Analog Devices, Incorporated | Ic with means for reducing esd damage |
| US5141898A (en) * | 1988-02-02 | 1992-08-25 | Analog Devices, Incorporated | Integrated circuit with means for reducing ESD damage |
| US5089433A (en) * | 1988-08-08 | 1992-02-18 | National Semiconductor Corporation | Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture |
| EP0355501B1 (de) * | 1988-08-16 | 1994-02-16 | Siemens Aktiengesellschaft | Bipolartransistor als Schutzelement für integrierte Schaltungen |
| NL8900239A (nl) * | 1989-02-01 | 1990-09-03 | Philips Nv | Protectie-element en werkwijze ter vervaardiging daarvan. |
| US5225896A (en) * | 1989-02-01 | 1993-07-06 | U.S. Philips Corporation | Protection element and method of manufacturing same |
| JPH0821840B2 (ja) * | 1989-12-07 | 1996-03-04 | 富士電機株式会社 | パワー半導体装置のスナバ回路 |
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| US5436183A (en) * | 1990-04-17 | 1995-07-25 | National Semiconductor Corporation | Electrostatic discharge protection transistor element fabrication process |
| TW203148B (ja) * | 1991-03-27 | 1993-04-01 | American Telephone & Telegraph | |
| US5401997A (en) * | 1992-01-22 | 1995-03-28 | Integrated Device Technology, Inc. | ESD protection for poly resistor on oxide |
| JP2512118Y2 (ja) * | 1993-01-30 | 1996-09-25 | 寛 野垣内 | 内装用造作柱材 |
| US5459083A (en) * | 1993-03-01 | 1995-10-17 | Motorola, Inc. | Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor |
| US5733794A (en) * | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| KR100214235B1 (ko) * | 1995-05-24 | 1999-08-02 | 가네꼬 히사시 | 반도체 장치 및 그 제조방법 |
| JPH09312391A (ja) * | 1996-05-22 | 1997-12-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| EP0851552A1 (en) * | 1996-12-31 | 1998-07-01 | STMicroelectronics S.r.l. | Protection ciruit for an electric supply line in a semiconductor integrated device |
| US6153892A (en) * | 1998-02-12 | 2000-11-28 | Nec Corporation | Semiconductor device and method for manufacture thereof |
| US20140266393A1 (en) * | 2013-03-14 | 2014-09-18 | Linear Technology Corporation | Bipolar transistor with lowered 1/f noise |
| US10937785B2 (en) * | 2016-01-29 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165682A (en) * | 1979-06-11 | 1980-12-24 | Mitsubishi Electric Corp | Mos field effect semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
| US3407339A (en) * | 1966-05-02 | 1968-10-22 | North American Rockwell | Voltage protection device utilizing a field effect transistor |
| GB1170705A (en) * | 1967-02-27 | 1969-11-12 | Hitachi Ltd | An Insulated Gate Type Field Effect Semiconductor Device having a Breakdown Preventing Circuit Device and a method of manufacturing the same |
| GB1179388A (en) * | 1967-11-02 | 1970-01-28 | Ncr Co | Electrical Protective Circuit for Metal-Oxide-Semiconductor Transistors |
| US3673427A (en) * | 1970-02-02 | 1972-06-27 | Electronic Arrays | Input circuit structure for mos integrated circuits |
| JPS5410836B1 (ja) * | 1970-06-26 | 1979-05-10 | ||
| US3787717A (en) * | 1971-12-09 | 1974-01-22 | Ibm | Over voltage protection circuit lateral bipolar transistor with gated collector junction |
| FR2289051A1 (fr) * | 1974-10-22 | 1976-05-21 | Ibm | Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions |
| NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
| JPS53145486A (en) * | 1977-05-24 | 1978-12-18 | Mitsubishi Electric Corp | Protecting circuit using insulated gate field effect type transistors |
| JPS5563871A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Protector for field-effect transistor with insulated gate |
-
1981
- 1981-01-26 NL NL8100347A patent/NL8100347A/nl not_active Application Discontinuation
-
1982
- 1982-01-12 EP EP82200025A patent/EP0057024B1/en not_active Expired
- 1982-01-12 DE DE8282200025T patent/DE3261244D1/de not_active Expired
- 1982-01-21 CA CA000394612A patent/CA1180468A/en not_active Expired
- 1982-01-22 AU AU79741/82A patent/AU550015B2/en not_active Ceased
- 1982-01-25 IE IE142/82A patent/IE53096B1/en unknown
- 1982-01-26 JP JP57010833A patent/JPS57143860A/ja active Granted
-
1986
- 1986-07-22 US US06/889,288 patent/US4697199A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165682A (en) * | 1979-06-11 | 1980-12-24 | Mitsubishi Electric Corp | Mos field effect semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0057024B1 (en) | 1984-11-21 |
| JPS57143860A (en) | 1982-09-06 |
| IE53096B1 (en) | 1988-06-22 |
| DE3261244D1 (en) | 1985-01-03 |
| US4697199A (en) | 1987-09-29 |
| AU550015B2 (en) | 1986-02-27 |
| NL8100347A (nl) | 1982-08-16 |
| IE820142L (en) | 1982-07-26 |
| EP0057024A1 (en) | 1982-08-04 |
| CA1180468A (en) | 1985-01-02 |
| AU7974182A (en) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0230584B2 (ja) | ||
| US5502317A (en) | Silicon controlled rectifier and method for forming the same | |
| US6639284B1 (en) | Compensated-well electrostatic discharge protection structure | |
| US6548865B2 (en) | High breakdown voltage MOS type semiconductor apparatus | |
| US4595941A (en) | Protection circuit for integrated circuit devices | |
| US5372954A (en) | Method of fabricating an insulated gate bipolar transistor | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| US5701024A (en) | Electrostatic discharge (ESD) protection structure for high voltage pins | |
| JP2666996B2 (ja) | 放射線耐度改善型ｍｏｓトランジスタ | |
| US5686750A (en) | Power semiconductor device having improved reverse recovery voltage | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| JPH0324791B2 (ja) | ||
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| US5714783A (en) | Field-effect transistor | |
| US4868921A (en) | High voltage integrated circuit devices electrically isolated from an integrated circuit substrate | |
| US5949128A (en) | Bipolar transistor with MOS-controlled protection for reverse-biased emitter-base junction | |
| JPH0362028B2 (ja) | ||
| US3466511A (en) | Insulated gate field effect transistors with means preventing overvoltage feedthrough by auxiliary structure providing bipolar transistor action through substrate | |
| US4982259A (en) | Sensitive thyristor having improved noise-capability | |
| US5962898A (en) | Field-effect transistor | |
| US5155568A (en) | High-voltage semiconductor device | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6239547B2 (ja) | ||
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor |