JPH0821840B2 - パワー半導体装置のスナバ回路 - Google Patents
パワー半導体装置のスナバ回路Info
- Publication number
- JPH0821840B2 JPH0821840B2 JP1318466A JP31846689A JPH0821840B2 JP H0821840 B2 JPH0821840 B2 JP H0821840B2 JP 1318466 A JP1318466 A JP 1318466A JP 31846689 A JP31846689 A JP 31846689A JP H0821840 B2 JPH0821840 B2 JP H0821840B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- bipolar transistor
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
この発明は、パワー半導体装置をスイッチング素子と
して用いた電力変換装置において、このパワー半導体装
置に加わるスパイク電圧を抑制するためのスナバ回路に
関するもので、 特に小型化を可能としたパワー半導体装置のスナバ回
路に関する。 なお以下各図において同一の符号は同一もしくは相当
部分を示す。
して用いた電力変換装置において、このパワー半導体装
置に加わるスパイク電圧を抑制するためのスナバ回路に
関するもので、 特に小型化を可能としたパワー半導体装置のスナバ回
路に関する。 なお以下各図において同一の符号は同一もしくは相当
部分を示す。
従来のこの種のスナバ回路では、ダイオードおよび抵
抗とコンデンサとを、あるいはツエナダイオードとコン
デンサとを直列接続し、この直列回路を保護対象のパワ
ー半導体装置に並列に接続し、前記コンデンサへの充電
電流により、スパイクク電圧を抑制している。
抗とコンデンサとを、あるいはツエナダイオードとコン
デンサとを直列接続し、この直列回路を保護対象のパワ
ー半導体装置に並列に接続し、前記コンデンサへの充電
電流により、スパイクク電圧を抑制している。
しかしながら従来の前記のようなスナバ回路では、ダ
イオードのターンオン時の過渡順電圧が30〜60Vあり、
かつスナバ回路の配線のインダクタンスにより、スナバ
回路として動作するまでに60〜100V電圧が上昇する。ま
たダイオード，抵抗，コンデンサといった別々の部品を
接続するため小型化が困難であった。 そこでこの発明は上記問題点を除去し得るパワー半導
体装置のスナバ回路を提供することを課題とする。
イオードのターンオン時の過渡順電圧が30〜60Vあり、
かつスナバ回路の配線のインダクタンスにより、スナバ
回路として動作するまでに60〜100V電圧が上昇する。ま
たダイオード，抵抗，コンデンサといった別々の部品を
接続するため小型化が困難であった。 そこでこの発明は上記問題点を除去し得るパワー半導
体装置のスナバ回路を提供することを課題とする。
前記の課題を解決するために第１発明の回路は、『回
路を開閉するスイッチング手段としてのパワー半導体装
置（１など）に加わるスパイク電圧を吸収するスナバ回
路（01など）であって、 少なくとも前記パワー半導体装置のアノードおよびカ
ソードにそれぞれドレイン（コレクタ）およびソース
（エミッタ）が接続されたMOSFET（２など）（バイポー
ラトランジスタ（４など））と、 このMOSFET（バイポーラトランジスタ）のゲート（ベ
ース）・ソース（エミッタ）間に接続された抵抗（3,6
など）と、を備え、前記MOSFET（バイポーラトランジス
タ）はドレイン（コレクタ）とゲート（ベース）との間
への接合電流による接合容量の充電によりオンする』も
のとする。 また本第２発明の回路は、『回路を開閉するスイッチ
ング手段としてのパワー半導体装置（１など）に加わる
スパイク電圧を吸収するスナバ回路（01など）であっ
て、 少なくとも前記パワー半導体装置のアノードおよびカ
ソードにそれぞれコレクタおよびエミッタが接続された
バイポーラトランジスタ（４など）と、 このバイポーラトランジスタのベース・エミッタ間に
接続された抵抗（６など）と、該抵抗と並列に接続され
たコンデンサ（５など）と、を備え、前記バイポーラト
ランジスタはコレクタとベースとの間への接合電流によ
る接合容量の充電によりオンする』ものとする。
路を開閉するスイッチング手段としてのパワー半導体装
置（１など）に加わるスパイク電圧を吸収するスナバ回
路（01など）であって、 少なくとも前記パワー半導体装置のアノードおよびカ
ソードにそれぞれドレイン（コレクタ）およびソース
（エミッタ）が接続されたMOSFET（２など）（バイポー
ラトランジスタ（４など））と、 このMOSFET（バイポーラトランジスタ）のゲート（ベ
ース）・ソース（エミッタ）間に接続された抵抗（3,6
など）と、を備え、前記MOSFET（バイポーラトランジス
タ）はドレイン（コレクタ）とゲート（ベース）との間
への接合電流による接合容量の充電によりオンする』も
のとする。 また本第２発明の回路は、『回路を開閉するスイッチ
ング手段としてのパワー半導体装置（１など）に加わる
スパイク電圧を吸収するスナバ回路（01など）であっ
て、 少なくとも前記パワー半導体装置のアノードおよびカ
ソードにそれぞれコレクタおよびエミッタが接続された
バイポーラトランジスタ（４など）と、 このバイポーラトランジスタのベース・エミッタ間に
接続された抵抗（６など）と、該抵抗と並列に接続され
たコンデンサ（５など）と、を備え、前記バイポーラト
ランジスタはコレクタとベースとの間への接合電流によ
る接合容量の充電によりオンする』ものとする。
パワー半導体装置と並列にスナバ素子としてのMOSFET
またはバイポーラトランジスタ（以下MOSFET等という）
を接続し、高いdv/dtが印加された場合のみMOSFET等をO
Nさせ、配線に蓄えられたエネルギーをMOSFET等で消費
し、スパイク電圧を抑制する。 即ちMOSFETやバイポーラトランジスタのドレイン（コ
レクタ）とゲート（ベース）との間には接合容量（Cj）
があり、dv/dtが印加された場合、ｉ＝Cj×dv/dtの電流
が流れる。この電流ｉによってMOSFET又はバイポーラト
ランジスタをONさせることにより、dv/dtの抑制及びス
パイク電圧の抑制が可能となる。 このスナバ回路ではMOSFETやバイポーラトランジスタ
の過渡順電圧はほとんど無く、またスナバコンデンサを
用いていないため、回路の小型化が可能となる。従って
パワー半導体と一体にモジュール化することができる。
またはバイポーラトランジスタ（以下MOSFET等という）
を接続し、高いdv/dtが印加された場合のみMOSFET等をO
Nさせ、配線に蓄えられたエネルギーをMOSFET等で消費
し、スパイク電圧を抑制する。 即ちMOSFETやバイポーラトランジスタのドレイン（コ
レクタ）とゲート（ベース）との間には接合容量（Cj）
があり、dv/dtが印加された場合、ｉ＝Cj×dv/dtの電流
が流れる。この電流ｉによってMOSFET又はバイポーラト
ランジスタをONさせることにより、dv/dtの抑制及びス
パイク電圧の抑制が可能となる。 このスナバ回路ではMOSFETやバイポーラトランジスタ
の過渡順電圧はほとんど無く、またスナバコンデンサを
用いていないため、回路の小型化が可能となる。従って
パワー半導体と一体にモジュール化することができる。
以下第１図ないし第３図に基づいて本発明を説明す
る。第１図は本第１発明の第１の実施例としての、MOSF
ETを主体としたスナバ回路を示す。同図において１は保
護対象のパワー半導体装置（この例ではバイポーラトラ
ンジスタ）、01（01A）はスナバ回路である。同図にお
いてはパワー半導体装置１のコレクタＣ−エミッタＥ間
に並列にMOSFET2を接続する。そしてMOSFET2のゲートＧ
−ソースＳ間に抵抗３を接続する。 なお8,9はそれぞれパワー半導体装置１のコレクタ端
子，エミッタ端子である。 パワー半導体装置１の両端（コレクタＣ−エミッタＥ
間）に急峻なdv/dtが印加された時、MOSFET2内の接合電
流ｉは、そのドレイン・ゲート間の接合容量（図外）を
充電し、これによりMOSFET2はONする。dv/dtがなくなっ
た後、接合容量の電荷は抵抗３を介し放電し、MOSFETは
OFFする。従って抵抗３の値によって、MOSFET2のON期間
を制御でき、MOSFET2によって消費させるエネルギ量を
コントロールし、スパイク電圧の値をコントロールでき
る。 第２図は本第１発明の第２の実施例としての、バイポ
ーラトランジスタを主体としたスナバ回路を示す。同図
においては01（01B）がスナバ回路であり、スナバ用素
子としてのバイポーラトランジスタ４のコレクタＣとエ
ミッタＥとがそれぞれパワー半導体１のコレクタＣとエ
ミッタＥとに接合されている。この場合、トランジスタ
４のベースＢ−エミッタＥ間に並列にそれぞれコンデン
サ５と抵抗６とが接続されている。 この第２図においてもパワー半導体装置にdv/dtが印
加されたときバイポーラトランジスタ４内のコレクタ・
ベース間の接合容量に電流が流れてバイポーラトランジ
スタ４がONする。このときこの接合容量を充電する電流
の一部はコンデンサ５を充電する。これによりdv/dtが
消失したのちもこのコンデンサ５の充電々荷が抵抗６の
ほか、バイポーラトランジスタ４のベース・エミッタ回
路に放電することによって、このトランジスタ４はしば
らくはON状態を保つ。従ってこのコンデンサ５と抵抗６
の値の選択によって、トランジスタ４のON期間をコント
ロールすることができる。但しコンデンサ５は本発明に
必須のものではない。 第３図は本第２発明の一実施例としての構成図で、こ
の図は第１図または第２図に示した回路とフリーホイー
ルダイオードとを１チップ内に構成し、パワー半導体装
置のモジュール内に納めた例を示す。第３図において１
は前記フリーホイールダイオードと一体化されたパワー
半導体装置、01Cは１チップ化されたスナバ回路、10は
放熱用ベースである。 これによれば、上記の第１発明のスナバ回路をさらに
前記パワー半導体装置１の放熱用ベース10の上に前記パ
ワー半導体装置１と一体のモジュールとして配設された
ものとしたので、 外付けのスナバ回路は不要にできる。またこのスナバ
回路がスパイク電圧を吸収すると同時に発生するエネル
ギを放熱フィンから大気中へ放熱でき、またパワー半導
体装置のモジュール内のコレクタ端子8,エミッタ端子９
の配線インダクタンスにより発生するスパイク電圧を抑
制し、パワー半導体装置の過電圧による破壊を確実に防
止することが可能となる。
る。第１図は本第１発明の第１の実施例としての、MOSF
ETを主体としたスナバ回路を示す。同図において１は保
護対象のパワー半導体装置（この例ではバイポーラトラ
ンジスタ）、01（01A）はスナバ回路である。同図にお
いてはパワー半導体装置１のコレクタＣ−エミッタＥ間
に並列にMOSFET2を接続する。そしてMOSFET2のゲートＧ
−ソースＳ間に抵抗３を接続する。 なお8,9はそれぞれパワー半導体装置１のコレクタ端
子，エミッタ端子である。 パワー半導体装置１の両端（コレクタＣ−エミッタＥ
間）に急峻なdv/dtが印加された時、MOSFET2内の接合電
流ｉは、そのドレイン・ゲート間の接合容量（図外）を
充電し、これによりMOSFET2はONする。dv/dtがなくなっ
た後、接合容量の電荷は抵抗３を介し放電し、MOSFETは
OFFする。従って抵抗３の値によって、MOSFET2のON期間
を制御でき、MOSFET2によって消費させるエネルギ量を
コントロールし、スパイク電圧の値をコントロールでき
る。 第２図は本第１発明の第２の実施例としての、バイポ
ーラトランジスタを主体としたスナバ回路を示す。同図
においては01（01B）がスナバ回路であり、スナバ用素
子としてのバイポーラトランジスタ４のコレクタＣとエ
ミッタＥとがそれぞれパワー半導体１のコレクタＣとエ
ミッタＥとに接合されている。この場合、トランジスタ
４のベースＢ−エミッタＥ間に並列にそれぞれコンデン
サ５と抵抗６とが接続されている。 この第２図においてもパワー半導体装置にdv/dtが印
加されたときバイポーラトランジスタ４内のコレクタ・
ベース間の接合容量に電流が流れてバイポーラトランジ
スタ４がONする。このときこの接合容量を充電する電流
の一部はコンデンサ５を充電する。これによりdv/dtが
消失したのちもこのコンデンサ５の充電々荷が抵抗６の
ほか、バイポーラトランジスタ４のベース・エミッタ回
路に放電することによって、このトランジスタ４はしば
らくはON状態を保つ。従ってこのコンデンサ５と抵抗６
の値の選択によって、トランジスタ４のON期間をコント
ロールすることができる。但しコンデンサ５は本発明に
必須のものではない。 第３図は本第２発明の一実施例としての構成図で、こ
の図は第１図または第２図に示した回路とフリーホイー
ルダイオードとを１チップ内に構成し、パワー半導体装
置のモジュール内に納めた例を示す。第３図において１
は前記フリーホイールダイオードと一体化されたパワー
半導体装置、01Cは１チップ化されたスナバ回路、10は
放熱用ベースである。 これによれば、上記の第１発明のスナバ回路をさらに
前記パワー半導体装置１の放熱用ベース10の上に前記パ
ワー半導体装置１と一体のモジュールとして配設された
ものとしたので、 外付けのスナバ回路は不要にできる。またこのスナバ
回路がスパイク電圧を吸収すると同時に発生するエネル
ギを放熱フィンから大気中へ放熱でき、またパワー半導
体装置のモジュール内のコレクタ端子8,エミッタ端子９
の配線インダクタンスにより発生するスパイク電圧を抑
制し、パワー半導体装置の過電圧による破壊を確実に防
止することが可能となる。
本第１発明によれば、回路を開閉するスイッチング手
段としてのパワー半導体装置１に加わるスパイク電圧を
吸収するスナバ回路01を、 少なくとも前記パワー半導体装置１のアノードおよび
カソードにそれぞれドレイン（コレクタ）およびソース
（エミッタ）が接続されたMOSFET2（バイポーラトラン
ジスタ４）と、 このMOSFET（バイポーラトランジスタ）のゲート（ベ
ース）・ソース（エミッタ）間に接続された抵抗３
（６）と、を備え、前記MOSFET（バイポーラトランジス
タ）はドレイン（コレクタ）とゲート（ベース）との間
への接合電流による接合容量の充電によりオンするもの
としたので、 高耐圧のスナバコンデンサを用いない回路方式とな
り、回路の小型化ができる。またゲート抵抗，ベース・
エミッタ間コンデンサ等により、スナバ用トランジスタ
のオン期間をコントロールすることができるので、スパ
イク電圧を任意の値に抑えることができる。また、従来
のスナバ用コンデンサのような周波数特性の影響が無く
なり、パワー半導体装置と同じスイッチングスピードの
スナバ用の素子を用いることにより適用の限界は無くな
る。
段としてのパワー半導体装置１に加わるスパイク電圧を
吸収するスナバ回路01を、 少なくとも前記パワー半導体装置１のアノードおよび
カソードにそれぞれドレイン（コレクタ）およびソース
（エミッタ）が接続されたMOSFET2（バイポーラトラン
ジスタ４）と、 このMOSFET（バイポーラトランジスタ）のゲート（ベ
ース）・ソース（エミッタ）間に接続された抵抗３
（６）と、を備え、前記MOSFET（バイポーラトランジス
タ）はドレイン（コレクタ）とゲート（ベース）との間
への接合電流による接合容量の充電によりオンするもの
としたので、 高耐圧のスナバコンデンサを用いない回路方式とな
り、回路の小型化ができる。またゲート抵抗，ベース・
エミッタ間コンデンサ等により、スナバ用トランジスタ
のオン期間をコントロールすることができるので、スパ
イク電圧を任意の値に抑えることができる。また、従来
のスナバ用コンデンサのような周波数特性の影響が無く
なり、パワー半導体装置と同じスイッチングスピードの
スナバ用の素子を用いることにより適用の限界は無くな
る。
第１図および第２図はそれぞれ本第１発明の異なる実施
例としての構成を示す回路図、 第３図は本第２発明の一実施例としてのモジュールの構
成図である。 01:（01A,01B,01C）：スナバ回路、1:パワー半導体装
置、2:MOSFET、3,6:抵抗、4:バイポーラトランジスタ、
5:コンデンサ、8:コレクタ端子、9:エミッタ端子、10:
放熱用ベース。
例としての構成を示す回路図、 第３図は本第２発明の一実施例としてのモジュールの構
成図である。 01:（01A,01B,01C）：スナバ回路、1:パワー半導体装
置、2:MOSFET、3,6:抵抗、4:バイポーラトランジスタ、
5:コンデンサ、8:コレクタ端子、9:エミッタ端子、10:
放熱用ベース。
Claims (2)
- 【請求項１】回路を開閉するスイッチング手段としての
パワー半導体装置に加わるスパイク電圧を吸収するスナ
バ回路であって、 少なくとも前記パワー半導体装置のアノードおよびカソ
ードにそれぞれドレイン（コレクタ）およびソース（エ
ミッタ）が接続されたMOSFET（バイポーラトランジス
タ）と、 このMOSFET（バイポーラトランジスタ）のゲート（ベー
ス）・ソース（エミッタ）間に接続された抵抗と、を備
え、前記MOSFET（バイポーラトランジスタ）はドレイン
（コレクタ）とゲート（ベース）との間への接合電流に
よる接合容量の充電によりオンすることを特徴とするパ
ワー半導体装置のスナバ装置。 - 【請求項２】回路を開閉するスイッチング手段としての
パワー半導体装置に加わるスパイク電圧を吸収するスナ
バ回路であって、 少なくとも前記パワー半導体装置のアノードおよびカソ
ードにそれぞれコレクタおよびエミッタが接続されたバ
イポーラトランジスタと、 このバイポーラトランジスタのベース・エミッタ間に接
続された抵抗と、該抵抗と並列に接続されたコンデンサ
と、を備え、前記バイポーラトランジスタはコレクタと
ベースとの間への接合電流による接合容量の充電により
オンすることを特徴とするパワー半導体装置のスナバ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318466A JPH0821840B2 (ja) | 1989-12-07 | 1989-12-07 | パワー半導体装置のスナバ回路 |
| US07/623,347 US5343098A (en) | 1989-12-07 | 1990-12-07 | Snubber circuit for a power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318466A JPH0821840B2 (ja) | 1989-12-07 | 1989-12-07 | パワー半導体装置のスナバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03178214A JPH03178214A (ja) | 1991-08-02 |
| JPH0821840B2 true JPH0821840B2 (ja) | 1996-03-04 |
Family
ID=18099432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318466A Expired - Fee Related JPH0821840B2 (ja) | 1989-12-07 | 1989-12-07 | パワー半導体装置のスナバ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5343098A (ja) |
| JP (1) | JPH0821840B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631375B1 (en) * | 1993-06-25 | 1997-04-09 | STMicroelectronics S.r.l. | Output stage alternatively employing a MOS device or a bipolar device depending on the supply voltage and regulator for an alternator |
| US6438002B2 (en) * | 2000-02-02 | 2002-08-20 | General Electric Co. | Active snubber circuit with controllable DV/DT |
| DE102006017487A1 (de) * | 2006-04-13 | 2007-10-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung |
| JP5307370B2 (ja) * | 2007-08-27 | 2013-10-02 | ダイヤモンド電機株式会社 | 電力変換回路 |
| JP5280410B2 (ja) * | 2010-06-21 | 2013-09-04 | 三菱電機株式会社 | 半導体装置、スナバデバイス |
| US20160277017A1 (en) * | 2011-09-13 | 2016-09-22 | Fsp Technology Inc. | Snubber circuit |
| US8917135B2 (en) * | 2013-05-14 | 2014-12-23 | Infineon Technologies Austria Ag | Circuit with a plurality of diodes and method for controlling such a circuit |
| US9231565B2 (en) | 2013-05-14 | 2016-01-05 | Infineon Technologies Austria Ag | Circuit with a plurality of bipolar transistors and method for controlling such a circuit |
| CN108667441B (zh) | 2017-03-31 | 2022-07-26 | 通用电气公司 | 功率半导体器件及其缓冲电路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
| JPS5463662A (en) * | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
| JPS5693428A (en) * | 1979-12-10 | 1981-07-29 | Reliance Electric Co | High voltage and large current solid state switching circuit |
| US4365171A (en) * | 1980-12-23 | 1982-12-21 | General Electric Company | Low loss snubber circuit |
| NL8100347A (nl) * | 1981-01-26 | 1982-08-16 | Philips Nv | Halfgeleiderinrichting met een beveiligingsinrichting. |
| US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
| JPS5863230A (ja) * | 1981-10-13 | 1983-04-15 | Toshiba Corp | スナバ−回路 |
| US4403269A (en) * | 1982-03-05 | 1983-09-06 | International Business Machines Corporation | Non-dissipative snubber circuit apparatus |
| US4551643A (en) * | 1983-10-24 | 1985-11-05 | Rca Corporation | Power switching circuitry |
| JPS60212027A (ja) * | 1984-04-06 | 1985-10-24 | Mitsubishi Electric Corp | トランジスタの過電圧保護回路 |
| JPS6126325U (ja) * | 1984-07-24 | 1986-02-17 | 富士電機株式会社 | スナバ回路 |
| US4613932A (en) * | 1985-08-01 | 1986-09-23 | Westinghouse Electric Corp. | Method and circuit for reduction of stress in thyristors operating in the individual emergency firing mode |
| US4717996A (en) * | 1987-01-14 | 1988-01-05 | Best Power Technology, Inc. | Gated parallel power switching devices protection circuit |
| JPS63198525A (ja) * | 1987-02-12 | 1988-08-17 | 三菱電機株式会社 | 過電圧保護装置 |
| US4972292A (en) * | 1987-09-30 | 1990-11-20 | Spectra Physics, Inc. | Inductor with centertap switching transistor for reduced radio frequency emissions |
| DE3869752D1 (de) * | 1987-12-23 | 1992-05-07 | Bbc Brown Boveri & Cie | Abschaltbarer thyristor mit ueberspannungsschutz. |
| JP2682019B2 (ja) * | 1988-06-28 | 1997-11-26 | 日新電機株式会社 | スナッバ回路 |
| US4894567A (en) * | 1988-10-17 | 1990-01-16 | Honeywell Inc. | Active snubber circuit |
| US4924344A (en) * | 1989-02-27 | 1990-05-08 | Teledyne Industries, Inc. | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits |
-
1989
- 1989-12-07 JP JP1318466A patent/JPH0821840B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-07 US US07/623,347 patent/US5343098A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5343098A (en) | 1994-08-30 |
| JPH03178214A (ja) | 1991-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598933B2 (ja) | 電力変換装置 | |
| US5077651A (en) | Snubber circuit of power converter | |
| JP2658427B2 (ja) | 電力変換用半導体素子のスナバ回路とそのモジュール装置 | |
| JP2692765B2 (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JPH0821840B2 (ja) | パワー半導体装置のスナバ回路 | |
| US10243356B2 (en) | Overvoltage protection device | |
| JP4323073B2 (ja) | パワーモジュール | |
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JP2800780B2 (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JP2004297914A (ja) | パワースイッチング素子の駆動回路 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JPH0810821B2 (ja) | Ｉｇｂｔの過電流保護駆動回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JP3941619B2 (ja) | 静電保護回路及び半導体集積回路 | |
| JP2507030Y2 (ja) | アブソ―バ回路 | |
| JPH0777149A (ja) | 内燃機関用点火装置 | |
| JP2776373B2 (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JP2682019B2 (ja) | スナッバ回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH07143733A (ja) | スナバ回路 | |
| JPH05299990A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |