JP3941619B2 - 静電保護回路及び半導体集積回路 - Google Patents
静電保護回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP3941619B2 JP3941619B2 JP2002214980A JP2002214980A JP3941619B2 JP 3941619 B2 JP3941619 B2 JP 3941619B2 JP 2002214980 A JP2002214980 A JP 2002214980A JP 2002214980 A JP2002214980 A JP 2002214980A JP 3941619 B2 JP3941619 B2 JP 3941619B2
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic protection
- protection circuit
- bipolar transistor
- diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、外部から印加される静電気から内部回路を保護する静電保護回路及び該静電保護回路を備える半導体集積回路に関する。
【0002】
【従来の技術】
静電保護回路は、入出力端子に静電気が印加された場合に、保護すべき内部回路のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路に過電圧が印加されないようにするものである。静電保護回路を構成する保護素子は、半導体デバイスをセット基板に実装する際に、マシンや人体から発生する静電気から、半導体デバイスを保護するためのものである。この保護素子は、従来から入出力端子に印加された過電圧から回路素子を保護するための手段として、回路素子の入出力端子に保護端子を接続することが行われている。
【0003】
図4は、従来の静電保護回路の一例を示す図である。同図に示す静電保護回路500は、静電気から内部回路600を保護するものであり、npn形のバイポーラトランジスタ502、ベース抵抗504、寄生ダイオード506により構成される。
【0004】
バイポーラトランジスタ502は、コレクタが入出力端子に接続され、エミッタが接地(GND)端子に接続されるとともに、ベースがベース抵抗504を介してGND端子に接続されている。また、バイポーラトランジスタ502には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがGND端子に接続された寄生ダイオード506が付加される。
【0005】
静電保護回路500において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ502のコレクタ−ベース間のp−n接合に逆電圧が印加される。この逆電圧が上昇すると、バイポーラトランジスタ502は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【0006】
そして、ベース抵抗504とベース電流との電位によって、バイポーラトランジスタ502がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がGND端子へ流れ出し、静電気の電荷が入出力端子から内部回路600に侵入することが阻止されるため、当該内部回路600は静電気から保護される。また、バイポーラトランジスタ502のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ502における消費電力は低く抑えられる。
【0007】
図5は、従来の静電保護回路の他の一例を示す図である。同図に示す静電保護回路510は、静電気から内部回路600を保護するものであり、ダイオード512により構成される。このダイオード512は、カソードが入出力端子に接続され、アノードが接地(GND)端子に接続される。
【0008】
静電保護回路510において、入出力端子に静電気による正の過電圧が印加されると、ダイオード512のアノード−カソード間のp−n接合に逆電圧が印加される。この逆電圧が上昇すると、ダイオード512は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がGND端子へ流れ出す。ダイオード512は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【0009】
【発明が解決しようとする課題】
ところで、半導体の接合破壊は、接合面の単位面積にかかる電力と時間の関数により決定される。従って、消費電力が低いバイポーラトランジスタ502は、ダイオード512と比較して、接合面が小さくても接合破壊が起こりにくく、面積効率上有利である。
【0010】
しかしながら、バイポーラトランジスタ502は、以下の点において、ダイオード512よりも不利である。即ち、ダイオード512を用いた静電保護回路510は、図6に示すように、電圧と電流の立ち上がりがほぼ一致し、応答性が良い。これに対し、バイポーラトランジスタ502を用いた静電保護回路500は、図7に示すように、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。このため、チャージデバイスモデルに代表されるような10ns以下の立ち上がりの早い静電気の対策には、バイポーラトランジスタ502は不利である。
【0011】
本発明は、上記問題点を解決するものであり、その目的は、応答性が良く、且つ、消費電力の小さい静電保護回路を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、入出力端子に印加される静電気から内部回路を保護する静電保護回路において、コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されたバイポーラトランジスタと、カソードが前記バイポーラトランジスタのコレクタ側に接続され、アノードが接地端子に接続され、バイポーラトランジスタのブレークダウン電圧よりも高いブレークダウン電圧を有する寄生ダイオードと、カソードが前記入出力端子に接続され、アノードが前記接地端子にされたダイオードとを備えることを特徴とする。
【0013】
また、請求項2に記載の発明は、請求項1に記載の静電保護回路において、前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする。
【0014】
また、請求項3に記載の発明は、請求項1又は2に記載の静電保護回路において、前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧であることを特徴とする。
【0015】
また、請求項4に記載の発明は、請求項1乃至3の何れかに記載の静電保護回路を備えることを特徴とする。
【0016】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の実施の形態に係る静電保護回路の構成例を示す図である。
【0018】
同図に示す静電保護回路100は、入出力端子に静電気による正の過電圧が印加された場合に、保護すべき内部回路200のブレークダウン電圧より低い電圧でブレークダウンを起こすことにより、内部回路200に過電圧が印加されないようにするものである。
【0019】
この静電保護回路100は、npn形のバイポーラトランジスタ102、ベース抵抗104、寄生ダイオード106及びダイオード108により構成される。また、静電保護回路100と内部回路200とによって半導体集積回路が構成される。
【0020】
バイポーラトランジスタ102は、コレクタが入出力端子に接続され、エミッタが接地(GND)端子に接続されるとともに、ベースがベース抵抗104を介してGND端子に接続されている。また、バイポーラトランジスタ102には、コレクタとサブストレート間に、カソードがコレクタ側に接続され、アノードがGND端子に接続された寄生ダイオード106が付加される。ダイオード108は、カソードが入出力端子に接続され、アノードがGND端子に接続される。
【0021】
図2は、図1の静電保護回路100におけるバイポーラトランジスタ102、寄生ダイオード106及びダイオード108の電圧−電流特性を示す図である。
【0022】
図1の静電保護回路100において、入出力端子に静電気による正の過電圧が印加されると、バイポーラトランジスタ102のコレクタ−ベース間のp−n接合に逆電圧が印加される。この逆電圧が上昇し、例えば6Vに達すると、バイポーラトランジスタ102は、ブレークダウンを起こす。このブレークダウンによってコレクタ電流が流れる。
【0023】
そして、ベース抵抗104とベース電流との電位によって、バイポーラトランジスタ102がオン状態となり、コレクタ−ベース間の電圧が低下してスナップバック電圧となる。これにより、印加された過電圧による多くの電荷がGND端子へ流れ出す(図2のA)。このため、静電気の電荷が入出力端子から内部回路200に侵入することが阻止され、当該内部回路200は静電気から保護される。また、バイポーラトランジスタ102のコレクタ−ベース間の電圧がスナップバック電圧まで低下するため、バイポーラトランジスタ102における消費電力は低く抑えられる。
【0024】
なお、図2に示すように、寄生ダイオード106のブレークダウン電圧(図2のC)は、バイポーラトランジスタ102のブレークダウン電圧よりも高い。このため、寄生ダイオード106は、逆方向(カソードからアノードへ向かう方向)の静電気に対しては、内部回路200を保護する役割をほとんど果たすことができないが、順方向(アノードからカソードへ向かう方向)の静電気に対しては、有効に働いて内部回路200を保護することができる。但し、バイポーラトランジスタ102は、ブレークダウン後に、スナップバック電圧まで低下するため、電圧の立ち上がりに対して電流の立ち上がりが遅れ、応答速度が遅い。
【0025】
また、入出力端子に静電気による正の過電圧が印加されると、ダイオード108のアノード−カソード間のp−n接合に逆電圧が印加される。この逆電圧が上昇し、例えば6Vに達すると、ダイオード108は、ブレークダウンを起こす。このブレークダウンによって、印加された過電圧による多くの電荷がGND端子へ流れ込む(図2のA)。ダイオード108は、ブレークダウン後、一定のインピーダンスにより電力を消費する。
【0026】
静電保護回路100において、上述したバイポーラトランジスタ102及びダイオード108の動作は、並行して行われる。
【0027】
図3は、図1の静電保護回路100における電圧−電流応答特性を示す図である。図3に示すように、入出力端子に静電気による正の過電圧が印加されると、静電保護回路100は、ダイオード108の動作により、印加された過電圧による多くの電荷がGND端子へ流れ込む。このため、電圧と電流の立ち上がりがほぼ一致し、高い応答性を実現することができる。
【0028】
その後、静電保護回路100は、バイポーラトランジスタ102の動作により、コレクタ−ベース間の電圧がスナップバック電圧まで低下する(図2のB)。このため、消費電力は低く抑えられる。
【0029】
【発明の効果】
本発明によれば、入出力端子に、立ち上がりの早い静電気による過電圧が印加された場合、立ち上がり時においては、応答性の良いダイオードによって静電気による電荷を接地端子へ逃がし、バイポーラトランジスタがスナップバックになった後は、当該バイポーラトランジスタにより、静電気による電荷を低電力で効率良く接地端子へ逃がすことができる。
【図面の簡単な説明】
【図1】静電保護回路の構成例を示す図である。
【図2】バイポーラトランジスタ、寄生ダイオード及びダイオードの電圧−電流特性を示す図である。
【図3】静電保護回路の電圧−電流応答特性を示す図である。
【図4】従来の静電保護回路の一例を示す図である。
【図5】従来の静電保護回路の他の一例を示す図である。
【図6】図4の静電保護回路の電圧−電流応答特性を示す図である。
【図7】図5の静電保護回路の電圧−電流応答特性を示す図である。
【符号の説明】
100 静電保護回路
102 バイポーラトランジスタ
104 ベース抵抗
106 寄生ダイオード
108 ダイオード
200 内部回路
Claims (4)
- 入出力端子に印加される静電気から内部回路を保護する静電保護回路において、
コレクタが前記入出力端子に接続され、エミッタが接地端子に接続されたバイポーラトランジスタと、
カソードが前記バイポーラトランジスタのコレクタ側に接続され、アノードが接地端子に接続され、バイポーラトランジスタのブレークダウン電圧よりも高いブレークダウン電圧を有する寄生ダイオードと、
カソードが前記入出力端子に接続され、アノードが前記接地端子にされたダイオードと、
を備えることを特徴とする静電保護回路。 - 請求項1に記載の静電保護回路において、
前記バイポーラトランジスタは、ベースが抵抗を介して接地端子に接続されることを特徴とする静電保護回路。 - 請求項1又は2に記載の静電保護回路において、
前記バイポーラトランジスタのブレークダウン電圧は、前記ダイオードのブレークダウン電圧であることを特徴とする静電保護回路。 - 請求項1乃至3の何れかに記載の静電保護回路を備えることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214980A JP3941619B2 (ja) | 2002-07-24 | 2002-07-24 | 静電保護回路及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214980A JP3941619B2 (ja) | 2002-07-24 | 2002-07-24 | 静電保護回路及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056044A JP2004056044A (ja) | 2004-02-19 |
JP3941619B2 true JP3941619B2 (ja) | 2007-07-04 |
Family
ID=31937127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214980A Expired - Fee Related JP3941619B2 (ja) | 2002-07-24 | 2002-07-24 | 静電保護回路及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3941619B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7491584B2 (en) * | 2005-07-22 | 2009-02-17 | Mediatek Inc. | ESD protection device in high voltage and manufacturing method for the same |
JP4768591B2 (ja) * | 2005-12-26 | 2011-09-07 | 株式会社東芝 | 電力増幅器 |
KR100876549B1 (ko) | 2007-08-07 | 2008-12-31 | 주식회사 에이디텍 | Esd 보호 회로 |
-
2002
- 2002-07-24 JP JP2002214980A patent/JP3941619B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004056044A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164112B2 (en) | Electostatic discharge protection circuit coupled on I/O pad | |
JP3041364B2 (ja) | 保護回路 | |
US7394631B2 (en) | Electrostatic protection circuit | |
JP3851001B2 (ja) | 静電気保護回路 | |
JPH08293583A (ja) | 集積回路の入出力静電放電保護回路 | |
JPH0945862A (ja) | 半導体素子 | |
JPS63172454A (ja) | 半導体集積回路 | |
JP2002217305A (ja) | マルチフィンガ構造の半導体装置のesd保護回路 | |
JP3941619B2 (ja) | 静電保護回路及び半導体集積回路 | |
CN113658945B (zh) | 静电保护电路 | |
JPH11178205A (ja) | 保護回路 | |
KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
JP4127007B2 (ja) | 半導体装置 | |
JP4590888B2 (ja) | 半導体出力回路 | |
EP0772237A2 (en) | Semiconductor device including protection means | |
US20080121925A1 (en) | Low voltage triggered silicon controlled rectifier | |
JP4083481B2 (ja) | サージ保護回路 | |
JP2004335634A (ja) | Esd保護ダイオード | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JP2001223223A (ja) | 負性抵抗をもつクリップ装置 | |
KR100194684B1 (ko) | 반도체 장치의 보호 소자 | |
KR100518526B1 (ko) | 사이리스터의 트리거 전류를 이용한 정전하 방전회로 | |
JP2003224199A (ja) | 静電保護回路及び半導体集積回路 | |
KR950002453Y1 (ko) | 반도체 패드 보호소자 | |
JP2878817B2 (ja) | 静電保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3941619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |