JPH02294745A - シフトパス制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は情報処理装置およびＬＳＩの検査または初期
設定の際に使用されるシフトパス制御システムに関し、
特に少数の制御信号でシフトパス制御を行うようにした
シフトパス制御システムに関する。

［従来の技術コ 従来、順序回路や組み合わせ回路を含む情報処理装置お
よびＬＳＩの検査方式または初期設定方式として、以下
に述べるようなスキャン方式がある． スキャン方式は、情報処理装置（以下装置という）内に
おいて通常動作用の回路の他にこの装置内のフリップフ
ロップを直列に接続することによりシフトパスと呼ばれ
るシフトレジスタを構成し、このシフトパスに任意のデ
ータを書き込むとともに、そのデータを読み出すもので
ある。

第３図は従来のシフトパス制御方式における装置の構成
を示すブロック図である。

１は検査および初期設定を行おうとする装置である．Ｄ
１はデータ入力端子、Ｄ２はデータ出力端子、Ａ１はア
ドレス入力端子、Ａ２はアドレス出力端子、ＣＫＩはデ
ータシフトクロック信号入力端子、ＣＫ２はアドレスシ
フトクロック信号入力端子である． クロック切り換え回路２はデータシフドクロック信号入
力端子ＣＫＩを介して入力するデータシフトクロック信
号ｃ１をアドレス信号ａ２に従って切り換えてシフトパ
スＳ１〜ＳＮに供給するようになっている． シフト出力選択回路３は各シフトパスＳ１〜ＳＮから出
力されたデータ信号をアドレス信号ａ２に従って切り換
えて出力データ信号ｄ２としてデータ出力端子Ｄ２を介
して出力するようになっている． アドレスレジスタ４は、アドレスシフトクロック信号入
力端子ＣＫ２を介して入力するアドレスシフトクロック
信号ｃ２に従って、アドレス入力端子Ａ１を介して入力
アドレス信号ａ１を入力するとともに、この入力アドレ
ス信号ａ１をアドレス信号ａ２としてクロック切り換え
回路２およびシフト出力選択回路３に送出し、かつ出力
アドレス信号ａ３をアドレス出力端子Ａ２を介して出力
するようになっている． なお、入力データ信号ｄ１、出力データ信号ｄ２、入力
アドレス信号ａ１、および出力アドレス信号ａ３はシリ
アル信号であり、アドレス信号ａ２はパラレル信号とな
っている。

次に動作について説明する。

まず、データを書き込むシフトパスを選択するためのア
ドレス情報をアドレスレジスタ４に供給する．すなわち
、入力アドレス信号ａ１をアドレスレジスタ４に与える
とともに、アドレスシフトクロツタ信号ｃ２によってア
ドレスレジスタ４のビット数と同数のシフトクロックを
このアドレスレジスタ４に与えてシフト動作させること
により入力アドレス信号ａ１のアドレス情報をアドレス
レジスタ４にセットする。

このアドレスレジスタ４にセットされたアドレス情報は
、アドレス信号ａ２によりクロック切り換え回路２およ
びシフト出力選択回路３に供給される． クロック切り換え回路２は、アドレスレジスタ４から供
給されたアドレス情報に基づいてシフトパスを１つ選択
し、その選択したシフトパスにだけデータシフトクロッ
ク信号ｃ１を供給する．このデータシフトクロック信号
ｃ１によって、シフトパスには入力データ信号ｄ１のデ
ータが書き込まれるとともに、このシフトパスからはデ
ータが出力される。なお、シフトパスを構成する全ビッ
トに対するデータの書き込みおよび読み出しの際には、
シフトパスを構成する全ビットと同数のシフトクロック
をそのシフトパスに供給する必要がある。

一方、シフト出力選択回路３はクロック切り換え回路２
に供給されたものと同一のアドレス情報に基づいて上記
シフトパスを選択し、このシフトパスから出力されるデ
ータを出力データ信号ｄ２として出力する． ところで、第３図に示すような装置１がＬＳＩとして構
成されている場合、複数のＬＳＩの入出力端子を相互に
接続して１個のシフトパスを構成することにより、上述
した場合と同様の動作を行うことが可能となる。このこ
とを第４図を参照して説明する。

第４図において、Ｌ１〜ＬＫはＫ個のＬＳＩである。第
１段のＬ　Ｓ　Ｉ　Ｌ　１〜最後段のＬＳ　Ｉ　ＬＫに
おいて、各入出力端子の符号は第３図と共通である。デ
ータ入力端子Ｄ１は、前段のＬＳＩのデータ出力端子Ｄ
２から出力データ信号ｄ２を入力する。アドレス入力端
子Ａ１は、前段のＬＳＩのアドレス出力端子Ａ２から出
力データ信号ａ３を入力する。データシフトクロック信
号入力端子ＣＫＩおよびアドレスシフトクロック信号入
力端子ＣＫ２は、それぞれ共通接続されていおり、各Ｌ
ＳＩＬ１〜Ｌκには共通のデータシフトクロック信号ｃ
１およびアドレスシフトクロック信号Ｃ２がそれぞれ供
給されるようになっている。

次に動作について説明する。

まず、シフトパスを選択するためのアドレス情報を各Ｌ
Ｓ　Ｉ　Ｌ，〜Ｌｘのアドレスレジスタ４に供給する。

アドレス入力端子Ａ１から入力アドレス信号ａ１を入力
してアドレス情報を供給するとともに、アドレスシフト
クロック信号入力端子ＣＫ２からアドレスシフトクロッ
ク信号ｃ２を入力することによって、各Ｌ　Ｓ　Ｉ　Ｌ
　１〜Ｌκのシフト？スを選択する。ここで、各ＬＳＩ
のアドレスレジスタ４は直列に接続されているので、全
ＬＳＩＬ１〜Ｌκのアドレスレジスタ４にアドレス情報
をセットするためには、全ＬＳＩＬ■〜Ｌｘのアドレス
レジスタ４のビット数の合計と同数のシフトクロックを
アドレスシフトクロック信号入力端子ＣＫ２に供給する
必要がある． 次に、このようにして選択した各Ｌ　Ｓ　Ｉ　Ｌ　１〜
ＬＫのシフトパスにデータシフトクロック信号Ｃ１を供
給してデータの書き込みおよび読み出し動作を行う。デ
ータ入力端子Ｄ１から入力データ信号ｄ１を入力して入
力データ情報を供給するとともに、データシフトクロッ
ク信号入力端子ＣＫＩからデータシフトクロック信号ｃ
１を入力する。

この結果、入力データ情報は選択されたシフトパスに書
き込まれるとともに、この選択されたシフトパスからは
出力データ情報が出力される。なお、このとき、各Ｌ　
Ｓ　Ｉ　Ｌ　ｔ〜Ｌκのシフトパスは直列に接続されて
いるため、全Ｌ　Ｓ　Ｉ　Ｌ　１〜ＬＫのシフトパスの
全ビットに対するデータの書き込みおよび読み出しの際
には、全Ｌ　Ｓ　Ｉ　Ｌ　ｔ〜Ｌκのシフトパスを構成
しているフリップフロップのビッ１〜数の合計と同数の
シフトクロックをデータシフトクロック信号入力端子Ｃ
ＫＩに供給する必要がある． 上述した第３図および第４図の場合、複数のシフトパス
の中から１つのシフトパスを選択してデータの書き込み
および読み出しを行うため、装置に入出力する信号は、
データ制御信号として入カデータ信号ｄ１、データシフ
トクロック信号Ｃ１、および出力データ信号ｄ２の３つ
の信号が必要であり、この他にアドレス制御信号として
、入力アドレス信号ａｌ，アドレスシフトクロック信号
ｃ２、および出力アドレス信号ａ３の３つの信号がさら
に必要となる。すなわち、合わせて６つの信号線が必要
となる。

［発明が解決しようとする課題コ 上述したように従来のシフトパス制御システムでは、デ
ータを入出力するためのデータ制御信号と、複数のシフ
トパスから１つのシフトパスを遷択するためのアドレス
制御信号との２系統の信号が必要となっていた． したがって、このように複数のシフトパスを有する装置
がＬＳＩとして構成されている場合、多数の信号線のた
め多くの入出力ビンを設けることが必要となるので、製
造コストの上昇を招くという欠点があった． ［課題を解決するための千段］ この発明のシフトパス制御システムは、次の各手段を有
している。

ａ》アドレスシフトクロック信号によってアドレス情報
を入力して保持するアドレスレジスタ、ｂ）このアドレ
スレジスタが保持するアドレス情報に基づいてシフトパ
スを選択し、この選択したシフトパスに対してデータシ
フトクロック信号を供給する第１のクロック切り換え手
段、Ｃ）この第１のクロック切り換え手段が選択したシ
フトパスから出力されるデータを上記アドレス情報に基
づいて選択して出力する第１のシフト選択手段、 ｄ）モード信号のモードに従って動作を行う第２のクロ
ック切り換え手段、 ｅ》モード信号のモードに従って動作を行う第２のシフ
ト出力選択手段。

［作用コ モード信号がシフトパスを選択するモードを示す場合、
第２の夕ロック切り換え手段を介してアドレスレジスタ
にアドレスシフトクロック信号を供給するとともに、第
２のシフト出力選択手段にアドレスレジスタの出力信号
を選択して出力させる．この結果、アドレスレジスタに
は所定のアドレス情報が保持され、このアドレス情報は
第１の夕ロック切り換え手段および第１のシフト出力選
択手段に送出される． 一方、モード信号がシフトパスにシフト動作をさせるモ
ードを示す場合、第２のクロック切り換え手段を介して
第１のクロック切り換え手段にデータシフトクロック信
号を供給するとともに、第２のシフト出力選択手段に第
１のシフト出力選択手段の出力信号を選択して出力させ
る．この結果、選択されたシフトパスからデータが出力
される。

［実施例］ 次にこの発明について図面を参照して説明する． 第１図はこの発明のシフトパス制御システムの一実施例
における装置の構成を示すブロック図であり、第３図と
同一符号は同一または相当部分を示し、その説明を省略
する。

ＤＩはデータを入力するためのデータ入力端子、ＣＫは
クロック信号を入力するためのクロック信号入力端子、
Ｍは後述するモード信号ｍを入力するためのモード入力
端子、Ｄｏはデータを出力するためのデータ出力端子で
ある。データ入力端子Ｄ＋には、シフトパス８１〜ＳＮ
に入力データ情報を供給するデータ信号ｄ１およびアド
レスレジスタ４に入力アドレス情報を供給するアドレス
信号ａ１が入力される．夕ロック信号入力端子ＣＫには
、シフトパスＳ１〜ＳＮをシフト動作させるためのデー
タシフトクロック信号ｃ１およびアドレスレジスタ４を
シフト動作させるためのアドレスシフトクロック信号Ｃ
２が入力される。

データ出力端子Ｄｏからは、シフトパスＳ１〜ＳＮの出
力データ信号ｄ２およびアドレスレジスタ４の出力アド
レス信号ａ３が出力される．すなわち、データ入力端子
ＤＩ、クロック信号入力端子ＣＫ、およびデータ出力端
子Ｄｏに入出力する信号は２重化され、これら入出力す
る信号の種類はモード信号ｍのモードに応じて定まって
いる．このモード信号ｍのモードには、アドレスレジス
タ４にシフト動作をさせるか、選択したシフトパスにシ
フト動作をさせるかに応じて次の２種類がある． ■　アドレスレジスタ４にシフト動作をさせてアドレス
情報をアドレスレジスタ４にセットすることによりシフ
トパスを選択するシフトパス選択モード、 ■　選択したシフトパスにシフト動作をさせてこのシフ
トパスに対してデータの書き込みおよび読み出しを行う
シフトパスシフトモード。

１Ａは装置、２Ａは第１クロック切り換え回路、３Ａは
第１シフト出力選択回路である。第１クロック切り換え
回路２Ａおよび第１シフト出力選択回路３Ａは、それぞ
れ第３図のクロック切り換え回路２およびシフト出力選
択回ＦＩＩｌ３に相当するものであって、アドレスレジ
スタ４からのアドレス情報ａ２に従ってシフトパスを選
択してデータの入出力を行うためのものである。

２Ｂは第２クロック切り換え回路であり、クロック信号
入力端子ＣＫから入力するデータシフトクロック信号ｃ
１およアドレスシフトクロック信号ｃ２をモード信号ｍ
のモードに応じて第１クロック切り換え回路２Ａおよび
アドレスレジスタ４に切り換えて出力するようになって
いる。３Ｂは第２シフト出力選択回路であり、第１シフ
ト出力選択回路３Ａから入力する出力データ信号ｄ２と
アドレスレジスタ４から入力する出力アドレス信号ａ３
とをモード信号ｍのモードに応じて選択して出力データ
信号ｄ４として出力するようになっている。

次に動作について説明する。

まず、シフトパスを選択するためのアドレス情報を第１
７ロック回路２Ａに供給する。すなわち、データ入力端
子Ｄ１に入力アドレス信号ａ１を入力してアドレス情報
をアドレスレジスタ４に与えるとともに、モード入力端
子Ｍに与えるモード信号ｍをシフトパス選択モードにし
て第２夕ロック切り換え回路２Ｂをアドレスレジスタ４
側に切り換え、クロック信号入力端子ＣＫにアドレスシ
フトクロック信号Ｃ２を与える。これにより、アドレス
シフトクロック信号ｃ２を第２クロック切り換え回路２
Ｂを介してアドレスレジスタ４に供給してアドレスレジ
スタ４のビット数と同数のシフトクロックをアドレスレ
ジスタ４に与える。この結果、アドレスレジスタ４には
アドレス情報がセットされる。アドレスレジスタ４は、
このアドレス情報を第１クロック切り換え回路２人に供
給する．これにより第１クロック切り換え回路２Ａはシ
フトパスを１個選択する．次に〜選択したシフトパスに
データシフトクロック信号ｃ１を供給してデータの書き
込みおよび読み出し動作を行う。すなわち、データ入力
端子Ｄ，に入カデータ信号ｄ１を入力して入力データ情
報をシフトパスに与えるとともに、モード入力端子Ｍに
与えるモード信号ｍをシフトパスシフトモードにするこ
とにより第２クロック切り換え回路２Ｂを第１クロック
切り換え回路２人側に切り換え、クロック信号入力端子
ＣＫにデータシフトクロック信号ｃ１を与える。これに
より、データシフトクロック信号ｃ１を第２クロック切
り換え回路２Ｂを介して選択したシフトパスに供給する
。この結果、入力データ情報は選択されたシフトパスに
書き込まれるとともに、この選択されたシフトパスから
は出力データ情報が出力される。

一方、第１シフト出力選択回１１’８３Ａは、第１クロ
ック切り換え回路２Ａに供給されたアドレス情報と同一
のアドレス情報に基づいて、上記シフトパスを選択し、
このシフトパスから出力される出力データ情報を出力デ
ータ信号ｄ２として第２シフト出力選択回路３Ｂに出力
する。この出力デー？信号ｄ２は、モード信号ｍにより
第１シフト出力選択回路３Ａ側を選択した第２シフト出
力選択回路３Ｂを介してデータ出力端子Ｄ。に出力され
るや 第１図に示すような装置ＩＡがＬＳＩとして構成されて
いる場合、複数のＬＳＩの入出力端子を相互に接続する
ことにより１個のシフトパスを構成して、上述した場合
と同様の動作分行うことが可能となる。このことを第２
図を参照して説明する． 第２図において、Ｍ１〜ＭＫはＫ個のＬＳＩである。第
１段のＬＳＩＭ．〜最後段のＬＳＩＭＫにおいて、各入
出力端子の符号は第１図と共通である。データ入力端子
ＤＩは前段のＬＳＩのデータ出力端子Ｄｏに接続され、
クロック信号入力端子ＣＫおよびモード入力端子Ｍは共
通接続されている．したがって、各Ｌ　Ｓ　Ｉ　Ｍ■〜
ＭＫに対して共通の夕ロック信号およびモード信号が供
給されるようになっている。

次に動作について説明する。

？ｆ、シフトパスを選択するためのアドレス情報を各Ｌ
ＳＩＭ１〜Ｍ８のアドレスレジスタ４に供給する．すな
わち、モード入力端子Ｍにシフトパス選択モードのモー
ド信号を与えて各ＬＳＩＭ１〜ＭＫを選択モードにする
。そして、データ入力端子ＤＩから入力アドレス信号ａ
１を入力してアドレス情報を供給するとともに、クロッ
ク信号入力端子ＣＫからアドレスシフ１〜クロック信号
Ｃ２を入力することによって、各Ｌ　Ｓ　Ｉ　Ｍ　１〜
ＭＫのシフトパスを選択する。

次に、このようにして選択した各ＬＳＩＭ．〜ＲＬＫの
シフトパスにデータシフトクロック信号Ｃ１を供給して
データの書き込みおよび読み出し動作を行う。すなわち
、モード入力端子Ｍにシフトパスシフトモードのモード
信号を与えて各ＬＳＩＭ■〜Ｍｘをデータ入出力モード
にする。そして、データ入力端子ＤＩから入カデータ信
号ｄ１を入力して入力データ情報を供給するとともに、
夕ロック信号入力端子ＣＫからデータシフ１〜夕ロック
信号ｃ１を入力する。この結果、入力デー夕情報は選択
されたシフトパスに書き込まれるとともに、この選択さ
れたシフトパスからは出力データ情報が出力される。

［発明の効果］ 以上説明したように、この発明のシフト制御システムで
は、データ制御信号およびアドレス制御信号の２系統の
信号において、データ信号およびアドレス信号の入出力
に使用する信号線を共有化するとともに、データシフト
クロック信号およびアドレスシフトクロツタ信号の入力
に使用する信号線を共用化することにより、シフトパス
制御に必要な入出力端子の数を従来に比較して減らすこ
とができる．したがって、複数のシフトパスを有する装
置がＬＳＩとして構成されている場合、従来に比較して
入出力ビン数を減らすことができるので、ＬＳＩの製造
コストを低減することが可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例における装置の構成を示す
ブロック図、第２図は同実施例において複数の装置を相
互接続した場合の構成を示すブロック図、第３図は従来
のシフ１・バス制御システムにおける装置の構成を示す
ブロック図、第４図は従来のシフトパス制御システムに
おいて複数の装置を相互接続した場合の構成を示すブロ
ック図である。 ＩＡ・・・装置、２Ａ・・一第１クロック切り換え回路
（第１のクロック切り換え手段）、２Ｂ・・・第２クロ
ック切り換え回路（第２のクロック切り換え手段）、３
Ａ・・・第１シフト出力選択回路（第１のシフｌ−出力
選択手段）、３Ｂ・・・第２シフト出力選択回路（第２
のシフト出力選択手段）、４・・・アドレスレジスタ、
８１〜ＳＮ・・・シフトパス。

Claims (1)

1. 【特許請求の範囲】 複数のシフトパスの中から１つのシフトパスを選択し、
   このシフトパスにデータを書き込むとともにデータを読
   み出すシフトパス制御システムであって、 アドレスシフトクロック信号によってアドレス情報を入
   力して保持するアドレスレジスタと、このアドレスレジ
   スタが保持するアドレス情報に基づいてシフトパスを選
   択し、この選択したシフトパスに対してデータシフトク
   ロック信号を供給する第１のクロック切り換え手段と、
   この第１のクロック切り換え手段が選択したシフトパス
   から出力されるデータを上記アドレス情報に基づいて選
   択して出力する第１のシフト選択手段と、モード信号の
   モードに従つて動作を行う第２のクロック切り換え手段
   および第２のシフト出力選択手段とを設け、 モード信号がシフトパスを選択するモードを示す場合、
   第２のクロック切り換え手段を介してアドレスレジスタ
   にアドレスシフトクロック信号を供給するとともに、第
   ２のシフト出力選択手段からアドレスレジスタの出力信
   号を選択して出力させ、 モード信号がシフトパスにシフト動作をさせるモードを
   示す場合、第２のクロック切り換え手段を介して第１の
   クロック切り換え手段にデータシフトクロック信号を供
   給するとともに、第２のシフト出力選択手段から第１の
   シフト出力選択手段の出力信号を選択して出力させるこ
   とを特徴とするシフトパス制御システム。