JPH02291126A - 半導体デバイス用基板の加工方法 - Google Patents
半導体デバイス用基板の加工方法Info
- Publication number
- JPH02291126A JPH02291126A JP1111372A JP11137289A JPH02291126A JP H02291126 A JPH02291126 A JP H02291126A JP 1111372 A JP1111372 A JP 1111372A JP 11137289 A JP11137289 A JP 11137289A JP H02291126 A JPH02291126 A JP H02291126A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamfered
- semiconductor device
- chamfer
- device substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000003754 machining Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/161—Tapered edges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体デバイス用基板の加］二カ法、特に面
取り方法に関する。
取り方法に関する。
［従来の技術］
従来、半導体デバイス用基板はその表裏面の周縁部が互
いにほぼ対象になるように面取り加工されている。この
面取り加工には通常タイヤモンＩ〜砥石が用いられる。
いにほぼ対象になるように面取り加工されている。この
面取り加工には通常タイヤモンＩ〜砥石が用いられる。
そして、面取り加工は、その外周に設けられたＵ字型又
はＶ字型の溝構造を持つその刃先により、ダイヤモン１
−の砥石及び半導体デバイス用基板を互いに平行な軸を
中心に接対回転しつつ行なわれ、該半導体テバイス用基
板端部はその断面形状にＪ′ｊいて楔形となる。この上
うな周辺部は面取り加工によって形成されるが故に、面
取り部と言われ、ディスクリート用半導体基板において
は、Ｔ Ｃ用のそれに比較して比較的小さく、該半導体
デバイス用基板の取り扱い中の欠け防止をすることに主
眼がある。
はＶ字型の溝構造を持つその刃先により、ダイヤモン１
−の砥石及び半導体デバイス用基板を互いに平行な軸を
中心に接対回転しつつ行なわれ、該半導体テバイス用基
板端部はその断面形状にＪ′ｊいて楔形となる。この上
うな周辺部は面取り加工によって形成されるが故に、面
取り部と言われ、ディスクリート用半導体基板において
は、Ｔ Ｃ用のそれに比較して比較的小さく、該半導体
デバイス用基板の取り扱い中の欠け防止をすることに主
眼がある。
かかる面取りは、半導体デバイス用基板の加工工程の中
で、該半導体単結晶を切断した直後又は更にラッピング
加工された後に行なわれるのが普通である。面取り加工
は、比較的粗い固定砥粒層を持つ砥石で加工されるので
、加エダメージが大きく、また加工時に粗い遊離粒子が
発生する等の理由で、半導体デバイス用基板加工の比較
的初期に行なわれるのである。
で、該半導体単結晶を切断した直後又は更にラッピング
加工された後に行なわれるのが普通である。面取り加工
は、比較的粗い固定砥粒層を持つ砥石で加工されるので
、加エダメージが大きく、また加工時に粗い遊離粒子が
発生する等の理由で、半導体デバイス用基板加工の比較
的初期に行なわれるのである。
半導体ディスクリ−１〜デバイスの作成方法に３重拡散
法があるが、この方法においては先ず単結晶から切断さ
れた半導体デバイス用基板を研磨処理及び／又はエッチ
ング処理した後、高温下で該基板の両面よりコレクター
拡散を行なう。次いて基板の約半分の厚さだけ片面だけ
研削除去して（以下ハーフオフという）、内部の低瀦度
不純物？（単結晶の不純物種及び濃度に同じ）を露出さ
せ、この低不純物層の厚さ（通常Ｘ，という）を精密に
制御して研削加工し、更にベース及びエミッタの拡散を
行なって最終的に半導体ティスクリー１〜デバイスを得
る。本半導体ティスクリー１〜デバイスの製造工程にお
いて、面取り加工は拡散ｊ）０又は拡散後の基板につい
て行なわれるため、従来の面取り加工方法では技術的に
問題があった。
法があるが、この方法においては先ず単結晶から切断さ
れた半導体デバイス用基板を研磨処理及び／又はエッチ
ング処理した後、高温下で該基板の両面よりコレクター
拡散を行なう。次いて基板の約半分の厚さだけ片面だけ
研削除去して（以下ハーフオフという）、内部の低瀦度
不純物？（単結晶の不純物種及び濃度に同じ）を露出さ
せ、この低不純物層の厚さ（通常Ｘ，という）を精密に
制御して研削加工し、更にベース及びエミッタの拡散を
行なって最終的に半導体ティスクリー１〜デバイスを得
る。本半導体ティスクリー１〜デバイスの製造工程にお
いて、面取り加工は拡散ｊ）０又は拡散後の基板につい
て行なわれるため、従来の面取り加工方法では技術的に
問題があった。
例えば特公昭６０−５ ８ ！”ｉ ７ ９号公報の記
載に基づいて以下従来技術を説明する。
載に基づいて以下従来技術を説明する。
第３図には、表裏面に形成される面取り部２１ａ，２ｌ
ｂを非対称に構成した半導体デバイス用基板２］が示さ
れている。なお、面取り部２１ａ，２ｌｂの加工は第４
図に示す回転砥石２２によって行なわれる。
ｂを非対称に構成した半導体デバイス用基板２］が示さ
れている。なお、面取り部２１ａ，２ｌｂの加工は第４
図に示す回転砥石２２によって行なわれる。
この半導体デバイス用基板２］の面取り部２１ａ，２ｌ
ｂは次のように構成されている。拡散層の研削除去され
る側（以下表面側という）の面取り部２１ａの面取り幅
をＷ■、面取り深さをｄ、とし、裏面側の面取り部２１
１）の血取り幅をＷ，、？３ 面取りの深さをｄ２とすれば、Ｗｌ＞Ｗ２＋ ｄｘ＞ｄ
２で、かつ、表面側の面取り部２１ａの傾斜面と主面の
なす角度０■＝ ａｒ ｃ ．ｔ； ａ ｎ （ｄｘ／
Ｗｌ）と、裏面側の面取り部２１ｂの傾斜面と主面と
のなす角度０，，＝ａｒａ ｔｈａｎ （ｄ２／Ｗ２
）とは互いに等しくなるように構成されている。なお、
この場合、裏面側の面取り部２１ｈの面取り幅ｗ２は半
導体デバイス用基板２１の欠けを防止するため、ある一
定以上の幅に設定しなければならない。
ｂは次のように構成されている。拡散層の研削除去され
る側（以下表面側という）の面取り部２１ａの面取り幅
をＷ■、面取り深さをｄ、とし、裏面側の面取り部２１
１）の血取り幅をＷ，、？３ 面取りの深さをｄ２とすれば、Ｗｌ＞Ｗ２＋ ｄｘ＞ｄ
２で、かつ、表面側の面取り部２１ａの傾斜面と主面の
なす角度０■＝ ａｒ ｃ ．ｔ； ａ ｎ （ｄｘ／
Ｗｌ）と、裏面側の面取り部２１ｂの傾斜面と主面と
のなす角度０，，＝ａｒａ ｔｈａｎ （ｄ２／Ｗ２
）とは互いに等しくなるように構成されている。なお、
この場合、裏面側の面取り部２１ｈの面取り幅ｗ２は半
導体デバイス用基板２１の欠けを防止するため、ある一
定以上の幅に設定しなければならない。
この技術によれば、半導体デバイス用基板２１の表裏面
を面取り深さｄ■ｌｄ２よりも浅いＡ１面，Δ２面まで
ラッピングし、その後、表面を面取り深さｄ２よりも浅
いＢ面までハーフオフしてポリツシングした後も、半導
体デバイス用基板２１の表１１５面に面取り部２］ａ，
２ｌｂの一部を残すことができるので、その後の工程で
、半導体デバイス用」ル板２」の欠けが有効に防止でき
ることとなる。
を面取り深さｄ■ｌｄ２よりも浅いＡ１面，Δ２面まで
ラッピングし、その後、表面を面取り深さｄ２よりも浅
いＢ面までハーフオフしてポリツシングした後も、半導
体デバイス用基板２１の表１１５面に面取り部２］ａ，
２ｌｂの一部を残すことができるので、その後の工程で
、半導体デバイス用」ル板２」の欠けが有効に防止でき
ることとなる。
［発明が解決しようとする課題］
ところが、かかる従来の技術にあっては、新た？
に次のような問題が惹起こされる。
即ち、表面側の面取り深さｄ，をハーフオフ及びポリッ
シング後も面取り部２１ａの一部が残るように大きくと
っている上、裏面側の面取り部２１ｂの面取り幅ｗ２は
」二連の如くある一定以」二の幅に設定されていること
から表面側の面取り角度０，もある一定値以下の値とし
なければならない。
シング後も面取り部２１ａの一部が残るように大きくと
っている上、裏面側の面取り部２１ｂの面取り幅ｗ２は
」二連の如くある一定以」二の幅に設定されていること
から表面側の面取り角度０，もある一定値以下の値とし
なければならない。
かかる事情の下、上記のように表面側の面取り角度０１
と裏面側の面取り角度０■とを同じに設定すれば、周縁
部がかなり先鋭となってしまう。その結果、半導体デバ
イス用基板１の周縁部が欠けやすくなっている。
と裏面側の面取り角度０■とを同じに設定すれば、周縁
部がかなり先鋭となってしまう。その結果、半導体デバ
イス用基板１の周縁部が欠けやすくなっている。
また、上記技術の半導体デバイス用基板２１によれば、
両面での面取り幅Ｗ■，ｗ２を違えて形成しなければな
らないため、第４図に示すように、半導体デバイス用基
板４１（面取り部２１ａ，２１ｂ形成後の半導体デバイ
ス用，！１（板２１と区別するため、符号４１を用いる
。）を加工して面取り部２］ａ，２１．ｂを形成する場
合、加］一後の半導体デバイス用基板２１の周縁部と嵌
合する研削而を持つ砥石２２で同時に曲取り部２ １
ａ ， ２． １ ｂを形成しようとすると、面取りＩ
ｐ７ｊの大きい表面側の角隅部か先ず砥石２２の研削曲
２２＋１に突き当たる。その後、遅ＩＬて、面取り幅の
小さい裏面側の角隅部か砥石２２の研削面２． ２．
ｏに突き当たる。
両面での面取り幅Ｗ■，ｗ２を違えて形成しなければな
らないため、第４図に示すように、半導体デバイス用基
板４１（面取り部２１ａ，２１ｂ形成後の半導体デバイ
ス用，！１（板２１と区別するため、符号４１を用いる
。）を加工して面取り部２］ａ，２１．ｂを形成する場
合、加］一後の半導体デバイス用基板２１の周縁部と嵌
合する研削而を持つ砥石２２で同時に曲取り部２ １
ａ ， ２． １ ｂを形成しようとすると、面取りＩ
ｐ７ｊの大きい表面側の角隅部か先ず砥石２２の研削曲
２２＋１に突き当たる。その後、遅ＩＬて、面取り幅の
小さい裏面側の角隅部か砥石２２の研削面２． ２．
ｏに突き当たる。
その結果、表面側の角隅剖か研削面２２ａに突き当たっ
た後、裏面側の角隅部か研削曲２２０に突き当たるまで
の間は、研削面２２ａからの反力がサポーｈされないこ
とになる。それ故、面取り加工中に、半導体デバイス用
基板２１が欠ける場合かあった。
た後、裏面側の角隅部か研削曲２２０に突き当たるまで
の間は、研削面２２ａからの反力がサポーｈされないこ
とになる。それ故、面取り加工中に、半導体デバイス用
基板２１が欠ける場合かあった。
木発明は、三重拡散法による半導体デバイス用基板であ
って、特にコレクター拡散が終了した基板又は１）｛ｆ
の曲取り法におけろ上記間ｊｌｎ点に鑑みなされたもの
であり、半導体デバイス用基板の欠けを効果的に防市で
きる技術を提供することを「１的としている。
って、特にコレクター拡散が終了した基板又は１）｛ｆ
の曲取り法におけろ上記間ｊｌｎ点に鑑みなされたもの
であり、半導体デバイス用基板の欠けを効果的に防市で
きる技術を提供することを「１的としている。
この発明のそのほかの１１的と新規な特徴については、
木明細書の記述および添附図面から明らかになるであろ
う。
木明細書の記述および添附図面から明らかになるであろ
う。
［課題を解決するための千段］
十Ｍ１２目的を達成するため、第１の発明は、半導体デ
バイス用基板の両面拡散前又は後に、除ｊ：さわる側（
以下表面側という）の面取り深さが除去されない側（以
下裏面側という）の面取り深さよりも大きく、かつ表面
側の血取り部の傾斜面と主面とのなす角度が裏面側の面
取り部のそれよりも大きくなるような面取り部を基板の
両面周縁部に形成しておくようにしたものである。
バイス用基板の両面拡散前又は後に、除ｊ：さわる側（
以下表面側という）の面取り深さが除去されない側（以
下裏面側という）の面取り深さよりも大きく、かつ表面
側の血取り部の傾斜面と主面とのなす角度が裏面側の面
取り部のそれよりも大きくなるような面取り部を基板の
両面周縁部に形成しておくようにしたものである。
また第２の発明は、−Ｉ一記第１の発明において、表裏
面に形成される血取り部の面取り幅か回し７になるよう
に−４−記各角度を設定するようにしノーものである。
面に形成される血取り部の面取り幅か回し７になるよう
に−４−記各角度を設定するようにしノーものである。
更に、第３の発１り目Ｊ、上記第２の発明に係る半導体
デバイス用基板の加工にあたり、該基板の加工後のＪｉ
’Ｄ ，１部プロファイルに一致する形状の研削面を持
つ砥石で、表裏面の面取り部を同時に形成する。
デバイス用基板の加工にあたり、該基板の加工後のＪｉ
’Ｄ ，１部プロファイルに一致する形状の研削面を持
つ砥石で、表裏面の面取り部を同時に形成する。
［作用］
本発明によれは、表面側の面取り部の傾斜血と主面との
なす角度か裏面側の面取り部のそれよりも大きく、また
表面側の面取り深さが裏面側の面取り部のそれより大き
い血取り部を基板の両面周縁部に形成したので、周縁部
の強度が向」―シ、面取り加」一の際に半導体テバイス
用１，（板の欠けが効果的に防止される。更に、続いて
両面拡散する場合にも、その際のハンドリング、及び表
面側を基板の厚さの約１／２を除去するときのハンドリ
ング等においても、同様に半導体デバイス用基板の欠け
の発生が著しく抑制される利点がある。
なす角度か裏面側の面取り部のそれよりも大きく、また
表面側の面取り深さが裏面側の面取り部のそれより大き
い血取り部を基板の両面周縁部に形成したので、周縁部
の強度が向」―シ、面取り加」一の際に半導体テバイス
用１，（板の欠けが効果的に防止される。更に、続いて
両面拡散する場合にも、その際のハンドリング、及び表
面側を基板の厚さの約１／２を除去するときのハンドリ
ング等においても、同様に半導体デバイス用基板の欠け
の発生が著しく抑制される利点がある。
しかも、このように面取りされた半導体デバイ入用基板
は、その周縁部にその後の］ニ程での欠け防止のための
面取りが表面部に残存し、裏面部とその効果において同
一と成し得る。
は、その周縁部にその後の］ニ程での欠け防止のための
面取りが表面部に残存し、裏面部とその効果において同
一と成し得る。
また、］二記第２の発明によれは、両主面に形成される
血取り部の面取り幅を同じとしているので、第３の発明
のように、栽板の加工後の周縁部プロファイルに一致す
る形状の研削面を持つ砥石で表裏面の面取り部を同時に
形成することが可能となり、その場合には、表裏面の角
隅部が同時に砥石の研削面に突き当たり、同時に加工か
進行ずろと共に同１時に加工が終了することとなる。そ
の結Ｍシ、面取り部の加工中、一方の研削面から受ける
反力は、ｉ：Ｉ−に、他方の研削面によってザポー１〜
されこととなり、加工歪の発牛および半導体デバイス月
基板の欠けの発生が防市できる。
血取り部の面取り幅を同じとしているので、第３の発明
のように、栽板の加工後の周縁部プロファイルに一致す
る形状の研削面を持つ砥石で表裏面の面取り部を同時に
形成することが可能となり、その場合には、表裏面の角
隅部が同時に砥石の研削面に突き当たり、同時に加工か
進行ずろと共に同１時に加工が終了することとなる。そ
の結Ｍシ、面取り部の加工中、一方の研削面から受ける
反力は、ｉ：Ｉ−に、他方の研削面によってザポー１〜
されこととなり、加工歪の発牛および半導体デバイス月
基板の欠けの発生が防市できる。
［実施例］
以下、本発明に係る半導体デバイス用基板の加工方法の
実施例を図面に基ついて説明する。
実施例を図面に基ついて説明する。
第１図には実施例の半導体デバイス川基板のハーフオフ
加工前の状態が示されている。
加工前の状態が示されている。
同図において符号１は半導体デバイス川基板を示してお
り、この半導体デバイス用基板１の周縁には面取り部１
Ｈｉ，ｌｂが形成されていク）、，この半導体デバイス
用基板】は例えば個別半導体デバイスの形成に用いられ
る基板の中間体で、１「ｌｌ取り部１ａ，ｌｂは非対称
に構成さオらている。
り、この半導体デバイス用基板１の周縁には面取り部１
Ｈｉ，ｌｂが形成されていク）、，この半導体デバイス
用基板】は例えば個別半導体デバイスの形成に用いられ
る基板の中間体で、１「ｌｌ取り部１ａ，ｌｂは非対称
に構成さオらている。
即ち、この実施例の基板１にあっては、表裏面の周縁部
に形成される面取り部１ａ，ｌｂの面取り幅ｗ３，Ｗ４
が同じとされ、面取り部１ａ，］ｂ？面取り深さｄ３，
ｄ．，が異なるように、面取り部Ｌａ，ｌｂが構成さ
れている。そして、この面取り部１、ａ，ｉｂの基板周
縁部分には所定の曲率半径Ｒ■，Ｒ２を持つ丸みがつけ
られている。
に形成される面取り部１ａ，ｌｂの面取り幅ｗ３，Ｗ４
が同じとされ、面取り部１ａ，］ｂ？面取り深さｄ３，
ｄ．，が異なるように、面取り部Ｌａ，ｌｂが構成さ
れている。そして、この面取り部１、ａ，ｉｂの基板周
縁部分には所定の曲率半径Ｒ■，Ｒ２を持つ丸みがつけ
られている。
該曲率半径Ｒ，， Ｒ２は、面取り加工と同時または別
に機械的及び／又は化学腐食処理によって形成される。
に機械的及び／又は化学腐食処理によって形成される。
つまり、表面側の面取り深さｄ３は、ラッピング、ハー
フオフのための研削およびポリッシング後において面取
り部１ａの一部が残るような値に設定されている。面取
り部１ｂの面取り深さｄ４は、ラッピングした際に、面
取り部の一部が残るような値に設定されている。一方、
裏面側の面取り部］ｂの幅ｗ４は、基板１の欠けが防止
できる値以上に設定されている。この面取り幅ｗ４は、
最終的には、面取り深さｄ，との関係で決定される。ま
た、表面側の面取り幅ｗ３は上記面取り幅ｗ４と等しく
なるようになっている。即ち、表面側の面取り角度０３
＝ａ ｒ ｃ ｔ ａ ｎ （ｃｌ３／ｗａ）の方が
、裏面側の面取り角度０う＝ａｒｏ ｔ．ａｎ（ ｄ４
／Ｗ４）よりも大きくなるように設定されている。この
ように表面側の面取り角度０３の方を、裏面側の面取り
角度Ｏ，よりも大きくしても問題は少ない。なぜなら、
個別半導体素子の製造工程では、半導体集積回路素子の
それのようには、ホトリソ技術における精度を要求され
ないので、面取り部は主にその工程からくる機械的なシ
目ツクの欠け発生を防止すれば良く、形状プロファイル
に厳しい要求は少ないためである。
フオフのための研削およびポリッシング後において面取
り部１ａの一部が残るような値に設定されている。面取
り部１ｂの面取り深さｄ４は、ラッピングした際に、面
取り部の一部が残るような値に設定されている。一方、
裏面側の面取り部］ｂの幅ｗ４は、基板１の欠けが防止
できる値以上に設定されている。この面取り幅ｗ４は、
最終的には、面取り深さｄ，との関係で決定される。ま
た、表面側の面取り幅ｗ３は上記面取り幅ｗ４と等しく
なるようになっている。即ち、表面側の面取り角度０３
＝ａ ｒ ｃ ｔ ａ ｎ （ｃｌ３／ｗａ）の方が
、裏面側の面取り角度０う＝ａｒｏ ｔ．ａｎ（ ｄ４
／Ｗ４）よりも大きくなるように設定されている。この
ように表面側の面取り角度０３の方を、裏面側の面取り
角度Ｏ，よりも大きくしても問題は少ない。なぜなら、
個別半導体素子の製造工程では、半導体集積回路素子の
それのようには、ホトリソ技術における精度を要求され
ないので、面取り部は主にその工程からくる機械的なシ
目ツクの欠け発生を防止すれば良く、形状プロファイル
に厳しい要求は少ないためである。
続いて、上記半導体デバイス用基板１の加工方法を第２
図に基づいて説明する。
図に基づいて説明する。
先ず、シリコン単結晶インゴットを輪切りにして所定の
厚さを持つ半導体デバイス用基板１］（面取り部１ａ，
ｌｂ形成後の半導体デバイス用基板］と区別するため、
符号１］を用いる。）を製造する。次に、第２図に示す
ような砥石２を用いて面取り部１．ａ，１．ｂを形成す
る。
厚さを持つ半導体デバイス用基板１］（面取り部１ａ，
ｌｂ形成後の半導体デバイス用基板］と区別するため、
符号１］を用いる。）を製造する。次に、第２図に示す
ような砥石２を用いて面取り部１．ａ，１．ｂを形成す
る。
ここで、第２図に示す回転砥石２の研削面２ａ，２ｂ，
２ｃについて説明すれば、砥石２の研削面２ａ，２ｂ，
２ｃの形状は、実施例の半導体デバイス用基板］の周縁
部の形状と相補的関係を有している。即ち、砥石２の研
削面２ａ，２ｂ，２ｃの形状は、実施例の基板１の周縁
部が嵌合するような形状となっている。
２ｃについて説明すれば、砥石２の研削面２ａ，２ｂ，
２ｃの形状は、実施例の半導体デバイス用基板］の周縁
部の形状と相補的関係を有している。即ち、砥石２の研
削面２ａ，２ｂ，２ｃの形状は、実施例の基板１の周縁
部が嵌合するような形状となっている。
この砥石２によって、上記半導体デバイス用基板１１を
加工するにあたっては、基板１１を砥石２とは逆の方向
に回転させつつ、漸次に砥石２に接近する方向へ移動さ
せ、これによって、基板１１の周縁部に、面取り部１ａ
，ｌｂを形成するようにする。
加工するにあたっては、基板１１を砥石２とは逆の方向
に回転させつつ、漸次に砥石２に接近する方向へ移動さ
せ、これによって、基板１１の周縁部に、面取り部１ａ
，ｌｂを形成するようにする。
このようにして実施例の半導体デバイス用基板１が得ら
れる。そして、得られた実施例の半導体デバイス用基板
１はその後、例えば、次のように加工さわる。
れる。そして、得られた実施例の半導体デバイス用基板
１はその後、例えば、次のように加工さわる。
例えば、半導体デバイス用基板１の表裏面がそれぞ九Δ
面，Ａ２面に述するまでラッピングされる。さらに、半
導体デバイス用基板１の表面がＢ面に達するまでハーフ
ォフされ、その後、このハーフォフ面がポリッシグされ
る。このとき、面取り部１、ａ，ｌｂの基端側の丸み形
成部分を残すようにする。
面，Ａ２面に述するまでラッピングされる。さらに、半
導体デバイス用基板１の表面がＢ面に達するまでハーフ
ォフされ、その後、このハーフォフ面がポリッシグされ
る。このとき、面取り部１、ａ，ｌｂの基端側の丸み形
成部分を残すようにする。
上記した実施例の半導体デバイス用基板１およびその製
造方法によれば、下記のような効果を得ることができる
。
造方法によれば、下記のような効果を得ることができる
。
即ち、上記半導体デバイス用基板］によれは、表面側の
面取り部１ａの傾斜面と主面とのなす角度（表面側の面
取り角度）０３を裏面側の面取り部１ｂの傾斜面と主面
とのなす角度（表面側の面取り角度）０うよりも大きく
したので、半導体デバイス用基板１の周縁部の厚みが増
し、その分、周縁部の強度を向上させられる。その結果
、ポリッシング前の工程での半導体デバイス用基板１の
欠けの発生が効果的に防止できる。
面取り部１ａの傾斜面と主面とのなす角度（表面側の面
取り角度）０３を裏面側の面取り部１ｂの傾斜面と主面
とのなす角度（表面側の面取り角度）０うよりも大きく
したので、半導体デバイス用基板１の周縁部の厚みが増
し、その分、周縁部の強度を向上させられる。その結果
、ポリッシング前の工程での半導体デバイス用基板１の
欠けの発生が効果的に防止できる。
また、表裏面に形成される面取り部１ａ，Ｌｂの面取り
幅Ｗ３ ， Ｗ，を同じとしているので、製造後の半導
体デバイス用基板１の周縁部と嵌合する研削面２ａ，２
ｂ，２Ｇを持つ砥石２で表裏面の面取り部１ａ，ｌｂを
同時に形成する場合、表裏面の角隅部が同時に砥石２の
研削而２ａ，２ｃに突き当たり、同時に加工が進行する
と共に同時に加工か終了することとなる。その結果、面
取り部１．． ａ ， ｉ ｂの加工中、一方の研削而
から受りる反力は、常に、他方の研削面によー）てサボ
ー１へされこととなり、加工歪の発生および半導体デバ
イス用基板１の欠けの発生が防止できる。
幅Ｗ３ ， Ｗ，を同じとしているので、製造後の半導
体デバイス用基板１の周縁部と嵌合する研削面２ａ，２
ｂ，２Ｇを持つ砥石２で表裏面の面取り部１ａ，ｌｂを
同時に形成する場合、表裏面の角隅部が同時に砥石２の
研削而２ａ，２ｃに突き当たり、同時に加工が進行する
と共に同時に加工か終了することとなる。その結果、面
取り部１．． ａ ， ｉ ｂの加工中、一方の研削而
から受りる反力は、常に、他方の研削面によー）てサボ
ー１へされこととなり、加工歪の発生および半導体デバ
イス用基板１の欠けの発生が防止できる。
また、」−記の製造方法によれば、基板の加工後の周縁
部プロファイルに一致する研削而２ａ，２ｂ，２ｃを持
つ砥石２で表裏面の面取り部１ａ，］ｂを同時に形成し
ているので、表裏面の角隅部を同時に砥石２の研削面２
ａ，２ｃに突き当てることができ、さらに同時に加工を
進行させると共に同時に加工を終了させることができる
。その結果、加工歪の発生および半導体デバイス用−１
，％板１の欠けの発生か防止できる。
部プロファイルに一致する研削而２ａ，２ｂ，２ｃを持
つ砥石２で表裏面の面取り部１ａ，］ｂを同時に形成し
ているので、表裏面の角隅部を同時に砥石２の研削面２
ａ，２ｃに突き当てることができ、さらに同時に加工を
進行させると共に同時に加工を終了させることができる
。その結果、加工歪の発生および半導体デバイス用−１
，％板１の欠けの発生か防止できる。
また、上記１１′−導体デバイス用基板１では、面取り
深さｄ，，ｄ２が両面において異なっているので、勿論
、非対称面取りの持つ効果をも有する。
深さｄ，，ｄ２が両面において異なっているので、勿論
、非対称面取りの持つ効果をも有する。
以上本発明考によってなされた発明を実施例に基づき具
体的に説明したが、木発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることばいうまでもなし１。
体的に説明したが、木発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることばいうまでもなし１。
例えば、上記実施例では、面取り部１ａ，ｌｂを構成す
る面を平面状に構成したが、当該面を所定の曲率を持つ
曲線で形成するようにしても良い。
る面を平面状に構成したが、当該面を所定の曲率を持つ
曲線で形成するようにしても良い。
その場合には、半導体デバイス用基板１の両主面に形成
される面取り部１．ａ，ｌｂは曲率半径の異なる曲線か
ら構成されることになる。
される面取り部１．ａ，ｌｂは曲率半径の異なる曲線か
ら構成されることになる。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれは下記のとおりである
。
て得られる効果を簡単に説明すれは下記のとおりである
。
即ち、上記第１の発明によれは、個別半導体テバイス用
基板のための半導体デバイス川基板の面取り加工におい
て、半導体デバイス用基板の両面拡散前又は後に、除去
される側（以下表面側という）の面取り深さが除去され
ない側（以下裏面側という）の面取り深さよりも大きく
、かつ表面側の面取り部の傾斜面と主而とのなす角度か
裏面側の面取り部のそれよりも大きくなるような面取り
部を基板の両面周縁部に形成しておくようにしたので、
半導体デバイス用基板の周縁部の厚みが増し、その分、
周縁部の強度を向」ニさせられる。その結果、ハーフオ
フ工程前の工程での半導体デバイス用基板の欠けの発生
が効果的に防止できることとなる。
基板のための半導体デバイス川基板の面取り加工におい
て、半導体デバイス用基板の両面拡散前又は後に、除去
される側（以下表面側という）の面取り深さが除去され
ない側（以下裏面側という）の面取り深さよりも大きく
、かつ表面側の面取り部の傾斜面と主而とのなす角度か
裏面側の面取り部のそれよりも大きくなるような面取り
部を基板の両面周縁部に形成しておくようにしたので、
半導体デバイス用基板の周縁部の厚みが増し、その分、
周縁部の強度を向」ニさせられる。その結果、ハーフオ
フ工程前の工程での半導体デバイス用基板の欠けの発生
が効果的に防止できることとなる。
また、上記第２の発明によれば、第１の発明において、
両主面に形成される面取り部の面取り幅を同じとしてい
るので、第３の発明のように、基板の加工後の周縁部プ
ロファイルに一致する形状の研削面を持つ砥石で表裏面
の面取り部を同時に形成する場合、表裏面の角隅部が同
時に砥石の研削面に突き当たり、同時に加工か進行する
と共に同時に加工が終了することとなる。その結果、面
取り部の加工中、一方の研削面から受ける反力は、常に
、他方の研削面によってサポートされこととなり、加工
歪の発生および半導体デバイス用基板の欠けの発生が防
止できる。
両主面に形成される面取り部の面取り幅を同じとしてい
るので、第３の発明のように、基板の加工後の周縁部プ
ロファイルに一致する形状の研削面を持つ砥石で表裏面
の面取り部を同時に形成する場合、表裏面の角隅部が同
時に砥石の研削面に突き当たり、同時に加工か進行する
と共に同時に加工が終了することとなる。その結果、面
取り部の加工中、一方の研削面から受ける反力は、常に
、他方の研削面によってサポートされこととなり、加工
歪の発生および半導体デバイス用基板の欠けの発生が防
止できる。
第１図は本発明に係る半導体デバイス用基板の実施例の
周縁部およびその近傍部分を示す図、第２図は半導体デ
バイス用基板とその加工に用いられる砥石の研削面近傍
を示す図、 第３図は従来の半導体デバイス用基板の実施例の周縁部
およびその近傍部分を示す図、第４図は従来の半導体デ
バイス用基板とその加工に用いられる砥石の研削面近傍
を示す図である。 １・・・・半導体デバイス用基板、ｌａ，ｉｂ・・・・
面取り部。 凶 （’Ｊ ，ロ
周縁部およびその近傍部分を示す図、第２図は半導体デ
バイス用基板とその加工に用いられる砥石の研削面近傍
を示す図、 第３図は従来の半導体デバイス用基板の実施例の周縁部
およびその近傍部分を示す図、第４図は従来の半導体デ
バイス用基板とその加工に用いられる砥石の研削面近傍
を示す図である。 １・・・・半導体デバイス用基板、ｌａ，ｉｂ・・・・
面取り部。 凶 （’Ｊ ，ロ
Claims (1)
- 【特許請求の範囲】 １、低濃度不純物層からなる基板の両面拡散によって高
濃度不純物層を形成した後、該基板の約１／２の厚さを
除去して、上記基板の片面側において上記低濃度不純物
層を露出させ、この露出した低濃度不純物層を研磨して
高低濃度不純物２重層領域から構成された半導体デバイ
ス用基板を得るにあたり、上記両面拡散前又は後に、除
去される側（以下表面側という）の面取り深さが除去さ
れない側（以下裏面側という）の面取り深さよりも大き
く、かつ表面側の面取り部の傾斜面と主面とのなす角度
が裏面側の面取り部のそれよりも大きくなるような面取
り部を基板の両面周縁部に形成しておくことを特徴とす
る半導体デバイス用基板の加工方法。 ２、請求項１記載の半導体デバイス用基板の加工方法に
おいて、表面側及び裏面側の面取り幅がほぼ同じとなる
ように上記各角度を設定したことを特徴とする半導体デ
バイス用基板の加工方法。 ３、請求項２記載の半導体デバイス用基板の加工方法に
おいて、表面側及び裏面側の面取り部を同時に形成する
ようにしたことを特徴とする半導体デバイス用基板の加
工方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111372A JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
| US07/512,409 US5045505A (en) | 1989-04-28 | 1990-04-23 | Method of processing substrate for a beveled semiconductor device |
| DE69029913T DE69029913T2 (de) | 1989-04-28 | 1990-04-26 | Verfahren zur Behandlung eines Substrats für Halbleiter-Bauelemente |
| EP90304523A EP0396326B1 (en) | 1989-04-28 | 1990-04-26 | Method of processing substrate for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111372A JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02291126A true JPH02291126A (ja) | 1990-11-30 |
| JPH0624200B2 JPH0624200B2 (ja) | 1994-03-30 |
Family
ID=14559523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1111372A Expired - Fee Related JPH0624200B2 (ja) | 1989-04-28 | 1989-04-28 | 半導体デバイス用基板の加工方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5045505A (ja) |
| EP (1) | EP0396326B1 (ja) |
| JP (1) | JPH0624200B2 (ja) |
| DE (1) | DE69029913T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020105298A1 (ja) * | 2018-11-19 | 2020-05-28 | 株式会社Sumco | シリコンウェーハのヘリカル面取り加工方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| US6020603A (en) * | 1996-09-24 | 2000-02-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with a beveled and chamfered outer peripheral portion |
| US6232229B1 (en) | 1999-11-19 | 2001-05-15 | Micron Technology, Inc. | Microelectronic device fabricating method, integrated circuit, and intermediate construction |
| GB2359415A (en) * | 2000-02-21 | 2001-08-22 | Westcode Semiconductors Ltd | Profiling of semiconductor wafer to prevent edge breakdown |
| JP3683179B2 (ja) * | 2000-12-26 | 2005-08-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US7258931B2 (en) * | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| JP3580311B1 (ja) * | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
| TWI314758B (en) * | 2006-04-20 | 2009-09-11 | Touch Micro System Tech | Wafer having an asymmetric edge profile and method of making the same |
| US8389099B1 (en) | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
| CN101226904B (zh) * | 2008-01-24 | 2010-10-27 | 上海申和热磁电子有限公司 | 具有不对称边缘轮廓的硅片及其制造方法 |
| JP2009277947A (ja) * | 2008-05-15 | 2009-11-26 | Sumco Corp | 半導体ウェーハ |
| JP2010092975A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi Cable Ltd | 窒化物半導体基板 |
| DE102009037281B4 (de) * | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
| DE102011087487A1 (de) * | 2011-11-30 | 2013-06-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Halbleiterbauelement mit optimiertem Randabschluss |
| CN102789978B (zh) * | 2012-07-26 | 2015-06-10 | 黄山市七七七电子有限公司 | 普通电力整流二极管芯片的生产工艺 |
| TWI668739B (zh) * | 2018-04-03 | 2019-08-11 | 環球晶圓股份有限公司 | 磊晶基板及其製造方法 |
| EP3567138B1 (en) | 2018-05-11 | 2020-03-25 | SiCrystal GmbH | Chamfered silicon carbide substrate and method of chamfering |
| EP3567139B1 (en) | 2018-05-11 | 2021-04-07 | SiCrystal GmbH | Chamfered silicon carbide substrate and method of chamfering |
| CN109141324A (zh) * | 2018-08-30 | 2019-01-04 | 杭州中芯晶圆半导体股份有限公司 | 一种精确测量硅片上下面去除量的方法 |
| JP7549322B2 (ja) * | 2020-04-01 | 2024-09-11 | 株式会社ノベルクリスタルテクノロジー | 半導体基板及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424571A (en) * | 1977-07-25 | 1979-02-23 | Nec Corp | Manufacture for semiconductor wafer |
| JPS58168129U (ja) * | 1982-05-04 | 1983-11-09 | 株式会社東芝 | 半導体ウエハの面取り装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE536122A (ja) * | 1954-03-05 | |||
| GB1145392A (en) * | 1967-03-08 | 1969-03-12 | Ass Elect Ind | Improvements in semi-conductor rectifiers |
| US3742593A (en) * | 1970-12-11 | 1973-07-03 | Gen Electric | Semiconductor device with positively beveled junctions and process for its manufacture |
| DE2323613A1 (de) * | 1973-05-10 | 1974-11-28 | Siemens Ag | Halbleiterbauelement |
| DE2358937C3 (de) * | 1973-11-27 | 1976-07-15 | Licentia Gmbh | Thyristor fuer hochspannung im kilovoltbereich |
| JPS55113332A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Manufacture of wafer |
| JPH0624199B2 (ja) * | 1982-07-30 | 1994-03-30 | 株式会社日立製作所 | ウエハの加工方法 |
| JPS6088535U (ja) * | 1983-11-24 | 1985-06-18 | 住友電気工業株式会社 | 半導体ウエハ |
-
1989
- 1989-04-28 JP JP1111372A patent/JPH0624200B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-23 US US07/512,409 patent/US5045505A/en not_active Expired - Lifetime
- 1990-04-26 EP EP90304523A patent/EP0396326B1/en not_active Expired - Lifetime
- 1990-04-26 DE DE69029913T patent/DE69029913T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424571A (en) * | 1977-07-25 | 1979-02-23 | Nec Corp | Manufacture for semiconductor wafer |
| JPS58168129U (ja) * | 1982-05-04 | 1983-11-09 | 株式会社東芝 | 半導体ウエハの面取り装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020105298A1 (ja) * | 2018-11-19 | 2020-05-28 | 株式会社Sumco | シリコンウェーハのヘリカル面取り加工方法 |
| JP2020082238A (ja) * | 2018-11-19 | 2020-06-04 | 株式会社Sumco | シリコンウェーハのヘリカル面取り加工方法 |
| TWI714292B (zh) * | 2018-11-19 | 2020-12-21 | 日商Ｓｕｍｃｏ股份有限公司 | 矽晶圓的螺旋去角加工方法 |
| KR20210062710A (ko) * | 2018-11-19 | 2021-05-31 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 헬리컬 모따기 가공 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69029913D1 (de) | 1997-03-27 |
| EP0396326B1 (en) | 1997-02-12 |
| US5045505A (en) | 1991-09-03 |
| EP0396326A1 (en) | 1990-11-07 |
| DE69029913T2 (de) | 1997-08-14 |
| JPH0624200B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02291126A (ja) | 半導体デバイス用基板の加工方法 | |
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| JPH02275613A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
| TWI234825B (en) | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination and methods of forming same | |
| JPH04263425A (ja) | 半導体基板の研削装置及び研削方法 | |
| EP2530704B1 (en) | Method for manufacturing bonded wafer | |
| JP2007306000A (ja) | 異形成形されたエッジを備えた半導体ウェーハを製作するための方法 | |
| JPH0885051A (ja) | 半導体シリコン基板の面取り部研磨方法 | |
| JP2006186174A (ja) | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ | |
| US11361959B2 (en) | Method for manufacturing wafer | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| JPS61256621A (ja) | 接着型半導体基板の製造方法 | |
| JP2022166697A (ja) | シリコンウェーハの製造方法 | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
| WO2022219955A1 (ja) | 半導体ウェーハの製造方法 | |
| JP2719276B2 (ja) | 張り合わせｓｏｉウェーハの製法 | |
| JPS63102860A (ja) | 半導体ウエハのチヤンフア加工方法 | |
| JPH097978A (ja) | ウエハ研削装置および方法 | |
| KR100845967B1 (ko) | 웨이퍼 연삭방법 및 연삭휠 | |
| JPS59129669A (ja) | 内周刃ダイヤモンド砥石の製造方法 | |
| TW202247249A (zh) | 用於製備已進行過層移轉之供體底材剩餘部之方法 | |
| KR20080062015A (ko) | 반도체 웨이퍼의 가공방법 | |
| JP2004281609A (ja) | 半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |