JPH02290354A - 変復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は変復調装置に関し、特に変調処理をデジタル信
号処理で行う変復調装置に関する。

〔従来の技術〕

従来、位相変調方式や振幅位相変調方式の変復調装置で
は、変調部に、正相ベースバンド信号と直交ベースバン
ド信号とに搬送波を乗ずるためのアナログ乗算回路、あ
るいはデジタル乗算器を必要とする。

〔発明が解決しようとする課題〕

上述した従来の変復調装置は、乗算器を使用しているの
で、高速で動作するデジタル乗算器あるいはアナログ乗
算回路などが必要になる。また、最近の高度な通信手順
を持つＣＣＩＴＴ勧告Ｖ．２２ｂｉｓなどの方式では、
接続手順や他規格との併用などの必要性から、デジタル
信号処理が有利となり、デジタル信号処理プロセッサ等
を用いたものが主流となっている。デジタル乗算器を有
するデジタル信号処理用のプロセッサは大規模でかつ高
価であり、小型で比較的定則な汎用プロセッサなどで変
復調装置を実現するのは困難であるという問題点をもつ
。

〔課題を解決するための手段〕

本発明の変復調装置は、正相ベースバンド信号乗じた変
調信号データの組を予め格納した２つの記憶装置と、入
力デジタルデータから前記記憶装置の読み出しアドレス
を生成するアドレス生成部と、前記記憶装置から読み出
された２組の前記変調信号データを加算する加算器と、
前記加算器の加算結果をアナログ信号に変換し出力する
デジタル・アナログコンバータとを備えている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明のτ実施例のブロック図である。本実
施例の方式は、ＣＣＩＴＴ勧告Ｖ，２２ｂｉｓに準拠し
た方式であり、データ転送速度は２４００ｂｐｓ、変調
速度は６００ボー、搬送波の周波数は、低群が１２００
Ｈｚ、高群が２４００Ｈｚである。データ端末装置（Ｄ
ＴＥ）１からシリアル形式で出力されたデジタルデータ
は、データ入力部２でシリアル→パラレル変換され、４
ビットパラレルのシンボルデータとなる。

シンボルデータのビット数は一般に、データ転送速度と
変調速度との比で定まる。シンボルデータは、アドレス
生成部３で正相信号データアドレスと直交信号データア
ドレスに変換される。正相信号データアドレスは、正相
信号データ格納メモリ４の内部のデータグループのアド
レスを示し、直交信号データアドレスは、直交信号デー
タ格納メモリ５の内部のデータグループのアドレスを示
す．正相信号データ格納メモリ４の正相信号データアド
レスで指されたアドレス及び直交信号データ格納メモリ
５の直交信号データアドレスで指されたアドレスからそ
れぞれ、連続した１６個づつの信号データを順次に読み
出し、加算器６で１個づつ順次に加算した後、データバ
ッファ７に格納する。そして、Ｄ／Ａコンバータ８にデ
ータバッファ７からロック毎に１個づつデータを書き込
み、デジタル→アナログ変換された変調信号を出力させ
る。データバッファ７は、１６バイトの大きさである．
このバイト数は、Ｄ／Ａコンパータ８のクロックの周波
数と変調速度との比に等しい。尚、Ｄ／Ａコンバータ８
のクロックの周波数は、搬送波の周波数の２倍以上が必
要で、Ｓ／Ｎ比、出力振幅の安定性等を考慮すると、３
〜４倍の周波数が適当である。本実施例では、４倍の９
６００Ｈｚをクロツク周波数としている．第２図は、ア
ドレス生成部３の一構成例を示すブロック図である．ま
ず、第１図の送信データ入力部２から送られ来るシンボ
ルデータをシフトレジスタ９に入力する．次に、シフト
レジスタを左に３ビットシフトする。このシフトは、シ
ンボルデータの値によって後述の８バイトの領域を指示
するポインタを作りだすためのものである．加算器１３
は、シフトレジスタ９のシフト結果に、直前のシンボル
で求められたエンコードテーブル先頭アドレスをレジス
タ１０から受けて、加える。

その結果レジスタ１１には、エンコードテーブル１２内
の８バイトの組の先頭アドレスが得られる．このアドレ
スでエンコードテーブル１２から８バイトの組を１つ読
み出すことにより、正相信号データアドレス、直交信号
データアドレス、後続シンボルの読み出しのエンコード
テーブル先頭アドレスを得る．このうち、エンコードテ
ーブル先頭アドレスは、レジスタ１０に格納され、次回
の演算に使用される． 第３図は、アドレス生成部３中のエンコードテーブル１
２の構造を示すブロック図である。先頭アドレスＡ１〜
ＡＩ６を持つ１６組のエンコードテーブル１２−１〜１
２−１６から成るエンコートテーブル１２において、各
組のエンコードテーブルは１２８バイトの大きさを持っ
ている。そして、各組のエンコードテーブルは、第４図
のように８バイト毎の領域Ｗ１〜Ｗｌ６に区切られ、各
領域（例えばＷ６）には、正相信号データアドレス（Ｂ
６１）が２バイト、直交信号データアドレス（Ｂ６２）
が２バイト、後続シンボル読み出し用エンコードテーブ
ル先頭アドレス（Ｂ６Ｂ）が２バイト、ダミーグループ
（Ｂ６４）が２バイト、の順で８バイトのエータが格納
されている。また領域Ｗ，〜Ｗ１６は、各組の先頭から
、シンボルデータを数として表した順に並べてある。す
なわち、００００に対応する領域Ｗ１を先頭に１１１１
に対応する領域Ｗ１６を最後に、というように並べてあ
る。

このような構成によりアドレス生成部３は、シンボル系
列を差動符号化した正相および直交両信号を指定するア
ドレスデータを作成する。

第５図は、第１図中の正相信号データ格納メモリ４の構
成例を示すブロック図である。正相信号データ格納メモ
リ４には、正相ベースバンド信号を低群搬送波で変調し
た信号のサンプル値系列を予め格納したデータグループ
４−Ｌ１〜４−Ｌ．と、高群で搬送波で変調した信号の
サンプル値系列を予め格納したデータグループ４Ｈｔ〜
４８ｍとを、設けてある。各データグループは、おのお
の１６バイトで、１つのサンプル値を１バイトで表示し
ている。第１図のアドレス生成部３で生成された正相信
号データアドレスは、低群変調のデータグループを示し
ている．群選択回路４２で高群が選択された場合は、正
相信号データアドレスの第５ビット目に”１′゜を加え
て高群変調のデータグループを示すようにすれば良い。

このようにしてアドレスが決定したら、アドレスで示さ
れた所から連続して１６バイトの変調信号のサンプル値
データを順次に読み出す。読み出されたデータは加算器
６に順次送られる。直交信号データ格納メモリ５も、正
相信号データ格納メモリ４と同様に動作する。

以上のごとく本実施例では、変調用の乗算器は不要であ
り、変調部を小型化、低価格できる。

〔発明の効果〕

以上説明したように本発明は、あらかじめ正相ベースバ
ンド信号と直交ベースバンド信号とに搬送波を乗じた変
調信号データを規則的にメモリに格納しておき、デジタ
ル伝送データからこのメモリの読み出しアドレスを生成
して変調信号データを読み出すことによって、デジタル
乗算器を用いずに変調信号データを得ることが可能とな
り、小型で安価な変復調装置を実現できるという効果が
ある。

【図面の簡単な説明】

第１図ないし第５図は本発明の実施例のブロック図であ
る。 １・・・データ端末装置（ＤＴＥ）、２・・・データ入
力部、３・・・アドレス生成部、４・・・正相信号デー
タ格納メモリ、５・・・直交信号データ格納メモリ、６
・・・加算器、７・・・データバッファ、８・・・Ｄ／
Ａコンバータ、９〜１１・・・レジスタ、１２・・・エ
ンコードテーブル。

Claims (1)

【特許請求の範囲】
1. 正相ベースバンド信号および直交ベースバンド信号にそ
   れぞれ搬送波を乗じた変調信号データの組を予め格納し
   た２つの記憶装置と、入力デジタルデータから前記記憶
   装置の読み出しアドレスを生成するアドレス生成部と、
   前記記憶装置から読み出された２組の前記変調信号デー
   タを加算する加算器と、前記加算器の加算結果をアナロ
   グ信号に変換し出力するデジタル・アナログコンバータ
   とを備えていることを特徴とする変復調装置。