JPH1079765A - 変調方式 - Google Patents
変調方式Info
- Publication number
- JPH1079765A JPH1079765A JP8232997A JP23299796A JPH1079765A JP H1079765 A JPH1079765 A JP H1079765A JP 8232997 A JP8232997 A JP 8232997A JP 23299796 A JP23299796 A JP 23299796A JP H1079765 A JPH1079765 A JP H1079765A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- axis data
- axis
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
- H04L27/2025—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes in a piecewise linear manner within each symbol period
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 消費電力が増大するとともに、回路が大型化
してしまい、回路実現上の制約が厳しくなってしまう。 【解決手段】 差動変換器１において、入力される送信
データの０または１の符号に対して、出力される信号の
位相が−π／２または＋π／２だけ変化するように、Ｉ
軸及びＱ軸に０または１の信号が生成され、出力され
る。差動変換器１から出力された信号は、Ｉ軸、Ｑ軸共
に独立し同じ周波数特性を持つガウシアンＬＰＦ２ａ，
２ｂをそれぞれ通過し、さらに直交変調が施される。そ
の後、変調された信号が振幅リミッタ７にて定振幅化さ
れると、ＧＭＳＫとほぼ同一のスペクトラム特性が得ら
れる。
してしまい、回路実現上の制約が厳しくなってしまう。 【解決手段】 差動変換器１において、入力される送信
データの０または１の符号に対して、出力される信号の
位相が−π／２または＋π／２だけ変化するように、Ｉ
軸及びＱ軸に０または１の信号が生成され、出力され
る。差動変換器１から出力された信号は、Ｉ軸、Ｑ軸共
に独立し同じ周波数特性を持つガウシアンＬＰＦ２ａ，
２ｂをそれぞれ通過し、さらに直交変調が施される。そ
の後、変調された信号が振幅リミッタ７にて定振幅化さ
れると、ＧＭＳＫとほぼ同一のスペクトラム特性が得ら
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、変調方式に関し、
特に、移動通信等に使用されるＧＭＳＫ(Gaussian Mini
mum Shift Keying)変調方式に関する。
特に、移動通信等に使用されるＧＭＳＫ(Gaussian Mini
mum Shift Keying)変調方式に関する。
【０００２】
【従来の技術】従来、ＧＭＳＫ変調方式においては、ア
ナログ回路が用いられて処理が行われてきたが、近年で
は、回路を小型化するためにデジタル回路が用いられる
ようになり、それによりＬＳＩ化が進んできている。
ナログ回路が用いられて処理が行われてきたが、近年で
は、回路を小型化するためにデジタル回路が用いられる
ようになり、それによりＬＳＩ化が進んできている。
【０００３】デジタル信号処理における正弦波の発生方
式の代表的なものとしては、メモリを利用する方式とデ
ジタル演算による処理方式との２つがある。
式の代表的なものとしては、メモリを利用する方式とデ
ジタル演算による処理方式との２つがある。
【０００４】以下に、メモリを利用したデジタル信号処
理における正弦波の発生方式について説明する。なお、
以下に説明する変調方式は、ＧＭＳＫ変調方式に応用で
きるＦＳＫ変調方式における正弦波発生方式である。
理における正弦波の発生方式について説明する。なお、
以下に説明する変調方式は、ＧＭＳＫ変調方式に応用で
きるＦＳＫ変調方式における正弦波発生方式である。
【０００５】図７は、従来のデジタル信号処理における
正弦波発生方式の一構成例を示す図である。
正弦波発生方式の一構成例を示す図である。
【０００６】ＦＳＫ変調方式における正弦波は、 Ｓ（ｎ）＝Ａｓｉｎ（２πｎｆi／ｆs） と表される。ここで、 ｎ＝整数 ｉ＝１（データ０），２（データ１）、ただしｆ1＞ｆ2 ｆs＝サンプリング周波数 である。
【０００７】また、サンプリング毎に発生する位相変移
量△θiは、 △θi＝２πｆi／ｆs であり、データがマーク時とスペース時とでは位相変移
量が異なってくる。ここで、ｆ1とｆ2の最大公約数をｆ
0とし、 △θ0＝２πｆ0／ｆs とすれば、ｆ1＝Ｎ・ｆ0，ｆ2＝Ｍ・ｆ0となるＮ，Ｍを
用いて、 △θ1＝２πｆ1／ｆs＝２πＮｆ0／ｆs＝Ｎ・△θ0 △θ2＝２πｆ2／ｆs＝２πＭｆ0／ｆs＝Ｍ・△θ0 となる。
量△θiは、 △θi＝２πｆi／ｆs であり、データがマーク時とスペース時とでは位相変移
量が異なってくる。ここで、ｆ1とｆ2の最大公約数をｆ
0とし、 △θ0＝２πｆ0／ｆs とすれば、ｆ1＝Ｎ・ｆ0，ｆ2＝Ｍ・ｆ0となるＮ，Ｍを
用いて、 △θ1＝２πｆ1／ｆs＝２πＮｆ0／ｆs＝Ｎ・△θ0 △θ2＝２πｆ2／ｆs＝２πＭｆ0／ｆs＝Ｍ・△θ0 となる。
【０００８】したがって、正弦波を△θ0の位相毎にサ
ンプリングした波形を正弦波波形メモリ３５に格納して
おき、データ判別器３７においてデータが“０”である
時に、アドレス指定レジスタ３６によって、正弦波波形
メモリ３５に格納された波形をＮサンプル毎に読み出せ
ば、周波数ｆ1を有する正弦波を発生させることがで
き、同じく、データ判別器３７においてデータが“１”
である時に、アドレス指定レジスタ３６によって、正弦
波波形メモリ３５に格納された波形をＭサンプル毎に読
み出せば、周波数ｆ2を有する正弦波を発生させること
ができる。
ンプリングした波形を正弦波波形メモリ３５に格納して
おき、データ判別器３７においてデータが“０”である
時に、アドレス指定レジスタ３６によって、正弦波波形
メモリ３５に格納された波形をＮサンプル毎に読み出せ
ば、周波数ｆ1を有する正弦波を発生させることがで
き、同じく、データ判別器３７においてデータが“１”
である時に、アドレス指定レジスタ３６によって、正弦
波波形メモリ３５に格納された波形をＭサンプル毎に読
み出せば、周波数ｆ2を有する正弦波を発生させること
ができる。
【０００９】なお、ＦＳＫ変調方式からＭＳＫ変調方式
ヘの変換は、変調変位を０．５に設定すればよく、上述
したＭ，Ｎの値を０．５倍にすればよい。また、ＧＭＳ
Ｋ変調方式に変換するには、正弦波波形メモリ３５に格
納された波形を入力信号系列とガウスフィルタのインパ
ルス応答が畳み込まれた値として出力するようにすれば
よい。
ヘの変換は、変調変位を０．５に設定すればよく、上述
したＭ，Ｎの値を０．５倍にすればよい。また、ＧＭＳ
Ｋ変調方式に変換するには、正弦波波形メモリ３５に格
納された波形を入力信号系列とガウスフィルタのインパ
ルス応答が畳み込まれた値として出力するようにすれば
よい。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の変調方式においては、送信波形のアイ・
パターンの広がりを確保するためにフィルタ・サンプリ
ング周波数をデータ・レートの４倍以上の周波数で動作
させる必要があり、数十Ｍｂｐｓの高速のＧＭＳＫ信号
を発生させるには消費電力が増大してしまうという問題
点がある。
たような従来の変調方式においては、送信波形のアイ・
パターンの広がりを確保するためにフィルタ・サンプリ
ング周波数をデータ・レートの４倍以上の周波数で動作
させる必要があり、数十Ｍｂｐｓの高速のＧＭＳＫ信号
を発生させるには消費電力が増大してしまうという問題
点がある。
【００１１】また、正弦波波形メモリから出力された値
をＤ／Ａ変換するためにデータレートの４倍以上で動作
する高速のＤ／Ａコンバータが必要であり、そのため、
消費電力が増大するとともに、回路が大型化してしま
い、回路実現上の制約が厳しくなってしまうという問題
点がある。
をＤ／Ａ変換するためにデータレートの４倍以上で動作
する高速のＤ／Ａコンバータが必要であり、そのため、
消費電力が増大するとともに、回路が大型化してしま
い、回路実現上の制約が厳しくなってしまうという問題
点がある。
【００１２】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、小型で消費
電力の少ない変調方式を実現することを目的とする。
する問題点に鑑みてなされたものであって、小型で消費
電力の少ない変調方式を実現することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部から入力される送信データに基づいて
Ｉ軸データ及びＱ軸データを生成し、生成された前記Ｉ
軸データ及びＱ軸データを直交変調することにより変調
動作が行われる変調方式であって、前記送信データが入
力され、入力された送信データに基づいて前記Ｉ軸デー
タ及び前記Ｑ軸データを生成し、出力する差動変換器
と、該差動変換器から出力されたＩ軸データの帯域制限
を行う第１のフィルタと、前記差動変換器から出力され
たＱ軸データの帯域制限を行う第２のフィルタと、所定
の周波数を有する信号を発振する発振器と、該発振器か
ら出力された周波数信号の位相を９０°ずらして出力す
る直交変調器と、前記第１のフィルタを通過した信号と
前記直交変調器から出力された信号とを乗算する第１の
乗算器と、前記第２のフィルタを通過した信号と前記直
交変調器から出力された信号とを乗算する第２の乗算器
と、前記第１の乗算器から出力された信号と前記第２の
乗算器から出力された信号とを加算する加算器と、該加
算器から出力された信号を定振化する振幅リミッタとを
有することを特徴とする。
に本発明は、外部から入力される送信データに基づいて
Ｉ軸データ及びＱ軸データを生成し、生成された前記Ｉ
軸データ及びＱ軸データを直交変調することにより変調
動作が行われる変調方式であって、前記送信データが入
力され、入力された送信データに基づいて前記Ｉ軸デー
タ及び前記Ｑ軸データを生成し、出力する差動変換器
と、該差動変換器から出力されたＩ軸データの帯域制限
を行う第１のフィルタと、前記差動変換器から出力され
たＱ軸データの帯域制限を行う第２のフィルタと、所定
の周波数を有する信号を発振する発振器と、該発振器か
ら出力された周波数信号の位相を９０°ずらして出力す
る直交変調器と、前記第１のフィルタを通過した信号と
前記直交変調器から出力された信号とを乗算する第１の
乗算器と、前記第２のフィルタを通過した信号と前記直
交変調器から出力された信号とを乗算する第２の乗算器
と、前記第１の乗算器から出力された信号と前記第２の
乗算器から出力された信号とを加算する加算器と、該加
算器から出力された信号を定振化する振幅リミッタとを
有することを特徴とする。
【００１４】また、前記差動変調器は、入力される送信
データが０の場合に−π／２、入力される送信データが
１の場合に＋π／２の位相回転量を示す２ビット信号を
前記Ｉ軸データ及び前記Ｑ軸データとして出力すること
を特徴とする。
データが０の場合に−π／２、入力される送信データが
１の場合に＋π／２の位相回転量を示す２ビット信号を
前記Ｉ軸データ及び前記Ｑ軸データとして出力すること
を特徴とする。
【００１５】また、外部から入力される送信データに基
づいてＩ軸データ及びＱ軸データを生成し、生成された
前記Ｉ軸データ及びＱ軸データを直交変調することによ
り変調動作が行われる変調方式であって、前記送信デー
タが入力され、入力された送信データに基づいて前記Ｉ
軸データ及び前記Ｑ軸データを生成し、出力する差動変
換器と、所定の周波数を有する信号を発振する発振器
と、該発振器から出力された周波数信号の位相を９０°
ずらして出力する直交変調器と、前記Ｉ軸データと前記
直交変調器から出力された信号とを乗算する第１の乗算
器と、前記Ｑ軸データと前記直交変調器から出力された
信号とを乗算する第２の乗算器と、前記第１の乗算器か
ら出力された信号と前記第２の乗算器から出力された信
号とを加算する加算器と、前記加算器から出力されたデ
ータの帯域制限を行うフィルタと、該フィルタを通過し
た信号を定振化する振幅リミッタとを有することを特徴
とする。
づいてＩ軸データ及びＱ軸データを生成し、生成された
前記Ｉ軸データ及びＱ軸データを直交変調することによ
り変調動作が行われる変調方式であって、前記送信デー
タが入力され、入力された送信データに基づいて前記Ｉ
軸データ及び前記Ｑ軸データを生成し、出力する差動変
換器と、所定の周波数を有する信号を発振する発振器
と、該発振器から出力された周波数信号の位相を９０°
ずらして出力する直交変調器と、前記Ｉ軸データと前記
直交変調器から出力された信号とを乗算する第１の乗算
器と、前記Ｑ軸データと前記直交変調器から出力された
信号とを乗算する第２の乗算器と、前記第１の乗算器か
ら出力された信号と前記第２の乗算器から出力された信
号とを加算する加算器と、前記加算器から出力されたデ
ータの帯域制限を行うフィルタと、該フィルタを通過し
た信号を定振化する振幅リミッタとを有することを特徴
とする。
【００１６】また、前記差動変調器は、入力される送信
データが０の場合に−π／２、入力される送信データが
１の場合に＋π／２の位相回転量を示す２ビット信号を
前記Ｉ軸データ前記Ｑ軸データとして出力することを特
徴とする。
データが０の場合に−π／２、入力される送信データが
１の場合に＋π／２の位相回転量を示す２ビット信号を
前記Ｉ軸データ前記Ｑ軸データとして出力することを特
徴とする。
【００１７】（作用）上記のように構成された本発明に
おいては、差動変換器において、入力される送信データ
の０または１の符号に対して、出力される信号の位相が
−π／２または＋π／２だけ変化するように、Ｉ軸及び
Ｑ軸に０または１の信号が生成され、出力される。差動
変換器から出力された信号は、Ｉ軸、Ｑ軸共に独立し同
じ周波数特性を持つフィルタを通過し、さらに直交変調
が施される。その後、変調された信号が振幅リミッタに
て定振幅化されると、ＧＭＳＫとほぼ同一のスペクトラ
ム特性が得られる。
おいては、差動変換器において、入力される送信データ
の０または１の符号に対して、出力される信号の位相が
−π／２または＋π／２だけ変化するように、Ｉ軸及び
Ｑ軸に０または１の信号が生成され、出力される。差動
変換器から出力された信号は、Ｉ軸、Ｑ軸共に独立し同
じ周波数特性を持つフィルタを通過し、さらに直交変調
が施される。その後、変調された信号が振幅リミッタに
て定振幅化されると、ＧＭＳＫとほぼ同一のスペクトラ
ム特性が得られる。
【００１８】また、差動変換器から出力された信号が直
交変調された後、フィルタを通過し、振幅リミッタにて
定振幅された場合においても、ＧＭＳＫとほぼ同一のス
ペクトラム特性が得られる。
交変調された後、フィルタを通過し、振幅リミッタにて
定振幅された場合においても、ＧＭＳＫとほぼ同一のス
ペクトラム特性が得られる。
【００１９】このように、変調を行う回路がビットレー
トの速度で動作すれよいので、小型化及び低消費電力化
が図られる。
トの速度で動作すれよいので、小型化及び低消費電力化
が図られる。
【００２０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２１】図１は、本発明の変調方式の実施の一形態
を示すブロック図である。
を示すブロック図である。
【００２２】本形態は図１に示すように、送信データ及
び送信クロックが入力され、入力された送信データに基
づいてＩ軸データ及びＱ軸データを生成し、出力する差
動変換器１と、差動変換器１から出力されたＩ軸データ
及びＱ軸データそれぞれのベースバンドにおける帯域制
限を行う第１のフィルタであるガウシアンＬＰＦ２ａ及
び第２のフィルタであるガウシアンＬＰＦ２ｂと、所定
の周波数を有する信号を発振する発振器３と、発振器３
から出力された周波数信号の位相を９０°ずらして出力
する直交変調器である９０°移相器４と、ガウシアンＬ
ＰＦ２ａを通過した信号と９０°移相器４から出力され
た信号とを乗算する第１の乗算器５ａと、ガウシアンＬ
ＰＦ２ｂを通過した信号と９０°移相器４から出力され
た信号とを乗算する第２の乗算器５ｂと、乗算器５ａか
ら出力された信号と乗算器５ｂから出力された信号とを
加算する加算器６と、加算器６から出力された信号を定
振化する振幅リミッタ７とから構成されている。なお、
ガウシアンＬＰＦ２ａ，２ｂの帯域制限を示すＢＴ値に
おいては、通常のガウシアンＬＰＦに対して０．８倍程
度とする。
び送信クロックが入力され、入力された送信データに基
づいてＩ軸データ及びＱ軸データを生成し、出力する差
動変換器１と、差動変換器１から出力されたＩ軸データ
及びＱ軸データそれぞれのベースバンドにおける帯域制
限を行う第１のフィルタであるガウシアンＬＰＦ２ａ及
び第２のフィルタであるガウシアンＬＰＦ２ｂと、所定
の周波数を有する信号を発振する発振器３と、発振器３
から出力された周波数信号の位相を９０°ずらして出力
する直交変調器である９０°移相器４と、ガウシアンＬ
ＰＦ２ａを通過した信号と９０°移相器４から出力され
た信号とを乗算する第１の乗算器５ａと、ガウシアンＬ
ＰＦ２ｂを通過した信号と９０°移相器４から出力され
た信号とを乗算する第２の乗算器５ｂと、乗算器５ａか
ら出力された信号と乗算器５ｂから出力された信号とを
加算する加算器６と、加算器６から出力された信号を定
振化する振幅リミッタ７とから構成されている。なお、
ガウシアンＬＰＦ２ａ，２ｂの帯域制限を示すＢＴ値に
おいては、通常のガウシアンＬＰＦに対して０．８倍程
度とする。
【００２３】図２は、図１に示した差動変換器１の構成
を示す図である。
を示す図である。
【００２４】本形態における差動変換器は図２に示すよ
うに、入力される送信データに基づいて出力するデータ
の位相を回転させる差動変換部１０と、加算器１１と、
ラッチ回路１２とから構成されており、差動変換器１に
おいては、送信データ“０”が入力されると、出力する
データの位相を−π／２だけ回転させ、送信データ
“１”が入力されると、出力するデータの位相を＋π／
２だけ回転させる。ラッチ回路１２においては、１符号
前の位相情報が格納されており、加算器１１において、
次の位相情報と加算される。
うに、入力される送信データに基づいて出力するデータ
の位相を回転させる差動変換部１０と、加算器１１と、
ラッチ回路１２とから構成されており、差動変換器１に
おいては、送信データ“０”が入力されると、出力する
データの位相を−π／２だけ回転させ、送信データ
“１”が入力されると、出力するデータの位相を＋π／
２だけ回転させる。ラッチ回路１２においては、１符号
前の位相情報が格納されており、加算器１１において、
次の位相情報と加算される。
【００２５】以下に、上記のように構成された変調方式
における変調動作について説明する。
における変調動作について説明する。
【００２６】図３は、図１に示した変調方式における変
調動作について説明するための図である。
調動作について説明するための図である。
【００２７】例えば図３に示すように、差動変換器１に
入力される送信データが、“１０１１１０”であるとす
る。
入力される送信データが、“１０１１１０”であるとす
る。
【００２８】すると、上述したように、差動変換部１０
（図２参照）においては、送信データ“０”が入力され
ると、出力するデータの位相が−π／２だけ回転し、送
信データ“１”が入力されると、出力するデータの位相
が＋π／２だけ回転するので、差動変換部１０から出力
される位相は、“π／２，０，π／２，π，３π／２，
π”となる。
（図２参照）においては、送信データ“０”が入力され
ると、出力するデータの位相が−π／２だけ回転し、送
信データ“１”が入力されると、出力するデータの位相
が＋π／２だけ回転するので、差動変換部１０から出力
される位相は、“π／２，０，π／２，π，３π／２，
π”となる。
【００２９】ここで、加算器１１（図２参照）において
は、出力ビット数が位相の４状態を表示するため、２ビ
ットとする。例えば、位相が“０”の状態では（０，
０）、位相が“π／２”の状態では（０，１）、位相が
“π”の状態では（１，１）、位相が“３π／２”の状
態では（１，０）となる。ただし、（Ｉ軸データ，Ｑ軸
データ）とする。
は、出力ビット数が位相の４状態を表示するため、２ビ
ットとする。例えば、位相が“０”の状態では（０，
０）、位相が“π／２”の状態では（０，１）、位相が
“π”の状態では（１，１）、位相が“３π／２”の状
態では（１，０）となる。ただし、（Ｉ軸データ，Ｑ軸
データ）とする。
【００３０】また、ここでの差動変換器１の出力値にお
いては基準値を“０”とした場合に直流成分が現れない
ように、“０”に対しては“−１”、“１”に対しては
“＋１”をそれぞれ割り当てて、位相が“０”の状態で
は（−１，−１）、位相が“π／２”の状態では（−
１，＋１）、位相が“π”の状態では（＋１，＋１）、
位相が“３π／２”の状態では（＋１，−１）としても
よい。
いては基準値を“０”とした場合に直流成分が現れない
ように、“０”に対しては“−１”、“１”に対しては
“＋１”をそれぞれ割り当てて、位相が“０”の状態で
は（−１，−１）、位相が“π／２”の状態では（−
１，＋１）、位相が“π”の状態では（＋１，＋１）、
位相が“３π／２”の状態では（＋１，−１）としても
よい。
【００３１】上述した差動変換器１における動作後、差
動変換器１から出力されたＩ軸データ及びＱ軸データ
が、同じ周波数特性を有するガウシアンＬＰＦ２ａ，２
ｂにそれぞれ入力され、ベースバンドにて帯域制限が行
われる。
動変換器１から出力されたＩ軸データ及びＱ軸データ
が、同じ周波数特性を有するガウシアンＬＰＦ２ａ，２
ｂにそれぞれ入力され、ベースバンドにて帯域制限が行
われる。
【００３２】ここで、ガウシアンＬＰＦ２ａ，２ｂにお
いては、ＬＣまたはＳＡＷフィルタを用いることができ
る。なお、本形態におけるガウシアンＬＰＦ２ａ，２ｂ
の正規化帯域幅を示すＢＴ値においては、通常のＧＭＳ
Ｋ変調器のＢＴ値に対して０．８倍程度にすれば、ほぼ
同様のスペクトラム特性が得られる。ＢＴ＝０．３での
ＧＭＳＫ変調のスペクトラムを得るには、０．３×０．
８＝０．２４のＢＴでベースバンド帯域制限を行う。
いては、ＬＣまたはＳＡＷフィルタを用いることができ
る。なお、本形態におけるガウシアンＬＰＦ２ａ，２ｂ
の正規化帯域幅を示すＢＴ値においては、通常のＧＭＳ
Ｋ変調器のＢＴ値に対して０．８倍程度にすれば、ほぼ
同様のスペクトラム特性が得られる。ＢＴ＝０．３での
ＧＭＳＫ変調のスペクトラムを得るには、０．３×０．
８＝０．２４のＢＴでベースバンド帯域制限を行う。
【００３３】その後、ガウシアンＬＰＦ２ａ，２ｂを通
過した信号の直交変調が行われる。
過した信号の直交変調が行われる。
【００３４】直交変調においては、発振器２において出
力され、９０°移相器４において位相がずらされた周波
数信号と、ガウシアンＬＰＦ２ａ，２ｂを通過したＩ軸
データ、Ｑ軸データとが、乗算器５ａ，５ｂにおいてそ
れぞれ乗算され、乗算された各直交成分が加算器６にお
いて波形合成されることにより行われる。
力され、９０°移相器４において位相がずらされた周波
数信号と、ガウシアンＬＰＦ２ａ，２ｂを通過したＩ軸
データ、Ｑ軸データとが、乗算器５ａ，５ｂにおいてそ
れぞれ乗算され、乗算された各直交成分が加算器６にお
いて波形合成されることにより行われる。
【００３５】ここで、加算器６において合成された直交
変調信号の振幅は一定とはならないため、加算器６にお
いて合成された直交変調信号が振幅リミッタ７において
定振幅化され、それにより、ＧＭＳＫとほほ等価のスペ
クトラム特性が得られる。
変調信号の振幅は一定とはならないため、加算器６にお
いて合成された直交変調信号が振幅リミッタ７において
定振幅化され、それにより、ＧＭＳＫとほほ等価のスペ
クトラム特性が得られる。
【００３６】（他の実施の形態）図４は、本発明の変調
方式の他の実施の形態を示すブロック図である。
方式の他の実施の形態を示すブロック図である。
【００３７】本形態は図４に示すように、図１に示した
ものに対してガウシアンＢＰＦ１４を加算器６と振幅リ
ミッタ７との間に設け、直交変調された信号に対して帯
域制限を行うものであり、他の構成及び動作については
図１に示したものと同様である。
ものに対してガウシアンＢＰＦ１４を加算器６と振幅リ
ミッタ７との間に設け、直交変調された信号に対して帯
域制限を行うものであり、他の構成及び動作については
図１に示したものと同様である。
【００３８】
【実施例】以下に、図１に示した実施の形態における実
施例について説明する。
施例について説明する。
【００３９】図５は、図１に示した差動変換器１の一実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【００４０】本実施例における差動変換器は図５に示す
ように、入力される送信データにしたがって出力する信
号の位相を変換する２ＢＩＴ ＡＤＤＥＲ２１と、２Ｂ
ＩＴＡＤＤＥＲ２１に入力される送信データの上位ビッ
トの値を反転させる反転回路２０と、２ＢＩＴ ＡＤＤ
ＥＲ２１から出力された信号をラッチ出力するラッチ回
路２２ａ，２２ｂと、ラッチ回路２２ａ，２２ｂから出
力されるデータの排他的論理和をとり出力するＥＸＯＲ
回路２３とから構成されている。
ように、入力される送信データにしたがって出力する信
号の位相を変換する２ＢＩＴ ＡＤＤＥＲ２１と、２Ｂ
ＩＴＡＤＤＥＲ２１に入力される送信データの上位ビッ
トの値を反転させる反転回路２０と、２ＢＩＴ ＡＤＤ
ＥＲ２１から出力された信号をラッチ出力するラッチ回
路２２ａ，２２ｂと、ラッチ回路２２ａ，２２ｂから出
力されるデータの排他的論理和をとり出力するＥＸＯＲ
回路２３とから構成されている。
【００４１】２ＢＩＴ ＡＤＤＥＲ２１には、送信デー
タが入力されるが、送信データの下位ビットは常に
“１”に設定されており、送信データの上位ビットが反
転回路２０を介して入力される。すなわち、入力される
送信データの上位ビットが“１”の場合は、“０１”が
２ＢＩＴ ＡＤＤＥＲ２１に入力され、入力される送信
データの上位ビットが“０”の場合は、“１１”が２Ｂ
ＩＴ ＡＤＤＥＲ２１に入力される。
タが入力されるが、送信データの下位ビットは常に
“１”に設定されており、送信データの上位ビットが反
転回路２０を介して入力される。すなわち、入力される
送信データの上位ビットが“１”の場合は、“０１”が
２ＢＩＴ ＡＤＤＥＲ２１に入力され、入力される送信
データの上位ビットが“０”の場合は、“１１”が２Ｂ
ＩＴ ＡＤＤＥＲ２１に入力される。
【００４２】ラッチ回路２２ａ、２２ｂにおいては、位
相の回転量を算出するために１符号前の位相状態が送信
データと同期した送信ＣＬＫのタイミングにて保持され
ており、次のデータが入力されると、１符号前の位相状
態に加算されて位相変位が求められる。しかしながら、
単純に加算だけを行うと、例えば、“１，１，１”のデ
ータが入力された時にラッチ回路２２ａ，２２ｂの出力
値は（Ｉ軸データ，Ｑ軸データ）とすると、（０，
１）、（１，０）、（１，１）となり、（０，１）から
（１，０）に変化する際に、Ｉ軸データとＱ軸データの
両方が１符号データで同時に変化してしまう。これは、
位相がπ量変化していることになるが、ＧＭＳＫ変調に
おいては、１変調における変化量は±π／２であり、Ｉ
軸または、Ｑ軸どちらかの軸をまたがるだけなのでこれ
を回避するためにＩ軸データとＱ軸データのＭＯＤ２の
演算を行い、この出力値をＱ軸データとする。なお、Ｍ
ＯＤ２はＥＸＯＲ回路２３により実現する。
相の回転量を算出するために１符号前の位相状態が送信
データと同期した送信ＣＬＫのタイミングにて保持され
ており、次のデータが入力されると、１符号前の位相状
態に加算されて位相変位が求められる。しかしながら、
単純に加算だけを行うと、例えば、“１，１，１”のデ
ータが入力された時にラッチ回路２２ａ，２２ｂの出力
値は（Ｉ軸データ，Ｑ軸データ）とすると、（０，
１）、（１，０）、（１，１）となり、（０，１）から
（１，０）に変化する際に、Ｉ軸データとＱ軸データの
両方が１符号データで同時に変化してしまう。これは、
位相がπ量変化していることになるが、ＧＭＳＫ変調に
おいては、１変調における変化量は±π／２であり、Ｉ
軸または、Ｑ軸どちらかの軸をまたがるだけなのでこれ
を回避するためにＩ軸データとＱ軸データのＭＯＤ２の
演算を行い、この出力値をＱ軸データとする。なお、Ｍ
ＯＤ２はＥＸＯＲ回路２３により実現する。
【００４３】以下に、上記のように構成された差動変調
器の動作について説明する。
器の動作について説明する。
【００４４】図６は、図５に示した差動変換器の動作を
説明するための図である。
説明するための図である。
【００４５】差動変調器１には送信データ及び送信ＣＬ
Ｋが入力される。なお、送信データは送信ＣＬＫに同期
しているものとする。
Ｋが入力される。なお、送信データは送信ＣＬＫに同期
しているものとする。
【００４６】また、図５に示した２ＢＩＴ ＡＤＤＥＲ
２１とラッチ回路２２ａ，２２ｂの初期値は全て“０”
とする。
２１とラッチ回路２２ａ，２２ｂの初期値は全て“０”
とする。
【００４７】２ＢＩＴ ＡＤＤＥＲ２１においては、下
位ビットに常に“１”が入力されているため、入力され
る送信データの上位ビットが“０”の時は、上位ビット
が反転回路２０により反転されて“１１”、入力される
送信データの上位ビットが“１”の時は、“０１”の２
ビットデータにそれぞれ変換される。
位ビットに常に“１”が入力されているため、入力され
る送信データの上位ビットが“０”の時は、上位ビット
が反転回路２０により反転されて“１１”、入力される
送信データの上位ビットが“１”の時は、“０１”の２
ビットデータにそれぞれ変換される。
【００４８】図６に示すように、送信データが“１０１
１１１０．．．”とすると、始めに送信データが“１”
の時に、２ＢＩＴ ＡＤＤＥＲ２１に“０１”が入力さ
れ、（Ｉ軸データ，Ｑ軸データ）の出力値は（０，１）
となる。
１１１０．．．”とすると、始めに送信データが“１”
の時に、２ＢＩＴ ＡＤＤＥＲ２１に“０１”が入力さ
れ、（Ｉ軸データ，Ｑ軸データ）の出力値は（０，１）
となる。
【００４９】次に、送信データ“０”が入力されると、
２ＢＩＴ ＡＤＤＥＲ２１の入力は“１１”となり、
（Ｉ軸データ，Ｑ軸データ）出力値は（０，０）とな
る。
２ＢＩＴ ＡＤＤＥＲ２１の入力は“１１”となり、
（Ｉ軸データ，Ｑ軸データ）出力値は（０，０）とな
る。
【００５０】次に、送信データの“１”が入力される
と、同様に（Ｉ軸データ，Ｑ軸データ）の出力値は
（０，１）となり、次の送信データの“１”が入力され
ると、２ＢＩＴ ＡＤＤＥＲ２１の出力は（１，０）と
なるが、ＥＸＯＲ回路２３における処理により、Ｉ軸及
びＱ軸のデータは（１，１）となる。
と、同様に（Ｉ軸データ，Ｑ軸データ）の出力値は
（０，１）となり、次の送信データの“１”が入力され
ると、２ＢＩＴ ＡＤＤＥＲ２１の出力は（１，０）と
なるが、ＥＸＯＲ回路２３における処理により、Ｉ軸及
びＱ軸のデータは（１，１）となる。
【００５１】以下、同様に処理されると、入力データに
対してＩ軸及びＱ軸のデータは以下のようになる。
対してＩ軸及びＱ軸のデータは以下のようになる。
【００５２】Ｉ軸データ：０，０，０，＋１，＋１，
０，＋１，．．． Ｑ軸データ：＋１，０，＋１，＋１，０，０，
０，．．． ここで，Ｉ軸、Ｑ軸データの（０，０）は位相０、
（０，＋１）は位相π／２、（＋１，＋１）は位相π、
（＋１，０）は位相３π／２を示している。
０，＋１，．．． Ｑ軸データ：＋１，０，＋１，＋１，０，０，
０，．．． ここで，Ｉ軸、Ｑ軸データの（０，０）は位相０、
（０，＋１）は位相π／２、（＋１，＋１）は位相π、
（＋１，０）は位相３π／２を示している。
【００５３】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。
ているので、以下に記載するような効果を奏する。
【００５４】請求項１及び請求項２に記載のものにおい
ては、差動変換器において、入力される送信データの０
または１の符号に対して、出力される信号の位相が−π
／２または＋π／２だけ変化するように、Ｉ軸及びＱ軸
に０または１の信号が生成され、出力され、差動変換器
から出力された信号は、Ｉ軸、Ｑ軸共に独立し同じ周波
数特性を持つフィルタを通過し、さらに直交変調が施さ
れ、その後、変調された信号が振幅リミッタにて定振幅
化されることにより、ＧＭＳＫとほぼ同一のスペクトラ
ム特性が得られる構成としたため、変調を行う回路がビ
ットレートの速度で動作すればよく、小型で消費電力の
低い変調方式を提供することができる。
ては、差動変換器において、入力される送信データの０
または１の符号に対して、出力される信号の位相が−π
／２または＋π／２だけ変化するように、Ｉ軸及びＱ軸
に０または１の信号が生成され、出力され、差動変換器
から出力された信号は、Ｉ軸、Ｑ軸共に独立し同じ周波
数特性を持つフィルタを通過し、さらに直交変調が施さ
れ、その後、変調された信号が振幅リミッタにて定振幅
化されることにより、ＧＭＳＫとほぼ同一のスペクトラ
ム特性が得られる構成としたため、変調を行う回路がビ
ットレートの速度で動作すればよく、小型で消費電力の
低い変調方式を提供することができる。
【００５５】請求項３及び請求項４に記載のものにおい
ては、差動変換器から出力された信号が直交変調された
後、フィルタを通過し、振幅リミッタにて定振幅される
ことにより、ＧＭＳＫとほぼ同一のスペクトラム特性が
得られる構成としたため上記同様の効果を奏する。
ては、差動変換器から出力された信号が直交変調された
後、フィルタを通過し、振幅リミッタにて定振幅される
ことにより、ＧＭＳＫとほぼ同一のスペクトラム特性が
得られる構成としたため上記同様の効果を奏する。
【図１】本発明の変調方式の実施の一形態を示すブロッ
ク図である。
ク図である。
【図２】図１に示した差動変換器の構成を示す図であ
る。
る。
【図３】図１に示した変調方式における変調動作につい
て説明するための図である。
て説明するための図である。
【図４】本発明の変調方式の他の実施の形態を示すブロ
ック図である。
ック図である。
【図５】図１に示した差動変換器の一実施例の構成を示
すブロック図である。
すブロック図である。
【図６】図５に示した差動変換器の動作を説明するため
の図である。
の図である。
【図７】従来のデジタル信号処理における正弦波発生方
式の一構成例を示す図である。
式の一構成例を示す図である。
１ 差動変換器 ２ａ，２ｂ，１４ ガウシアンＬＰＦ ３ 発振器 ４ ９０°移相器 ５ａ，５ｂ 乗算器 ６，１１ 加算器 ７ 振幅リミッタ １０ 差動変換部 １２，２２ａ，２２ｂ ラッチ回路 １４ ガウシアンＢＰＦ ２０ 反転回路 ２１ ２ＢＩＴ ＡＤＤＥＲ ２３ ＥＸＯＲ回路
Claims (4)
- 【請求項１】 外部から入力される送信データに基づい
てＩ軸データ及びＱ軸データを生成し、生成された前記
Ｉ軸データ及びＱ軸データを直交変調することにより変
調動作が行われる変調方式であって、 前記送信データが入力され、入力された送信データに基
づいて前記Ｉ軸データ及び前記Ｑ軸データを生成し、出
力する差動変換器と、 該差動変換器から出力されたＩ軸データの帯域制限を行
う第１のフィルタと、 前記差動変換器から出力されたＱ軸データの帯域制限を
行う第２のフィルタと、 所定の周波数を有する信号を発振する発振器と、 該発振器から出力された周波数信号の位相を９０°ずら
して出力する直交変調器と、 前記第１のフィルタを通過した信号と前記直交変調器か
ら出力された信号とを乗算する第１の乗算器と、 前記第２のフィルタを通過した信号と前記直交変調器か
ら出力された信号とを乗算する第２の乗算器と、 前記第１の乗算器から出力された信号と前記第２の乗算
器から出力された信号とを加算する加算器と、 該加算器から出力された信号を定振化する振幅リミッタ
とを有することを特徴とする変調方式。 - 【請求項２】 請求項１に記載の変調方式において、 前記差動変調器は、入力される送信データが０の場合に
−π／２、入力される送信データが１の場合に＋π／２
の位相回転量を示す２ビット信号を前記Ｉ軸データ及び
前記Ｑ軸データとして出力することを特徴とする変調方
式。 - 【請求項３】 外部から入力される送信データに基づい
てＩ軸データ及びＱ軸データを生成し、生成された前記
Ｉ軸データ及びＱ軸データを直交変調することにより変
調動作が行われる変調方式であって、 前記送信データが入力され、入力された送信データに基
づいて前記Ｉ軸データ及び前記Ｑ軸データを生成し、出
力する差動変換器と、 所定の周波数を有する信号を発振する発振器と、 該発振器から出力された周波数信号の位相を９０°ずら
して出力する直交変調器と、 前記Ｉ軸データと前記直交変調器から出力された信号と
を乗算する第１の乗算器と、 前記Ｑ軸データと前記直交変調器から出力された信号と
を乗算する第２の乗算器と、 前記第１の乗算器から出力された信号と前記第２の乗算
器から出力された信号とを加算する加算器と、 前記加算器から出力されたデータの帯域制限を行うフィ
ルタと、 該フィルタを通過した信号を定振化する振幅リミッタと
を有することを特徴とする変調方式。 - 【請求項４】 請求項３に記載の変調方式において、 前記差動変調器は、入力される送信データが０の場合に
−π／２、入力される送信データが１の場合に＋π／２
の位相回転量を示す２ビット信号を前記Ｉ軸データ前記
Ｑ軸データとして出力することを特徴とする変調方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232997A JP2850876B2 (ja) | 1996-09-03 | 1996-09-03 | 変調方式 |
| US08/920,046 US5838208A (en) | 1996-09-03 | 1997-08-28 | Modulation of transmission data signal in sychronous with transmission clock signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232997A JP2850876B2 (ja) | 1996-09-03 | 1996-09-03 | 変調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079765A true JPH1079765A (ja) | 1998-03-24 |
| JP2850876B2 JP2850876B2 (ja) | 1999-01-27 |
Family
ID=16948193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8232997A Expired - Fee Related JP2850876B2 (ja) | 1996-09-03 | 1996-09-03 | 変調方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5838208A (ja) |
| JP (1) | JP2850876B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320914B1 (en) * | 1996-12-18 | 2001-11-20 | Ericsson Inc. | Spectrally efficient modulation using overlapped GMSK |
| JP2001069184A (ja) | 1999-08-31 | 2001-03-16 | Matsushita Electric Ind Co Ltd | リミッタ方法およびリミッタ装置 |
| US6288618B1 (en) * | 1999-12-20 | 2001-09-11 | Agere Systems Guardian Corp. | Logic-based architecture for FSK modulation and demodulation |
| US6265948B1 (en) * | 1999-12-20 | 2001-07-24 | Agere Systems Guardian Corp. | Image rejection in logic-based architecture for FSK modulation and demodulation |
| US20040081252A1 (en) * | 2002-10-29 | 2004-04-29 | Weichan Hsu | Digital RF transmitter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3845412A (en) * | 1973-10-12 | 1974-10-29 | Microwave Ass Inc | Digital modulate/demodulate system |
| US3973201A (en) * | 1974-08-16 | 1976-08-03 | Ncr Corporation | PSK modulator with reduced spectrum occupancy |
| US4656646A (en) * | 1984-06-11 | 1987-04-07 | Motorola, Inc. | Serial minimum shift-keyed modem |
| FR2627648B1 (fr) * | 1988-02-19 | 1994-07-08 | Kawas Kaleh Ghassan | Systeme de transmission a modulation msk et detection differentiellement coherente |
| US4897620A (en) * | 1989-03-06 | 1990-01-30 | Plessey Electronic Systems Corp. | Continuous phase shift modulation system with improved spectrum control |
| CA2025135C (en) * | 1989-09-13 | 1993-06-29 | Shousei Yoshida | Frequency tracking circuit using samples equalized at different sampling instants of same clock period |
| US5459762A (en) * | 1994-09-16 | 1995-10-17 | Rockwell International Corporation | Variable multi-threshold detection for 0.3-GMSK |
-
1996
- 1996-09-03 JP JP8232997A patent/JP2850876B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-28 US US08/920,046 patent/US5838208A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5838208A (en) | 1998-11-17 |
| JP2850876B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2853230B2 (ja) | ディジタルフィルタ装置 | |
| JPH08181727A (ja) | 位相変調暗号化伝送装置及びその送信装置、受信装置 | |
| US5627499A (en) | Digital modulator and upconverter having single-bit delta-sigma data converters | |
| JPH05292135A (ja) | デジタル変調器 | |
| US5355092A (en) | Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein | |
| JP2000049882A (ja) | クロック同期回路 | |
| JP2850876B2 (ja) | 変調方式 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| US5512865A (en) | Digital oversampled quadrature modulator | |
| JP4277090B2 (ja) | キャリア周波数検出方法 | |
| JP4292355B2 (ja) | Ｇｍｓｋ変調回路 | |
| US20090274221A1 (en) | Method, hardware product, and computer program product for performing high data rate wireless transmission | |
| JP3097075B2 (ja) | 一定振幅変調器 | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JPH0219663B2 (ja) | ||
| KR100487354B1 (ko) | 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 | |
| JPH06232838A (ja) | スペクトラム拡散送受信機 | |
| JP2000270029A (ja) | Ｍｓｋ変調装置 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JP3313403B2 (ja) | Ｑｐｓｋ変調器 | |
| JPS6149865B2 (ja) | ||
| JPH10322406A (ja) | クロック再生方式 | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| JPH10285229A (ja) | π／４シフトＱＰＳＫの送信装置 | |
| JP2000183986A (ja) | 変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |