JPH10322406A - クロック再生方式 - Google Patents

クロック再生方式

Info

Publication number
JPH10322406A
JPH10322406A JP9130124A JP13012497A JPH10322406A JP H10322406 A JPH10322406 A JP H10322406A JP 9130124 A JP9130124 A JP 9130124A JP 13012497 A JP13012497 A JP 13012497A JP H10322406 A JPH10322406 A JP H10322406A
Authority
JP
Japan
Prior art keywords
clock
phase
clock recovery
data
radian
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9130124A
Other languages
English (en)
Inventor
Kenya Tomaru
賢也 戸丸
Makoto Onishi
誠 大西
Takehiko Kobayashi
岳彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP9130124A priority Critical patent/JPH10322406A/ja
Publication of JPH10322406A publication Critical patent/JPH10322406A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 π/4シフトQPSK変調方式において、ある識別点か
ら別の識別点への遷移量をπとするような処理を施す。
こうした遷移量πの遷移を連続させ、従来と同様の回路
を用いてクロックを再生する。 【課題】従来とは異なる手法によるクロック再生方式を
提案する。 【解決手段】クロック同期パターンを変更する。また、
位相の識別点および遷移経路に対する回転操作を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する利用分野】本発明は、π/4シフトQP
SK変調方式によるディジタル無線通信における同期ク
ロック再生方式に関る。
【0002】
【従来の技術】ディジタル変調方式には、大別して、搬
送波の振幅をベースバンド信号に応じて変化させる振幅
シフトキーイング(ASK:Amplitude Shift Keyin
g)、搬送波の周波数をベースバンド信号に応じて変化
させる周波数シフトキーイング(FSK:Frequency Sh
ift Keying)、搬送波の位相をベースバンド信号に応じ
て変化させる位相シフトキーイング(PSK:Phase Sh
ift Keying)等の方式がある。
【0003】QPSKは上記の分類のうち、PSK変調
方式に属する。該QPSK方式では、連続する2ビット
の入力データが1つの意味を持ったまとまり(シンボ
ル)とされて、1つのシンボルで表せる状態数は4とな
り、搬送波は変調されて4つの位相点を持つようにな
る。このようにデータを変調して4つの位相点を持つ並
列データに変換することをマッピングと呼ぶ。
【0004】図5はQPSK波を発生する回路構成の一
例を示すブロック図である。図5において、14はマッピ
ング回路、15は発振器、16は第1の乗算器、17は第2の
乗算器、18は移相器、19は加算器、41は入力データ、45
はQPSK波である。図5において、“1”または
“0”の符号の入力データ41がマッピング回路14に入力
され、該マッピング回路14は前記入力データ41をシンボ
ルにまとめ、該シンボルのデータに応じてあらかじめ設
定した(±1,±1)の値を持つ並列データに変換す
る。前記マッピング回路14は、該並列データを(Ix,
Qy)とすると、データIxを第1の乗算器16に送り、デ
ータQyを第2の乗算器17に送る。また発振器15は搬送
波fcを移相器18に送り、該移相器18は前記搬送波fcと同
相の成分を第1の乗算器16に送り、前記搬送波fcと直交
する成分を前記第2の乗算器17に送る。前記第1の乗算
器16は入力されたデータIxを前記搬送波fcと同相の成
分と乗算し、信号Iとして前記加算器19へ送る。前記第
2の乗算器17は入力されたデータQyを前記搬送波fcと
直交の成分と乗算し、信号Qとして前記加算器19へ送
る。これらの信号Iと信号Qは該加算器19によって合成
されQPSK波45となる。
【0005】図7,図8,図9によって、QPSK方式
のマッピング方法の一例を説明する。図7はマッピング
回路14(図5)に入力される符号データの一例で、
“1”または“0”の入力データ41が連続して該マッピ
ング回路14に入力され、入力された順番に2ケずつシン
ボル42としてまとめられることを示す。該シンボル42に
はまとめられた順番に,,,,,………とシ
ンボル番号43を付ける。図8はシンボル42のデータ内容
によってどんな並列データに変換するか、即ち、どこに
マッピングするかの対応を示す表である。この表は、シ
ンボル番号43が奇数・偶数にかかわらず、該シンボル42
のデータが(0,0)のときはI座標のIx=1,Q座
標のQy=1の平面に位相点がマッピングされ、シンボル
42のデータが(0,1)のときはI座標のIx=−1,
Q座標のQy=1の平面に位相点がマッピングされ、シン
ボル42のデータが(1,0)のときはI座標のIx=
1,Q座標のQy=−1の平面に位相点がマッピングさ
れ、シンボル42のデータが(1,1)のときはI座標の
Ix=−1,Q座標のQy=−1の平面に位相点がマッピ
ングされることを示している。図9は、図7で示した例
の,,,,,………のシンボル番号43のデー
タが図8の対応表によってI(同相成分)-Q(直交成
分)平面にマッピングされた場合の例を示している。図
9において、横軸が同相成分I、縦軸が直交成分Qであ
る。図9で表されるように直交変調するとQPSK波
の、搬送波の位相点はI-Q平面上で単位をラジアンで
表して{−3π/4,−π/4,π/4,3π/4}のいず
れかの位相状態となるとなる。
【0006】図6はQPSK波からデータ信号に変換す
る回路の構成の一例を示すブロック図である。図6にお
いて、16は第1の乗算器、17は第2の乗算器、18は移相
器、20は発振器、24は第1の判定器、25は第2の判定
器、26は並直列変換器、45はQPSK波である。受信さ
れたQPSK波45は第1の乗算器16と第2の乗算器17に
入力する。発振器20はあらかじめ周波数制御を行って受
信信号と同期した搬送波fc´を出力し、移相器18に送
る。該移相器18は前記第1の乗算器16に前記搬送波fc´
の同相成分を与え、前記第2の乗算器17に前記搬送波fc
´の直交成分を与える。前記第1の乗算器16ではQPS
K波を前記搬送波fc´の同相成分で復調し、前記第2の
乗算器17ではQPSK波を前記搬送波fc´の直交成分で
復調する。前記第1の乗算器16を出た信号は前記第1の判
定器24に入力され、該第1の判定器24は信号が“+1”
か“−1”かを判別して前記並直列変換器26に送る。前
記第2の乗算器17を出た信号は前記第2の判定器25に入
力され、該第2の判定器25は信号が“+1”か“−1”
かを判別して前記並直列変換器26に送る。該並直列変換
器26で前記2つの信号は“1”または“0”の符号デー
タに変換される。
【0007】次に、π/4シフトQPSK方式のマッピ
ング方法の一例について図10と図11を用いて説明す
る。回路構成は図5のブロック図を使用し、入力する符
号データは図7を使用する。前述のQPSK方式と同様
に、マッピング回路14(図5)に入力された入力データ
41は入力された順番に2ケずつシンボル42としてまとめ
られるが、シンボル番号43が偶数か奇数かによりマッピ
ング方法が異なる。すなわち奇数番目のシンボルは前述
のQPSK方式と同じで(±1,±1)のいずれかの値
をとるようにマッピングされるが、偶数番目のシンボル
は(±√2,0)または(0,±√2)のいずれかの値
をとるようにマッピングされる。即ち、シンボル番号43
が偶数の場合には、シンボル42のデータが(0,0)の
ときI座標のIx=√2,Q座標のQy=0の平面に位相
点がマッピングされ、シンボル42のデータが(0,1)
のときはI座標のIx=0,Q座標のQy=√2の平面に
位相点がマッピングされる。また、シンボル42のデータ
が(1,0)のときI座標のIx=0,Q座標のQy=−
√2の平面に位相点がマッピングされ、シンボル42のデ
ータが(1,1)のときはI座標のIx=−√2,Q座
標のQy=0の平面に位相点がマッピングされる。図10
はシンボル番号43のデータ内容によってどんな並列デー
タに変換するか、即ち、どこにマッピングするかの対応
を示す表である。シンボル番号43が奇数番目の場合は図
8と同じである。図11は図10の対応表によってI
(同相成分)-Q(直交成分)平面にマッピングされた
場合の例を示している。このように直交変調するとI-
Q平面上で、搬送波の位相点は位相状態は単位をラジア
ンで表すと、偶数番目は{−3π/4,−π/4,π/
4,3π/4}に、奇数番目はπ/4にシフトした{−π
/2,0,π/2,π}になる。
【0008】一般に、上述のPSK変調方式によるディ
ジタル無線通信では、復号のため同期クロックが必要で
ある。通常は図15に示すように、入力データ41にクロ
ック同期パターン44を付加して送信し、受信した信号の
クロック同期パターン44を用いてクロック再生回路を動
作させ、これによって同期クロックを得る。図2はクロ
ック同期パターンの例で、あらかじめ決めらた順番にシ
ンボルにまとめられシンボル番号順に→→→→
→→→→(繰り返し)となっている。これを前
述の図8の対応表を使って、QPSK方式のクロック再
生した場合のI-Q平面上でのマッピング状態は図13
のようになる。図13に示したように入力データ中のク
ロック同期パターンは、あらかじめ決められており、順
番にシンボルにまとめられシンボル番号順に→→
→→→→→→……とI-Q平面上でのマッピ
ングされる。この位置を識別点と言い、QPSK方式の
場合は遷移量πラジアンで遷移するようなっている。こ
のように識別点は、あらかじめ決められたクロック同期
パターンに従って周期的に別の識別点に遷移する。ここ
で、遷移経路上の点と原点との距離を、時間軸(横軸)
に対して縦軸の形で考えると、クロック成分は距離の変
化の中に(例えばピークからピークが1周期)出現する
ようになる。図12に一例を示した基本的なクロック再
生回路のブロック図はこの性質を利用しており、距離の
自乗値の変化を基にしてクロック再生する。図12にお
いて、16は第1の乗算器、17は第2の乗算器で、19は加
算器、30は帯域通過フィルタ(BPF)、31は位相ロッ
クループ(PLL)である。受信信号の同相成分信号I
は第1の乗算器16に入力され、該第1の乗算器16で自乗
される。また受信信号の直交成分信号Qは第2の乗算器
17に入力され、該第2の乗算器17で自乗される。自乗さ
れた信号Iと信号Qは加算器19に入力されて加算され
る。加算された信号にはI−Q平面上で原点からの距離
の自乗値の変化による(例えば、最大値から次の最大値
までの時間が1周期の)クロック成分が出現するので、
帯域通過フィルタ30によって不要成分を除去し、位相ロ
ックループ31を動作させて同期クロックとして再生す
る。
【0009】クロック成分の出現状況は識別点の遷移量
によって変化し、遷移量がπラジアンに近づくほど変化
が大きくなるためクロック成分が判別しやすく、クロッ
ク同期パターンはこれを考慮して設定されることにな
る。従って前記の変化が一番大きくなるように、QPS
K方式は遷移量πラジアン、π/4シフトQPSK方式
は遷移量3π/4ラジアンの繰り返しとなるクロック同
期パターンに設定される。このときQPSK方式の識別
点の遷移状況は図13に示したようになり、π/4シフ
トQPSK方式の識別点の遷移状況は図14に示したよ
うになる。
【0010】
【発明が解決しようとする課題】前述のQPSK方式と
π/4シフトQPSK方式では、同期クロックを再生す
る場合、識別点の遷移によって変化する、識別点と原点
との距離の自乗値(変調波の振幅)の差が大きいQPS
K方式の方が優れている。しかし、一般に電力増幅器で
は発生する非線形歪は、変調波の振幅が零に近いほど大
きい。従って、電力増幅の非線形歪の影響を少なくする
ためには、 QPSK方式よりも変調波のダイナミック
レンジが狭いことが特長であり変調波の振幅が零になる
ことがないπ/4シフトQPSK方式が優れている。
【0011】本発明の目的は、電力増幅の非線形歪の影
響を少ないπ/4シフトQPSK方式において、QPS
K方式と同様の同期クロック再生が可能なクロック再生
方式を実現することにある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、同期クロック再生回路の入力の最初に位相の識別点
および遷移経路に対してπ/4ラジアンの位相回転操作
を行ない、クロック同期パターンの識別点の遷移が遷移
量πとなるようにしてクロック再生を行ったものであ
る。
【0013】
【発明の実施の形態】以下、本発明の一実施例を図1,
図3,図4を用いて説明する。
【0014】従来技術の説明の図15の如く、送信する
データの内容の中に付加したクロック同期パターンは、
従来例と同じく図2を使用する。図15において、41は
入力データ、44はクロック同期パターンで、入力データ
41にクロック同期パターン44が付加して送信され、受信
機側でこのデータを受信している。また、図2におい
て、“1”または“0”のデータ2ケを1まとまりにし
たシンボル42及び、偶数番・奇数番違いとで、8種類の
組み合せができるので、シンボル番号43がからと付
けられたシンボル42のデータが繰返し送信される。この
シンボル42は、受信後、従来例で説明した図10のシン
ボル-並列データ対応表によってデータ変換される。図
3は上記の結果、横軸を同相成分I,縦軸を直交成分Q
としたI−Q平面に、からのシンボル番号のシンボ
ルが、順番にからの識別点としてマッピングされた
状態を示している。図3のからに示す識別点は次々
に3π/4ラジアンずつ遷移を繰返す。
【0015】次に、図1は本発明のクロック再生回路の
構成の一実施例を示す図で、1は第1のA/D変換器、2
は第2のA/D変換器、24は復号用の第1の判定器,25
はの復号用の第2の判定器、26は並直列変換器、6は回
転演算部、7は第1の補間器、8は第2の補間器、16は第
1の乗算器、17は第2の乗算器、19は加算器、30は帯域
通過フィルタ(BPF)、31は位相ロックループ(PL
L)で、40は同期クロック発生部である。このうち、受
信機の信号のメインルートは第1のA/D変換器1,第2
のA/D変換器2から並直列変換器26までで構成され、
同期クロック発生部40は回転演算部6から位相ロックル
ープ31まで破線で囲んだ部分で構成される。受信した信
号から、同相成分信号Iと直交成分信号Qは第1のA/
D変換器1と第2のA/D変換器2でそれぞれ符号化され
メインルートを通って行く。一方、受信した信号のクロ
ック同期パターンは第1のA/D変換器1と第2のA/
D変換器2からそれぞれサンプリングされて回転演算部6
に入り、回転演算部6によってI−Q平面上で1シンボ
ルあたりπ/4ラジアンずつ増加させる演算を施す。こ
の段階で、識別点の遷移は図4のようにπラジアンずつ
遷移する。このように回転演算部6でπ/4ラジアンず
つ回転演算され、最終的にπラジアンずつ遷移する操作
を受けたクロック同期パターンは、第1の補間器7と第2
の補間器8でサンプル値の補間をしてサンプリング周波
数を高くする。これは、このままのサンプリング周波数
でクロック再生を続けると、第1の乗算器16と第2の乗
算器17での自乗演算時にクロック成分の周波数に折り返
しの影響が出てしまうためである。この後、加算器19で
クロック成分となる周期的な変化を合成し、その結果出
現したクロック成分は、帯域通過フィルタ30によって抽
出され、位相ロックループ31を動作させた後に同期クロ
ックとなる。
【0016】前述したように、π/4シフトQPSK方
式を用い、毎回の識別点の遷移が「同方向に3π/4ラ
ジアンずつ」となるようなクロック同期パターンを送信
し、受信側ではクロック同期パターンの識別点の遷移と
同方向に、更に識別点を回転させ、回転角は1シンボル
当りπ/4ラジアンずつ累積していくようにする。以上
の操作により、クロック再生回路への入力の前段階にお
いて、識別点が遷移量πラジアンで遷移するようにな
る。従って、π/4シフトQPSK方式において、遷移
量πラジアンでの連続的な識別点の遷移を実現し、これ
を用いてクロック再生を行うことが可能となるクロック
再生方式が、回転演算部を追加するだけで従来の回路に
ほとんど変更を加えないで実現可能である。
【0017】
【発明の効果】本発明によれば、電力増幅の非線形歪の
影響を少ない、 QPSK方式と同様の同期クロック再
生が可能なクロック再生方式を実現するπ/4シフトQ
PSK方式のクロック再生方式が可能となる。
【図面の簡単な説明】
【図1】本発明によるクロック再生回路の一実施例を示
すブロック図
【図2】本発明の一実施例のクロック同期パターンを表
した図
【図3】本発明によるクロック同期パターンの識別点の
回転操作前の遷移状況の一実施例のI−Q平面図
【図4】本発明によるクロック同期パターンの識別点の
回転操作後の遷移状況の一実施例のI−Q平面図
【図5】従来のQPSK波を発生する回路構成の一例を
示すブロック図
【図6】従来のQPSK波からデータ信号に変換する回
路の構成の一例を示すブロック図
【図7】マッピング回路に入力される入力データと、シ
ンボル及びシンボル番号との関係の一例を示す図
【図8】従来のQPSK方式によるシンボル−並列デー
タ変換対応表の一例
【図9】従来のQPSK方式によるマッピングの一例を
示すI−Q平面図
【図10】従来のπ/4シフトQPSK方式によるシン
ボル−並列データ変換対応表の一例
【図11】従来のπ/4シフトQPSK方式によるマッ
ピングの一例を示すI−Q平面図
【図12】基本的なクロック再生回路の一例を示すブロ
ック図
【図13】従来QPSK方式の識別点の遷移状況を示す
【図14】従来の方法によるπ/4シフトQPSK方式
の識別点の遷移状況を示す図
【図15】入力データにクロック同期パターンを付加し
た送信データの一例を示す図
【符号の説明】
1:第1のA/D変換器、 2:第2のA/D変換器、
6:回転演算部、 7:第1の補間器、 8:第2の補間
器、 14:マッピング回路、 15,20:発振器、 16:
第1の乗算器、 17:第2の乗算器、 18:移相器、
19:加算器、24:第1の判定器、 25:第2の判定器、
26:並直列変換器、 30:帯域通過フィルタ( BF
P ) 、 31:位相ロックループ(PLL)、 40:同
期クロック発生部、 41:入力データ、 42:シンボ
ル、 43:シンボル番号、 44:クロック同期パター
ン、 45:QPSK波、

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 π/4シフトQPSK(Quadrature Pha
    se Shift Keying)変調方式を用いたディジタル無線受
    信機のクロック再生方式において、クロック再生部に入
    力する受信信号に対し位相回転操作を施すことを特徴と
    するクロック再生方式。
  2. 【請求項2】 請求項1記載のクロック再生方式におい
    て、クロック再生部に入力する受信信号に対し遷移量π
    での連続的な識別点の遷移を行う位相回転操作を施すこ
    とを特徴とするクロック再生方式。
  3. 【請求項3】 PSK( Phase Shift Keying)変調方
    式のディジタル無線受信機のクロック再生方式におい
    て、復号のために付加する同期クロック信号パターンは
    識別点の遷移量がπラジアンとなるように設定し、その
    後クロック再生部に入力するデータに更に施す位相回転
    操作の回転角度をπ/4ラジアンとしたことを特徴とす
    るクロック再生方式。
JP9130124A 1997-05-20 1997-05-20 クロック再生方式 Pending JPH10322406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9130124A JPH10322406A (ja) 1997-05-20 1997-05-20 クロック再生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9130124A JPH10322406A (ja) 1997-05-20 1997-05-20 クロック再生方式

Publications (1)

Publication Number Publication Date
JPH10322406A true JPH10322406A (ja) 1998-12-04

Family

ID=15026529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9130124A Pending JPH10322406A (ja) 1997-05-20 1997-05-20 クロック再生方式

Country Status (1)

Country Link
JP (1) JPH10322406A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256991A (ja) * 2011-06-08 2012-12-27 Nec Aerospace Syst Ltd シンボル同期捕捉システム及びその方法
JP2014500978A (ja) * 2010-11-04 2014-01-16 アルカテル−ルーセント デジタル信号を光パルスに変換するための方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500978A (ja) * 2010-11-04 2014-01-16 アルカテル−ルーセント デジタル信号を光パルスに変換するための方法
JP2012256991A (ja) * 2011-06-08 2012-12-27 Nec Aerospace Syst Ltd シンボル同期捕捉システム及びその方法

Similar Documents

Publication Publication Date Title
US4338579A (en) Frequency shift offset quadrature modulation and demodulation
FI80175C (fi) Digitalt telekommunikationssystem, daer anvaends kvadraturmodulerade baervaogssignaler.
JPH06503460A (ja) 差分符号化位相変調信号の絶対位相を決定するためのシステムおよび方法
KR890002727B1 (ko) 무선 통신 시스템내의 수신기 유니트
US4438524A (en) Receiver for angle-modulated carrier signals
JP5020578B2 (ja) 階層的変調信号の独立的ストリーム抽出及び軟判定装置並びにその方法
US5438592A (en) PI/4-DQPSK phase state encoder/decoder
US4130802A (en) Unidirectional phase shift keyed communication system
CN113194052B (zh) 可重构射频直接数字调制通信系统
JPH07154438A (ja) 無線チャネル上でディジタル情報を通信する方法及び送信機
JPH0621992A (ja) 復調器
US5546428A (en) Differentially encoding quadrature phase shift keying modulation method and apparatus thereof
JPH10322406A (ja) クロック再生方式
JPH0542863B2 (ja)
JP2000244591A (ja) 復調及び変調回路並びに復調及び変調方法
JP2001160834A (ja) Gmsk変調回路
KR100226994B1 (ko) 파이/4 qpsk 디지털 복조 방법 및 장치
JPH09130440A (ja) 検波回路装置
JP3558811B2 (ja) 変調器及び変調方法、復調器及び復調方法
KR950003667B1 (ko) 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치
JP2696948B2 (ja) 搬送波再生回路
JP2795761B2 (ja) Msk信号復調回路
Tejaswi et al. VHDL IMPLEMENTATION OF
JPH066397A (ja) 遅延検波器
EP1536605A1 (en) Amplitude modulation combined with phase or with frequency modulation