JPH0228989A - 半導体装置の実装方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、下面にリードピンをマトリックス状に配列し
たピングリッドアレイと呼ばれる半導体装置の実装方式
に関するものである。

［従来の技術］ 近時、電子機器の小型化、薄形化等の要請と、高機能化
、多様化によるＩ１０端子の増大に伴って、半導体装置
は益々多端子化しており、例えば、外径２８ｎｎ　Ｘ　
２８ｍｍ　ｓ厚さ３．８＋ａ＋ｓの半導体装置において
、端子の数は１６０本、各端子の幅は３００１４１１％
各端子の間隔が６５０−程度のものが使用されている。

そして、配線基板への実装時には、これら微細な各端子
を配線基板に設けた微細な配線パターンにそれぞれ接続
しなければならないので、各端子のＸ、Ｙ、Ｚ方向の位
置管理が厳しい精度で要求される。このようなことから
パッケージの四方に端子を設ける方式の半導体装置にお
いては、端子の数の増大は限界に近づきつＮあるが、半
導体装置の端子数は今後袋々増加し、近い将来において
４００〜６００本以上に達するものとみられている。

このような半導体装置の多端子化に対応するため、最近
では第４図に示すように、半導体装置１の下面にリード
ピン２をマトリックス状に配列したピングリッドアレイ
（ＰＧＡ）と呼ばれる半導体装置（以下単に半導体装置
という）が実用化されている。

この半導体装置は、従来、第５図に示すように配線基板
４の配線パターン６に、リードピン２に対応してそれぞ
れスルーホール５を設け、一部のリードピン２に位置決
め用ストッパ３を設けて各リードピン２をスルーホール
５に差込み、はんだデイツプ等によりリードピン２を配
線パターン６にはんだ着けして配線基板４に取付けてい
た。

また、第６図に示すように、配線基板４にスルーホール
を設けず、配線基板４に設けた配線パターン６上に半導
体装置１のリードピン２を搭載し、リフロー等によりは
んだ付けする表面実装も行なわれはじめている。

［発明が解決しようとする課題］ 最近は、半導体装置や電子部品を配線基板に高密度で実
装するため、これらを配線基板の両面に取付ける両面実
装方式が進められているが、前記第５図の例においては
り−ドピン２が他方の面へ突出しているため、この面に
配線パターンを形成する場合や電子部品を取付ける場合
の障害になっていた。さらに第６図の例においては、リ
ードピン２の位置決めが面倒であるばかりでなく、リー
ドピン２は配線パターン６に単にはんだ付けしただけな
ので不安定であり、輸送中や振動・衝撃等により半導体
装置１が脱落するおそれもある。

本発明は、上記の課題を解決すべくなされたもので、配
線基板の両面実装が可能であり、しかも位置決めが容易
で安定して配線基板に取付けることのできる半導体装置
の実装方式を実現することを目的としたものである。

［課題を解決するための手段］ 本発明に係る半導体装置の実装方式は、リードピンの一
部を他のり−ドビンより長く構成し、またはリードピン
より長いガイドビンを設け、一方配線基板に長いリード
ピン又はガイドビンに対応して有底穴又は貫通穴を設け
たものである。

［作　用］ 有底穴又は貫通穴をガイドとして配線基板上に半導体装
置を搭載し、各リードピンとこれに対応する配線パター
ンとをはんだ付けする。

このとき、長いリードピン又はガイドビンは、半導体装
置の前後左右の位置決めを行ない、他のり−ドピンは上
下方向の位置決めを行なう。

［発明の実施例〕 第１図は本発明実施例の模式図である。なお、前述の従
来例と同−又は相当部分には同じ符号を付し、説明を省
略する。本発明においては、半導体装置１の下面に設け
た多数のリードピン２のうち、例えば四隅の４本あるい
は対角隅の２本等の如く、少なくとも２本のリードピン
２ａを他のリードピン２より若干長く形成すると共に、
配線基板４のこの長いリードピン２ａに対応する位置に
、有底穴７を設けたものである。この場合有底穴７は、
第１図に示すように半導体装置１を配線基板４に実装し
た際、その底部と長いリードピン２ａの下端部との間に
若干の間隙ｇが存在する深さとすることが望ましい。

上記のように構成した本発明により半導体装置１を配線
基板４に実装するにあたっては、各配線パターン６の表
面にはんだクリーム等を塗布（印刷）したのち、長いリ
ードピン２ａを有底穴７に挿入して半導体装置１を配線
基板４上に搭載する。

このとき、短かいリードピン２が配線パターン６に当接
して上下方向の位置決めがなされ、有底穴７に挿入され
た長いリードピン２ａにより前後左右の位置決めが行な
われる。ついで、例えばりフロー装置によってリフロー
すれば、各リードピン２．２ａはそれぞれ配線パターン
６にはんだ付けされ、半導体装置１は配線基板４上の正
しい位置に実装される。

第２図は本発明の他の実施例の模式図である。

本実施例においては、基板４に有底穴に代えて貫通穴７
ａを設けたもので、作用効果は第１図の実施例とはゾ同
様である。

また、第３図は本発明のさらに別の実施例を示すもので
、本実施例においては長いリードビン２ａを他のリード
ビン２より太く形成して剛性を高めたものである。

上記の説明では長いリードピン２ａを２本又は４本設け
る場合について示したが、２本以上であればよい。また
、リードビン２の一部を長く形成した場合を示したが、
リードビン２は全部同じ長さ（短かいり−ドピン２と同
じ長さ）に形成し、パッケージ内の集積回路とは無関係
に、これらのり−ドビン２より若干長いガイドピンを別
に設けてもよい。

［発明の効果］ 以上の説明から明らかなように、本発明は半導体装置の
リードビンの一部を他のリードピンより長く構成し、ま
たは、リードピンより長いガイドピンを設け、一方、配
線基板に長いリードピン又はガイドピンに対応して有底
穴又は貫通穴を設け、この有底穴又は貫通穴をガイドと
して配線基板上に半導体装置を搭載するようにしたので
、半導体装置の搭載にあたって容易に位置決めを行なう
ことができ、配線基板上の正しい位置に実装することが
できる。

また、長いリードピン又はガイドピンを有底穴若しくは
貫通穴に挿入してはんだ付けするようにしたので、取付
けが安定し、脱落するおそれがない等、実施による効果
大である。

【図面の簡単な説明】

第１図〜第３図はそれぞれ本発明実施例を模式的に示し
た断面図、第４図（ａ）　、（ｂ）はピングリッドアレ
イ方式の半導体装置を模式的に示した平面図及び側面図
、第５図及び第６図は従来のピングリッドアレイ方式の
半導体装置の配線基板への取付例を示す断面図である。 に半導体装置、２：リードピン、２ａ、２ｂ：長いリー
ドビン（又はガイドピン）、４：配線基板、６：配線パ
ターン、７：有底穴、７ａ：貫通穴。

Claims (2)

【特許請求の範囲】
1. （１）下面に多数のリードピンを配設した半導体装置を
   配線基板に実装するものにおいて、 前記リードピンのうち少なくとも２本を他のリードピン
   より長く構成し、前記配線基板に前記リードピンに対応
   して配線パターンを形成すると共に、前記長いリードピ
   ンに対応した配線パターンに有底穴又は貫通穴を設けた
   ことを特徴とする半導体装置の実装方式。
2. （２）下面に多数のリードピンを配設した半導体装置を
   配線基板に実装するものにおいて、 前記半導体装置の下面に前記リードピンより長い少なく
   とも２本のガイドピンを設け、前記配線基板に前記リー
   ドピンに対応して配線パターンを形成すると共に、前記
   ガイドピンに対応して有底穴又は貫通穴を設けたことを
   特徴とする半導体装置の実装方式。