JPH03129865A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03129865A JPH03129865A JP1269614A JP26961489A JPH03129865A JP H03129865 A JPH03129865 A JP H03129865A JP 1269614 A JP1269614 A JP 1269614A JP 26961489 A JP26961489 A JP 26961489A JP H03129865 A JPH03129865 A JP H03129865A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- solder
- lead
- semiconductor device
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 21
- 238000005476 soldering Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 229910000743 fusible alloy Inorganic materials 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にその外部リードの構
造に関する。
造に関する。
半導体装置の高集積化に伴ない、多数のリードを有し、
しかも、そのリードをプリント基板に表面半田実装装着
をするためのフラットパッケージの半導体装置が要求さ
れている。第３図（ａ）は従来の４方向にリードを有す
るフラットパッケージ半導体装置（以下にフラットＩＣ
と称する）の平面図である。第３図（ｂ）は同側面図、
第３図（Ｃ）は同側面図のリード拡大図である。従来の
フラットＩＣは第３図（ｂ）の様な形状に外部リードを
曲げ加工しており、図中の外部リード２の先端をプリン
ト基板に半田付は実装する構造となっている。この半田
付は実装が表面実装であるため、リード先端の上下方向
の平坦性（以下にコプラナリティ性と称す）が品質上、
非常に重要な点とされている。
しかも、そのリードをプリント基板に表面半田実装装着
をするためのフラットパッケージの半導体装置が要求さ
れている。第３図（ａ）は従来の４方向にリードを有す
るフラットパッケージ半導体装置（以下にフラットＩＣ
と称する）の平面図である。第３図（ｂ）は同側面図、
第３図（Ｃ）は同側面図のリード拡大図である。従来の
フラットＩＣは第３図（ｂ）の様な形状に外部リードを
曲げ加工しており、図中の外部リード２の先端をプリン
ト基板に半田付は実装する構造となっている。この半田
付は実装が表面実装であるため、リード先端の上下方向
の平坦性（以下にコプラナリティ性と称す）が品質上、
非常に重要な点とされている。
上述した従来の半導体装置は、多ピン化に伴ないリード
板厚を薄くし、かつリード幅も狭くしなくてはならず、
このためリードを曲げ加工した後にリード変形が生じコ
プラナリティ性を悪くするという欠点がある。
板厚を薄くし、かつリード幅も狭くしなくてはならず、
このためリードを曲げ加工した後にリード変形が生じコ
プラナリティ性を悪くするという欠点がある。
また、この問題を解決しようとしてリード先端を樹脂等
のテープで固定するという方法が従来あったが、これは
半田付は時に樹脂テープが半田ブリッジを誘発するとい
う不具合があり、半導体装置を組み込んだ製品の品質を
低下させるという問題があった。
のテープで固定するという方法が従来あったが、これは
半田付は時に樹脂テープが半田ブリッジを誘発するとい
う不具合があり、半導体装置を組み込んだ製品の品質を
低下させるという問題があった。
本発明は、多数の外部リードを有するフラットパッケー
ジ半導体装置において、外部リードを錫を含む低融点合
金もしくは鉛を含む低融点合金の薄テープによって連結
したことを特徴とする。
ジ半導体装置において、外部リードを錫を含む低融点合
金もしくは鉛を含む低融点合金の薄テープによって連結
したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の平面図、第１図
（ｂ）は側面図、第１図（ｃ）は側面図のリード拡大図
である。半導体装置１の外部リード２はその先端の平坦
部２′の上面に半田の薄テープ３が溶着されており、そ
の列のリードのコプラナリティ性を保持するようになっ
ている。
（ｂ）は側面図、第１図（ｃ）は側面図のリード拡大図
である。半導体装置１の外部リード２はその先端の平坦
部２′の上面に半田の薄テープ３が溶着されており、そ
の列のリードのコプラナリティ性を保持するようになっ
ている。
この半田薄テープは、半導体装置をプリント基板に半田
付は実装する時、半田リフロー炉を通すことにより、外
部リードの半田めっきやプリント基板の半田ペーストと
共に溶解し、溶融半田の表面張力によりリード上に吸い
寄せられる。この方法により半田テープによるリード間
の短絡は絶ち切られる。
付は実装する時、半田リフロー炉を通すことにより、外
部リードの半田めっきやプリント基板の半田ペーストと
共に溶解し、溶融半田の表面張力によりリード上に吸い
寄せられる。この方法により半田テープによるリード間
の短絡は絶ち切られる。
第２図（ａ）は本発明の第２の実施例の平面図、第２図
（ｂ）は側面図、第２図（ｃ）は側面図のリード拡大図
である。この実施例では、プリント基板の半田ペースト
が塗られているパッドと接するリード先端２′の裏面に
半田テープ３が溶着されている。この実施例では、外部
リード２のコブラナリティ性が多少悪かった場合もリー
ド裏面から柔らかい半田テープを押しつけて溶着するこ
とにより、コプラナリティ性を改善することが可能であ
る。第２図（Ｃ）のリード２は、リードにより上下のバ
ラツキがあるが、半田テープ３によってより平面のコプ
ラナリティ性が確保されている。
（ｂ）は側面図、第２図（ｃ）は側面図のリード拡大図
である。この実施例では、プリント基板の半田ペースト
が塗られているパッドと接するリード先端２′の裏面に
半田テープ３が溶着されている。この実施例では、外部
リード２のコブラナリティ性が多少悪かった場合もリー
ド裏面から柔らかい半田テープを押しつけて溶着するこ
とにより、コプラナリティ性を改善することが可能であ
る。第２図（Ｃ）のリード２は、リードにより上下のバ
ラツキがあるが、半田テープ３によってより平面のコプ
ラナリティ性が確保されている。
以上説明したように本発明の半導体装置は、外部リード
のコプラナリティ性を確保するとともに、良好な半田付
性をもつという効果を有する。
のコプラナリティ性を確保するとともに、良好な半田付
性をもつという効果を有する。
これは特に多数のビンを持つフラットＩＣの場合に有効
であり、フラットＩＣの表面半田実装時の不良率を低減
し、半導体装置を搭載した電子機器の品質を向上させる
ものである。
であり、フラットＩＣの表面半田実装時の不良率を低減
し、半導体装置を搭載した電子機器の品質を向上させる
ものである。
第１図（ａ）、第１図（ｂ）、第１図（ｃ）はそれぞれ
本発明の第１の実施例の平面図、側面図、リード側面の
拡大図、第２図（ａ）、第２図（ｂ）、第２図（ｃ）は
本発明の第２の実施例の平面図、側面図、リード側面の
拡大図、第３図（ａ）、第３図（ｂ）、第３図（ｃ）は
従来例の平面図、側面図、リード側面の拡大図である。 １・・・半導体装置、２・・・リード、３・・・半田テ
ープ。
本発明の第１の実施例の平面図、側面図、リード側面の
拡大図、第２図（ａ）、第２図（ｂ）、第２図（ｃ）は
本発明の第２の実施例の平面図、側面図、リード側面の
拡大図、第３図（ａ）、第３図（ｂ）、第３図（ｃ）は
従来例の平面図、側面図、リード側面の拡大図である。 １・・・半導体装置、２・・・リード、３・・・半田テ
ープ。
Claims (1)
- 多数の外部リードを有するフラットパッケージ半導体
装置において、外部リードが錫を含む低融点合金もしく
は鉛を含む低融点合金の薄テープによって連結されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269614A JPH03129865A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269614A JPH03129865A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129865A true JPH03129865A (ja) | 1991-06-03 |
Family
ID=17474806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269614A Pending JPH03129865A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093984A (ja) * | 2000-09-14 | 2002-03-29 | Miyachi Technos Corp | 電子部品パッケージにおけるリードフレームろう付方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226848A (ja) * | 1985-07-26 | 1987-02-04 | Nec Corp | 半導体装置 |
| JPS62160748A (ja) * | 1986-01-10 | 1987-07-16 | Oki Electric Ind Co Ltd | 集積回路パツケ−ジとその実装方法 |
| JPS63222495A (ja) * | 1987-03-11 | 1988-09-16 | 三菱電機株式会社 | 半導体パツケ−ジ |
| JPH0152249B2 (ja) * | 1986-10-01 | 1989-11-08 | Kyowa Jidoki Kk |
-
1989
- 1989-10-16 JP JP1269614A patent/JPH03129865A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226848A (ja) * | 1985-07-26 | 1987-02-04 | Nec Corp | 半導体装置 |
| JPS62160748A (ja) * | 1986-01-10 | 1987-07-16 | Oki Electric Ind Co Ltd | 集積回路パツケ−ジとその実装方法 |
| JPH0152249B2 (ja) * | 1986-10-01 | 1989-11-08 | Kyowa Jidoki Kk | |
| JPS63222495A (ja) * | 1987-03-11 | 1988-09-16 | 三菱電機株式会社 | 半導体パツケ−ジ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093984A (ja) * | 2000-09-14 | 2002-03-29 | Miyachi Technos Corp | 電子部品パッケージにおけるリードフレームろう付方法 |
| JP4499899B2 (ja) * | 2000-09-14 | 2010-07-07 | ミヤチテクノス株式会社 | 電子部品パッケージにおけるリードフレームろう付方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| US6184581B1 (en) | Solder bump input/output pad for a surface mount circuit device | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH03129865A (ja) | 半導体装置 | |
| JP2637863B2 (ja) | 半導体装置 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPS594196A (ja) | 半導体部品実装用半田バンプの形成方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPH05347473A (ja) | 配線基板 | |
| JP2002076599A (ja) | 電子機器 | |
| JPH0343979A (ja) | フラットパッケージ | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JP2902020B2 (ja) | 半導体装置およびその実装方法 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH05206359A (ja) | 半導体電子部品及び半導体電子部品の実装方法 | |
| JPH1041426A (ja) | ボールグリッドアレイパッケージ実装構造とボールグリッドアレイパッケージ | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH0529797A (ja) | 電子部品の実装方法 | |
| JPH02278858A (ja) | Ｊベンド型集積回路 | |
| JPS62188397A (ja) | チツプ部品用印刷回路板 | |
| JPS62193294A (ja) | 高密度実装基板 |