JPH0228850A - アドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理アドレスを物理アドレスに変換するアドレ
ス変換方式に関し、特にＤＭＡコントローラのためのア
ドレス変換方式に関する。

〔従来の技術〕

最近は３２ビツトのマイクロプロセッサがエンジニアリ
ング・ワークステーションはもとより、数値制御装置あ
るいはロボット制御装置等に広（使用されるようになっ
てきた。これらのマイクロプロセッサでは、論理的なア
ドレス空間は４Ｇ程度あり、プログラムカウンタは論理
アドレスで処理され、これをマイクロプロセッサに内蔵
されたＭＭＵ　（メモリ管理ユニット）によって、物理
アドレスに変換して出力している。　一方、これらのマ
イクロプロセッサを使用したシステムでは、メモリと外
部機器の間のデータ転送はＤＭＡコントローラによって
行われる。

〔発明が解決しようとする課題〕

しかし、現在これらのマイクロプロセッサ・システムに
使用できるＤＭＡコントローラには、論理アドレスを物
理アドレスに変換できる機能を有するものは、はとんど
ないか、あっても非常に高価である。一方、マイクロプ
ロセッサのＯ３（オペレーション・シテスム）での論理
アドレスから物理アドレスへの変換は相当の時間を必要
とし、実際には数ｍｓ程度かかる。

本発明はこのような点に鑑みてなされたものであり、Ｄ
ＭＡコントローラのために高速のアドレス変換方式を提
供することを目的とする。

〔課題を解決するだめの手段〕

本発明では上記課題を解決するために、ＤＭＡコントロ
ーラにデータ転送の物理上の先頭アドレスを与えるため
に、論理アドレスを物理アドレスに変換するアドレス変
換方式において、プロセッサから命令サイクルを実行し
、該命令サイクルによって出力されたアドレスを記憶し
、 該アドレスをＤＭＡコントローラに与え、ＤＭＡ制御を
実行することを特徴とするアドレス変換方式が、 提供される。

〔作用］ プロセッサが特定の命令サイクルを実行すれば、アドレ
スバスに物理アドレスが出力される。このアドレスを一
時ラッチに格納し、この物理アドレスをＤＭＡコントロ
ーラに与える。

このための処理速度はＯ８のアドレス変換速度に比べ相
当高速に処理できる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図に本発明の一実施例であるマイクロプロセッサ・
システムのブロック図を示す。図において、１はプロセ
ッサであり、そのアドレス空間は約４Ｇ程度ある。プロ
セッサ１のプログラムカウンタはこのアドレス空間４Ｇ
に相当した論理アドレスで実行される。この論理アドレ
スはプロセッサ１に内蔵されたＭＭＵ　（メモリ管理ユ
ニット）によって、物理アドレスに変換されてアドレス
バスに出力される。

２ａ及び２ｂはデータバス、３はパスバッファである。

４ａ及び４ｂはアドレスバスであり、５はパスバッファ
である。６はアンドゲート、７はハンファレジスタであ
り、変換された物理アドレスを格納する。８はアドレス
ラッチであり、プロセッサ１からのアドレス出力を一時
格納する。

９はメモリ、１０はＤＭＡコントローラ、１１はハード
ディスクドライブであり、それぞれデータバス２ｂ及び
アドレスバス４ｂに接続されている。

次に本発明の動作について述べる。ここでは、ＤＭＡコ
ントローラ１０がハードディスクドライブからのデータ
をメモリ９に転送するものとする。

プロセッサ１はＤＭＡコントローラ１０にデータ転送を
させるための先頭アドレスと、転送すべきデータ量を与
える必要がある。データ量は変換の必要はないので、そ
のまま与えられる。先頭アドレスはプロセッサ１内部で
は論理アドレスとして持っているので、これを物理アド
レスに変換する必要がある。

このために、プロセッサ１はロック命令を実行する。ロ
ック命令は他のデバイスからのアドレスバスへの信号を
排除し、アドレスバス４ａ及び４ｂをプロセッサ１から
のアドレス出力に固定する。

従って、プロセッサ１がロック命令を実行し、その立ち
上がりで、出力される物理アドレスをアドレスラッチ８
に記憶する。

このアドレスラッチ８に一時格納された物理アドレスを
読み取る命令を実行し、バッファレジスタ７に読み出す
。これはアンドゲート６の入力に読み込み信号（＊ＲＤ
）及びチップ選択信号（＊Ｃ８）を与えることによって
行う。ここで、バッファレジスタフに読み出した物理ア
ドレスをＤＭＡコントローラ１０に与えことにより、高
速に物環アドレスを与えることができる。

一般にＯ３で論理アドレスを物理アドレスに変換すると
数ｍｓ程度を要するが、本発明では数μｓ程度で変換で
きる。

上記の説明ではプロセッサが実行する命令はロンク命令
としたが、他のアドレスが確定する命令であれば同様に
処理することができる。

２ａ、２ｂ ４ａ、４ｂ １１−−ｍ− データパス 一一−−−−−アドレスバス バッファレジスタ ーーーーーーーーーーアドレスラッチ ー　　メモリ ＤＭＡコントローラ ーーーーーーーハードディスクドライブ〔発明の効果〕 以上説明したように本発明では、特定の命令を実行し、
プロセッサの物理アドレス出力を一時記憶し、これをＤ
ＭＡコントローラに与えるように構成したので、高速に
論理アドレスから物理アドレスにアドレス変換を実行す
ることができる。

特許出願人　ファナック株式会社 代理人　　　弁理士　　服部毅巖

【図面の簡単な説明】

第１図は本発明の一実施例であるマイクロプロセッサ・
システムのブロック図である。 プロセッサ

Claims (2)

【特許請求の範囲】
1. （１）ＤＭＡコントローラにデータ転送の物理上の先頭
   アドレスを与えるために、論理アドレスを物理アドレス
   に変換するアドレス変換方式において、 プロセッサから命令サイクルを実行し、 該命令サイクルによって出力されたアドレスを記憶し、 該アドレスをＤＭＡコントローラに与え、 ＤＭＡ制御を実行することを特徴とするアドレス変換方
   式。
2. （２）前記命令サイクルはロック命令を使用することを
   特徴とする特許請求の範囲第１項記載のアドレス変換方
   式。