JPS61160143A - エミユレ−シヨン方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘欠１ 本発明はエミュレーション方式に関し、特に計算機シス
テムにおけるプログラム実行のエミュレーション方式に
関する。

１１且Ｉ 一般に、エミュレーションとは、異なるアーキテクチャ
を有する中央処理装！（以下ＣＰＵと呼ぶ）に対して生
成された命令を、別のＣＰＵにて実行することを指称す
る。しかし、ここでは、同一種類のＣＰＵを用いるが、
番地づけや構造の異なる記憶装置（メモリと呼ぶ）、入
出力装置（■０と呼ぶ）を有する点において、システム
全体としてはアーキテクチャの異なる計算機システムに
対して生成されたプログラムを別の計算機システムにて
実行することを、プログラム実行のエミュレーションと
称するものとする。

かかるエミュレーションの目的は、同一種のＣＰＵ、メ
モリ、ｌ０ＩＩ＋Ｉｊｌｌ装置を用いた計算機システム
間でのプログラムの有効利用を図ることであり、また、
新しい計算機システムにおいて従来機極用のプログラム
を承継することであり、近年ＬＳＩ技術により幾種類か
のＣＰＵ、メモリ、ＩＯ制御装置等が大量に安価に供給
されていることにより生じた要求である。

従来、この種のエミュレーションの方法としては、大別
してインタプリタ方式とハードウェア二重化方式とがあ
る。前者の方式では、エミュレーションの対象となるプ
ログラムを解釈実行するインタプリタが先ず計算機シス
テムで作動しており、対象プログラムのうちこの計算機
システムには存在しないか若しくは存在していても番地
づけや構造の異なるメモリや１０に関わる部分に関して
は、インタプリタが、この計算機システムに実際に存在
するメモリやＩＯを用いて機能的に同等の結果が得られ
る様にエミュレーションを行うようになっている。

後者の方式では、対象プログラムの想定するメモリや１
０のうち、この計算機システムの実際のメモリや１０と
異なるハードウェア部分を予めこの計算機システムに付
加しておくものである。対象７０グラムを実行する際に
は、二重化されたハードウェア部分を切替えてエミュレ
ーションを行うようになっている。

上記のインタプリタ方式にあっては、解釈実行プログラ
ムが常時動作しており、被エミュレーションプログラム
の実行速度が遅くなって、エミュレーションに要するオ
ーバヘッドが大となる欠点がある。一方、ハードウェア
二重化方式では、二重化に伴ってハードウェアのコスト
が増大し、また二重化を行った範囲内でしかエミュレー
ションを実行できないので、柔軟性に乏しいという欠点
がある。

発明の目的 本発明は、エミュレーションに要するオーバヘッドが少
なくかつ柔軟性の高いエミュレーション方式を提供する
ことを目的としている。

１豆立旦１ 本発明によるエミュレーション方式は、中央処理装置と
、番地づけられた複数の記憶単位を有する記憶装置と、
番地づけられた入出力装置と、これ等各装置間を接続す
るデータバス、アドレスバス、コマンドバスとを有する
計算機システムにおけるエミュレーション方式を対象と
しその特徴とするところは、エミュレーションプログラ
ムを格納する手段と、バスの状態を監視しつつ当該バス
状態が予め定められた特定状態となったことを検出して
中央処理装置に対して割込み要求を発生すると共にエミ
ュレーションプログラムを起動する手段と、この割込み
要求発生時のバス状態を記憶してエミュレーションプロ
グラムに対してこれを知らしめる手段とを有することに
ある。

１蓋１ 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例のシステムブロック図であり、
１はＣＰＵ、２はメモリ、３は１０である。これ等の各
装置１〜３の間をコマンドバス１０１、アドレスバス１
０２．データバス１０３が接続している。モして４がバ
ス監視装置である。

ｃｐｕｉはメモリ２や１０３を特定すべくアドレスバス
１０２ヘアドレスを送出し、またデータ転送の対象とな
るメモリや■０の区別あるいはデータ転送の方向及びそ
のタイミングを指示するコマンドをコマンドバス１０１
へ送出し、そしてデータバス１０３を介してデータの授
受が行われる。

ここで、各バス１０１〜１０３は一般に夫々複数本の信
号線からなっており、これ等の各バスの状態がバス監視
装置４により監視されており、このバス状態が予め設定
された状態になると、信号１０４によってＣＰＵ１に対
して割込み要求を発生する。

第２図は第１図のバス監視装置４の詳細図であり、１１
は比較回路であって、その入力Ａと８の各複数本の信号
を２進数と見做し、それらが同値であるときに限りその
出力１０５を論理１とする。

本実施例では、比較回路１１の入力Ａには、予め定めら
れたコマンド状態、例えば「１０からの読取り」に相当
する値が「規定値Ｃ」として与えられており、入力Ｂに
はコマンドバス１０１が供給されている。

比較回路１２も同様構成であり、その入力Ａには、予め
定められたアドレス、例えば「キーボード入力からの読
取り」に相当する値が「規定値ａ」として与えられてお
り、入力Ｂにはアドレスバス１０２が供給されている。

これ等入力ＡとＢとが一致したときのみ出力１０６が論
理１となる。両川力１０５，１０６がアンドゲート１３
の２人力となっており、このゲート出力１０４がＣＰｔ
Ｊｌに対する割込み要求信号となっている。この信号１
０４の状態変化によりＣＰＵ１は割込み要求を認識する
ようになっている。

この信号１０４の論理１から論理Ｏへの状態変化時に、
記憶回路１４〜１６にそれぞれコマンドバス１０１．ア
ドレスバス１０２．データバス１０３の各バス状態が取
込まれて一時記憶される。

これ等記憶回路１４〜１６の出力は夫々３ステートバツ
フア１７〜１９へ入力されており、これ等バッフ７１７
〜１９の出力は共にデータバス１０３へ接続されている
。３ステートバツフア１７〜１９は夫々出力許可入力１
０７〜１０９を有し、各許可入力１０７〜１０９の状態
が論理１の時に限りその入力状態を出力へ伝送し、許可
入力が論理０のときにはその出力は電気的にオープン状
態となるものである。

２０は１０アクセス制御回路であり、コマンド１０１及
びアドレス１０２を受けてバス監視装置４に対して予め
割当てられているアドレスでかつコマンドが「ＩＯから
の読取り」を指示したときに、アドレスに応じて許可信
号１０７〜１０９のいずれか１つを論理１状態とする。

このとき、記憶回路１４〜１６に記憶されていたバス状
態をデータバス１０３へ出力させるのである。

尚、本実施例では、バスの信号線数を特に規定していな
い。アドレスバスの信号線数がデータバスのそれを上回
る場合には、３ステートバツフ？１８をデータバスの信
号、線数を単位として１８ａ。

１８ｂ、１８ｃ、・・・等に分割して、対応する許可信
号１０８もそれに応じて１０８ａ、１０８ｂ。

１０８ｃ、・・・等に分割し、ＣＰＵ　１が複数回に分
けてアドレスバスの状態を引取るように構成すれば良い
。コマンド系に関しても同様の配慮をなすことが可能で
ある。

かかる構成において、キーボード入カプログラムのエミ
ュレーションを例にとって説明する。メモリ２には、被
エミュレーションプログラムであるキーボード人カプロ
グラム及びエミュレーションプログラムが格納されてい
るものとする。０ＰＵ１はプログラムを構成する命令を
メモリ２より次々と読取り、これ等命令の実行に伴い必
要があれば、「１０読取り」や「メモリ書込み」といっ
たバスサイクルを次々にバスへ出力する。かかるタイミ
ング状態が第３図に示されている。

第３図において、時刻Ｔｉ−１ではＣＰＵ１はで、これ
までにフェッチした命令がキーボード入力装置からの読
取りを意味するものとすると、次の時刻Ｔｉにおいて、
ｃｐｕｉはアドレスとしてキーボード入力装置のアドレ
スを、またコマンドとして「夏０読取り」をそれぞれ送
出し、これを受けたキーボード入力装置３はキーのコー
ドをデータＤｉとしてバスへ送出する。このとき第２図
の「規定値ａ」及び「規定値Ｃ」とバスの状態とは一致
することになるので、割込み要求信号１０４が論理１と
なる。この信号１０４の立上がりでＣＰＵ１は割込み要
求を認識し、現在のバスサイクルが終了次第割込みプロ
グラムを起動することになる。すなわち、時刻Ｔｉ＋１
でＣＰＵ１は割込みプログラムの命令をフェッチするの
である。

尚、ここでＣＰＵ１は割込み受付は時の命令番地をＣＰ
Ｕ内で退避しておき、割込みプログラムからの復帰時に
は割込み受付は時の次の命令番地から７エツチを再開す
る機能を有しているものとする。

ここで割込みプログラムとして予めエミュレーションプ
ログラムが配置されているものとすると、このエミュレ
ーションプログラムはバス監視装置４に記憶されていた
バスの状態値を記憶回路１４〜１６からｒｌｏｉ５！出
し」により得て、次に示す変換作業を行う。

（１）　被エミュレーションプログラムが想定するキー
ボード入力アドレスすなわち「規定Ｖｉａ」が、本実施
例におけるキーボード入力装置３の実際のアドレスと異
なる場合には、装置Ｚ３の実際のアドレスでもって「Ｉ
Ｏ読取り」を再実行し、正しいデータを得る。

（２）　被エミュレーションプログラムが想定するコー
ド体系が実際のキーボード入力装置３のコード体系と相
違する場合は、データ０１をエミュレーションプログラ
ムにて適切に変換する。

以上の作業が終了すると、エミュレーションプログラム
は本来のＩＯ読取り命令により、データバスの状態が格
納されるべきＣＰＵＩ内のレジスタに変換されたデータ
Ｄｉ−を格納し、割込み処理を終了する。ＣＰＵ　１は
引続き被エミュレーションプログラムの１０読取り命令
の次の命令から実行を再開する。

こうすることにより、エミュレーションではアドレスの
変換、データの変換が可能となるが、更に制御の変換も
可能となる。例えば、被エミュレーションプログラムに
おいては、所定キーが押された直後に他の所定キーが押
された時に限りプログラムの中断を意味するものと定め
られていたとしても、エミュレーションプログラムがメ
モリ２にキー人力の履歴を記憶しておくことにより、プ
ログラムの中断制御をエミュレーションできることにな
る。

本実施例では、第２図における比較回路１２は必須では
なく、この場合出力１０５が信号線１０４に直結され、
■０読取りバスサイクル時には毎回割込みを行うことに
なる。エミュレーションプログラムは一時記憶回路１５
に記憶されたアドレス値を調べてこの値が被エミュレー
ションプログラムの想定する■０アドレスであったとき
のみ前述の変換作業を行い、それ以外は何もせずに割込
み処理を終了することでエミュレーションを実行できる
ものである。

１１亘１呈 本発明によれば、システムバスを監視しである特定のバ
スサイクルを検出したときにＣＰＵに対して割込み要求
をなし、エミュレーションプログラムを起動するように
しかつエミュレーションプログラムに対して割込み要求
時点でのバスの状態を値を知らせるようにしたので、柔
軟性が高く、エミュレーションに要するオーバヘッドの
少ないエミュレーションを実行できるという効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図、第２図
は第１図のバス監視装置の具体例を示す回路図、第３図
は第１図の装置の動作を説明するタイミング図である。 主要部分の符号の説明

Claims (1)

【特許請求の範囲】
1. 中央処理装置と、番地づけられた複数の記憶単位を有す
   る記憶装置と、番地づけられた入出力装置と、これ等各
   装置間を接続するデータバス、アドレスバス、コマンド
   バスとを有する計算機システムにおけるエミュレーショ
   ン方式であって、エミュレーションプログラムを格納す
   る手段と、前記バスの状態を監視しつつ当該バス状態が
   予め定められた特定状態となったことを検出して前記中
   央処理装置に対して割込み要求を発生すると共に前記エ
   ミュレーションプログラムを起動する手段と、前記割込
   み要求発生時の前記バス状態を記憶して前記エミュレー
   ションプログラムに対してこれを知らしめる手段とを有
   することを特徴とするエミュレーション方式。