JPH02278764A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH02278764A JPH02278764A JP1098724A JP9872489A JPH02278764A JP H02278764 A JPH02278764 A JP H02278764A JP 1098724 A JP1098724 A JP 1098724A JP 9872489 A JP9872489 A JP 9872489A JP H02278764 A JPH02278764 A JP H02278764A
- Authority
- JP
- Japan
- Prior art keywords
- dynamic ram
- semiconductor memory
- memory device
- prom
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Ｗｉ電気的プログラム可能なメモリ素子と、
ダイナミック型メモリ素子とを集積した半導体記憶装置
に関するものである。
ダイナミック型メモリ素子とを集積した半導体記憶装置
に関するものである。
（従来の技術）
半導体記憶装置（メモリ）は、読み出し／書き込みが自
由に行えるランダム・アクセス・メモリ（１＜ＡＭ）と
、読み出し専用のリード・オンリ・メモリ（ＲＯＭ）と
に大別される。
由に行えるランダム・アクセス・メモリ（１＜ＡＭ）と
、読み出し専用のリード・オンリ・メモリ（ＲＯＭ）と
に大別される。
ＲＯＭのうち、使用者が製品を購入したのち、外部から
電気的にデータの書き込める、いわゆるＦ ＲＯＭ （
Ｐｒｏｇｒａｍ＋ｏａｂｌｅ ＲＯＭ）は、所望の内容
を持つメモリが短期間で得られるため、広く用いられて
いる。
電気的にデータの書き込める、いわゆるＦ ＲＯＭ （
Ｐｒｏｇｒａｍ＋ｏａｂｌｅ ＲＯＭ）は、所望の内容
を持つメモリが短期間で得られるため、広く用いられて
いる。
従来、このようなＦＲＯＭとしては、金属で形成したフ
ユーズを電気的に焼き切ってプログラムする構造の物や
、電気的に浮遊したゲートに電荷を注入することによっ
てプログラムする構造の、いわゆるＥＰＲＯＭ等が用い
られていた。
ユーズを電気的に焼き切ってプログラムする構造の物や
、電気的に浮遊したゲートに電荷を注入することによっ
てプログラムする構造の、いわゆるＥＰＲＯＭ等が用い
られていた。
上記、従来のＦＲＯＭでは、その製造方法がＲＡＭとし
て最大の集積度が得られるダイナミック型ＲＡＭの製造
方法と大きく異なるため、同一チップ上への集積化が困
難である欠点があった。そのため、実際の使用において
は２チツプに分割して使用することが必要であった。
て最大の集積度が得られるダイナミック型ＲＡＭの製造
方法と大きく異なるため、同一チップ上への集積化が困
難である欠点があった。そのため、実際の使用において
は２チツプに分割して使用することが必要であった。
本発明の目的は、従来の欠点を解消し、１チツプ上にダ
イナミックＲＡＭとＦＲＯＭとが両者に特）１１」な工
程を追加することなく実現でき１機器の小型化が達成で
きる半導体記憶装置を提供することである。
イナミックＲＡＭとＦＲＯＭとが両者に特）１１」な工
程を追加することなく実現でき１機器の小型化が達成で
きる半導体記憶装置を提供することである。
（課題を解決するための手段）
本発明の半導体記憶装置は、１個のＭＩＳＦＥＴと、こ
のＭＩＳＦＥＴのソースに接続された１個のキャパシタ
とから構成される記憶単位を複数有し、一部分の同記憶
単位において、キャパシタを電気的に短絡させてプログ
ラムすることによりＲＯＭとして用い、かつ他の部分の
記憶単位においてはキャパシタを電荷蓄積用とするダイ
ナミック型メモリとして用いる構造のものである。
のＭＩＳＦＥＴのソースに接続された１個のキャパシタ
とから構成される記憶単位を複数有し、一部分の同記憶
単位において、キャパシタを電気的に短絡させてプログ
ラムすることによりＲＯＭとして用い、かつ他の部分の
記憶単位においてはキャパシタを電荷蓄積用とするダイ
ナミック型メモリとして用いる構造のものである。
（作 用）
本発明の半導体記憶装置では、チップの一部はＦＲＯＭ
の機能を、また、他の部分はダイナミックＲＡＭの機能
をそれぞれ有したものが、余分な工程を追加することな
く容易に得られる。
の機能を、また、他の部分はダイナミックＲＡＭの機能
をそれぞれ有したものが、余分な工程を追加することな
く容易に得られる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
図は本発明の半導体記憶装置の回路図である。図におい
て、ダイナミックＲＡＭ部分１とＰ ＲＯＭ部分２とに
分割されている。
て、ダイナミックＲＡＭ部分１とＰ ＲＯＭ部分２とに
分割されている。
各部分を構成する記憶単位は基本的に同一の構造であり
、ＭＩＳＦＥＴ３．１３と、それらのソース電極４，１
４に接続されたキャパシタ５，１５とから構成されてい
る。６，１Ｇはキャパシタの対向電極、７．１７はドレ
イン電極、８．１８はゲート電極である。ただし、ソー
ス／ドレインの名称は便宜上つけたものであり、実際の
動作として両者が入れ換わることもある。
、ＭＩＳＦＥＴ３．１３と、それらのソース電極４，１
４に接続されたキャパシタ５，１５とから構成されてい
る。６，１Ｇはキャパシタの対向電極、７．１７はドレ
イン電極、８．１８はゲート電極である。ただし、ソー
ス／ドレインの名称は便宜上つけたものであり、実際の
動作として両者が入れ換わることもある。
まず、ダイナミックＲＡＭ部分１について説明する。対
向電極６は固定電極、例えば電ｇ電圧の約１／２を与え
られており、ドレイン電極７はビット線９、ゲート電極
８はワード線１０にそれぞれ接続されている。データの
読み出し／書き込みは、ワード線１０、すなわちゲート
電極８の電位を昇降させてＭＩＳＦＥＴ３を０Ｎ１０Ｆ
Ｆさせることにより、キャパシタ５を充放電して行う。
向電極６は固定電極、例えば電ｇ電圧の約１／２を与え
られており、ドレイン電極７はビット線９、ゲート電極
８はワード線１０にそれぞれ接続されている。データの
読み出し／書き込みは、ワード線１０、すなわちゲート
電極８の電位を昇降させてＭＩＳＦＥＴ３を０Ｎ１０Ｆ
Ｆさせることにより、キャパシタ５を充放電して行う。
次に、ＦＲＯＭ部分２について説明する。この部分にお
いては、対向１極１６は接地されており。
いては、対向１極１６は接地されており。
ソース電極１４は負荷２１を介して電源線２２に、また
、ゲート電極１８はワード線２０にそれぞれ接続されて
いる。
、ゲート電極１８はワード線２０にそれぞれ接続されて
いる。
記憶単位へのデータの書き込み時には、電源線２２を２
０Ｖ程度の高電圧に昇圧し、そのうえでワードｕＡ２０
、すなわちゲート電極１８を一定の電圧に昇圧シ、ＭＩ
ＳＦＥＴ１３をＯＮ状態にすると、キャパシタ１５に高
電圧が印加されて絶縁破壊される。
０Ｖ程度の高電圧に昇圧し、そのうえでワードｕＡ２０
、すなわちゲート電極１８を一定の電圧に昇圧シ、ＭＩ
ＳＦＥＴ１３をＯＮ状態にすると、キャパシタ１５に高
電圧が印加されて絶縁破壊される。
この時、キャパシタ１５の絶縁膜として、例えばＳｉＯ
□／ Ｓ ｉ３ Ｎ ４ ／ Ｓ ｘ Ｏ□の積層１摸
を用い、等価膜厚を１０ｎｍ程度にすれば、２０Ｖ印加
時において１肥以内に書き込みが完了する。
□／ Ｓ ｉ３ Ｎ ４ ／ Ｓ ｘ Ｏ□の積層１摸
を用い、等価膜厚を１０ｎｍ程度にすれば、２０Ｖ印加
時において１肥以内に書き込みが完了する。
読み出し時には、電源ｉ２２を５ｖ程度とし、ワード線
２０、すなわちゲート電極１８を同じ＜５Ｖ程度まで昇
圧すれば、ＭＩＳＦＥＴ１３はＯＮ状態となり、ソース
電極１４の電位によってキャパシタ１５の絶縁が破壊さ
れているか否かが判別できる。
２０、すなわちゲート電極１８を同じ＜５Ｖ程度まで昇
圧すれば、ＭＩＳＦＥＴ１３はＯＮ状態となり、ソース
電極１４の電位によってキャパシタ１５の絶縁が破壊さ
れているか否かが判別できる。
上記の実施例において、ダイナミックＲＡ Ｍ部分１と
ＦＲＯＭ部分２とで用いるＭＩＳＦＥＴやキャパシタは
完全に同じである必要はなく、それぞれに適したゲート
長、ゲート幅、キャパシタ面積、パターン・レイアウト
等を用いてよい。
ＦＲＯＭ部分２とで用いるＭＩＳＦＥＴやキャパシタは
完全に同じである必要はなく、それぞれに適したゲート
長、ゲート幅、キャパシタ面積、パターン・レイアウト
等を用いてよい。
また、各部分内の回路構成は必ずしも本実施例の構成に
従う必要はない。
従う必要はない。
（発明の効果）
本発明によれば、半導体記憶装置のダイナミックＲＡＭ
とＦＲＯＭとが基本的に同一の構成により実現されるた
め、両者が特別に工程を追加することなく同一のチップ
上に集積でき、結果として、１チツプ上にダイナミック
ＲＡＭとＦＲＯＭとの両方の機能が実現できる。これに
より１機器の小型化が達成でき、その実用上の効果は犬
である。
とＦＲＯＭとが基本的に同一の構成により実現されるた
め、両者が特別に工程を追加することなく同一のチップ
上に集積でき、結果として、１チツプ上にダイナミック
ＲＡＭとＦＲＯＭとの両方の機能が実現できる。これに
より１機器の小型化が達成でき、その実用上の効果は犬
である。
第１図は本発明の一実施例における半導体記憶装置の回
路図である。 １・・・ダイナミックＲＡＭ部分、 ２・・ＰＲ○Ｍ
部分、 ３，１３・・・ＭＩ Ｓ ＦＥＴ、 ４゜１
４・・・ソース電極、５．１５・・・キャパシタ。 ６．１６・・・対向電極、 ７，１７・・・ドレイン
電極、８，１８・・・ゲート電極、 ９・・・ビット線
、ｔｏ、 ２０・・・ワード線、 ２１・・・負荷、
２２・・・電源線。
路図である。 １・・・ダイナミックＲＡＭ部分、 ２・・ＰＲ○Ｍ
部分、 ３，１３・・・ＭＩ Ｓ ＦＥＴ、 ４゜１
４・・・ソース電極、５．１５・・・キャパシタ。 ６．１６・・・対向電極、 ７，１７・・・ドレイン
電極、８，１８・・・ゲート電極、 ９・・・ビット線
、ｔｏ、 ２０・・・ワード線、 ２１・・・負荷、
２２・・・電源線。
Claims (1)
- １個のＭＩＳＦＥＴと、前記ＭＩＳＦＥＴのソースに接
続された１個のキャパシタとから構成される記憶単位を
複数有し、一部分の前記記憶単位において、前記キャパ
シタを電気的に短絡させて用い、かつ他の部分の記憶単
位をダイナミックメモリとして用いることを特徴とする
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098724A JPH02278764A (ja) | 1989-04-20 | 1989-04-20 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098724A JPH02278764A (ja) | 1989-04-20 | 1989-04-20 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278764A true JPH02278764A (ja) | 1990-11-15 |
Family
ID=14227469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1098724A Pending JPH02278764A (ja) | 1989-04-20 | 1989-04-20 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278764A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07205535A (ja) * | 1994-01-18 | 1995-08-08 | Man Roland Druckmas Ag | 間接グラビア印刷方法、およびそのための輪転印刷機 |
| US5594698A (en) * | 1993-03-17 | 1997-01-14 | Zycad Corporation | Random access memory (RAM) based configurable arrays |
| JPH11191614A (ja) * | 1997-12-25 | 1999-07-13 | Texas Instr Japan Ltd | アンチフューズを有する半導体記憶デバイス |
-
1989
- 1989-04-20 JP JP1098724A patent/JPH02278764A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594698A (en) * | 1993-03-17 | 1997-01-14 | Zycad Corporation | Random access memory (RAM) based configurable arrays |
| JPH07205535A (ja) * | 1994-01-18 | 1995-08-08 | Man Roland Druckmas Ag | 間接グラビア印刷方法、およびそのための輪転印刷機 |
| JPH11191614A (ja) * | 1997-12-25 | 1999-07-13 | Texas Instr Japan Ltd | アンチフューズを有する半導体記憶デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299152A (en) | Anti-fuse memory device with switched capacitor setting method | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| JP2588483B2 (ja) | Ｍｏｓ技術を応用した電圧スイッチ回路 | |
| JPH027290A (ja) | ゼロパワー電気的変更可能不揮発性ラッチ | |
| JPH08213483A (ja) | プログラム可能な半導体メモリ | |
| JPS6252797A (ja) | 半導体記憶装置 | |
| WO2003075346A3 (en) | Electrical antifuse with external capacitance used for programming | |
| KR870004450A (ko) | 반도체 기억장치 | |
| JPS58143494A (ja) | メモリ・アレイ | |
| EP0661716A1 (en) | Voltage regulator for non-volatile semiconductor memory devices | |
| JPS60206161A (ja) | 半導体集積回路 | |
| JPH02278764A (ja) | 半導体記憶装置 | |
| DE3438069A1 (de) | Dynamischer speicher | |
| KR100224702B1 (ko) | 기준 셀 커패시터로 선형 커패시터를 사용하는 강유전체 메모리소자, 그에 저장된 정보를 읽는 방법 및 그 제조방법 | |
| TW536708B (en) | Non-volatile memory cell array with shared erase device | |
| JPS61137296A (ja) | 記憶装置 | |
| US4744054A (en) | Semiconductor device with a memory circuit | |
| JPS59100562A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JP2585669B2 (ja) | 不揮発性メモリー・セル・アレイ | |
| DE3153700C2 (ja) | ||
| JPH0474396A (ja) | 半導体記憶装置 | |
| JPS5812457Y2 (ja) | ハンドウタイキオクソウチ | |
| US6977836B2 (en) | Memory device that can be irreversibly programmed electrically | |
| JPS61113189A (ja) | 不揮発性ランダムアクセスメモリ装置 | |
| JPS6249670A (ja) | 半導体不揮発性記憶装置 |