JPH0227758A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0227758A JPH0227758A JP17765988A JP17765988A JPH0227758A JP H0227758 A JPH0227758 A JP H0227758A JP 17765988 A JP17765988 A JP 17765988A JP 17765988 A JP17765988 A JP 17765988A JP H0227758 A JPH0227758 A JP H0227758A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- integrated circuit
- pad
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008054 signal transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 235000002595 Solanum tuberosum Nutrition 0.000 description 1
- 244000061456 Solanum tuberosum Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置、特に複数の大規模集積回路装
置を相互接続する集積回路装置に関する。
置を相互接続する集積回路装置に関する。
従来、この種の集積回路装置は、第２図に示すように、
大規模な集積回路装置（以下ＬＳＩと略す）３ａ、４ａ
、６ａを組み合わせてシステムを構成し、システムへの
入出力は絶縁基板１４に設けられたターミナルエツジ２
ａ〜２ｇを介して行なわれていた。また絶縁基板１４上
にはＬＳＩ３ａ。
大規模な集積回路装置（以下ＬＳＩと略す）３ａ、４ａ
、６ａを組み合わせてシステムを構成し、システムへの
入出力は絶縁基板１４に設けられたターミナルエツジ２
ａ〜２ｇを介して行なわれていた。また絶縁基板１４上
にはＬＳＩ３ａ。
４ａ、６ａが設置され、各々のＬＳＩの相互接続には絶
縁基板１４上にプリントされた配線１３が用いられてい
た。
縁基板１４上にプリントされた配線１３が用いられてい
た。
上述した従来の絶縁基板上にプリントされた配線では、
配線面積が広く、また配線容量が大きく、信号伝達速度
が低下してしまうという欠点がある。
配線面積が広く、また配線容量が大きく、信号伝達速度
が低下してしまうという欠点がある。
本発明は以上の欠点を解決する事を課題とし、配線面積
を極小化し、配線容量を大幅に減らし、信号伝達速度の
低下を防ぐ事が出来る集積回路装置を提供する事を目的
とする。
を極小化し、配線容量を大幅に減らし、信号伝達速度の
低下を防ぐ事が出来る集積回路装置を提供する事を目的
とする。
本発明の集積回路装置は、半導体基板に、外部と電気的
に接続される複数のパッドと、該パッド間に所定の形状
に形成された配線とを有している。
に接続される複数のパッドと、該パッド間に所定の形状
に形成された配線とを有している。
この様な構成により、配線面積を極小化でき、配線容量
を大幅に削減でき信号伝達速度の低下を防ぐ事が出来る
。
を大幅に削減でき信号伝達速度の低下を防ぐ事が出来る
。
次に、本発明について図面を参照して、説明する。
本発明の集積回路装置の外観は、たとえば第１図（ａ）
のように集積回路素子（以下ＩＣチップと略す）を封止
するケース１の外部にケース内部から伸延されて形成さ
れたリード２Ａ〜２Ｎを有する構成となる。ケース１内
部の構成は第１図（ｂ）に示すようにケース１内部に複
数のＩＣチップ３Ａ。
のように集積回路素子（以下ＩＣチップと略す）を封止
するケース１の外部にケース内部から伸延されて形成さ
れたリード２Ａ〜２Ｎを有する構成となる。ケース１内
部の構成は第１図（ｂ）に示すようにケース１内部に複
数のＩＣチップ３Ａ。
４Ａ、５．６Ａが配置されている。ＩＣチップ３Ａは、
リード２Ａ〜２Ｃ及びＩＣチップ５上のパッドにポンデ
ィングワイヤーで接続され、ＩＣチップ４Ａも同様にリ
ード２Ｄ〜２Ｇ及びＩＣチップ５に、ＩＣチップ６Ａも
リード２Ｈ〜２Ｎ及びＩＣチップ５にポンディングワイ
ヤーを介して接続されている。第１図（Ｃ）においてＩ
Ｃチップ５は、たとえば、Ｓｉ基板上に形成された第１
層配線９、及び第２層配線１０からなる微細化された配
線網と、パッド８Ｃ，８Ｄから構成され、配線９．１０
はスルーホール１１を介して接続されている。パッド８
Ｃは、ＩＣチップ４Ａのパッド８Ｂとポンディングワイ
ヤー７Ｂで接続され、パッド８Ｄは、ＩＣチップ６Ａの
パッド８Ｅとポンディングワイヤー７０により接続され
ている。すなわち、ＩＣチップ４Ａと６Ａは、ＩＣチッ
プ５上の配線を介して所定の接続をなしている。
リード２Ａ〜２Ｃ及びＩＣチップ５上のパッドにポンデ
ィングワイヤーで接続され、ＩＣチップ４Ａも同様にリ
ード２Ｄ〜２Ｇ及びＩＣチップ５に、ＩＣチップ６Ａも
リード２Ｈ〜２Ｎ及びＩＣチップ５にポンディングワイ
ヤーを介して接続されている。第１図（Ｃ）においてＩ
Ｃチップ５は、たとえば、Ｓｉ基板上に形成された第１
層配線９、及び第２層配線１０からなる微細化された配
線網と、パッド８Ｃ，８Ｄから構成され、配線９．１０
はスルーホール１１を介して接続されている。パッド８
Ｃは、ＩＣチップ４Ａのパッド８Ｂとポンディングワイ
ヤー７Ｂで接続され、パッド８Ｄは、ＩＣチップ６Ａの
パッド８Ｅとポンディングワイヤー７０により接続され
ている。すなわち、ＩＣチップ４Ａと６Ａは、ＩＣチッ
プ５上の配線を介して所定の接続をなしている。
本発明の集積回路装置はＩＣチップ５の配線をスルーホ
ール１１を通して多層配線化することも可能であって、
配線面積の極小化、配線容量の大幅低減、信号伝達速度
低下を防止する等の効果がある。
ール１１を通して多層配線化することも可能であって、
配線面積の極小化、配線容量の大幅低減、信号伝達速度
低下を防止する等の効果がある。
以上説明したように、本発明の集積回路装置は、複数の
集積回路素子を相互接続する為の配線を微細化すること
により、配線面積を極小化でき、配線容量を大幅に削減
でき、信号伝達速度の低下を防止できる効果がある。
集積回路素子を相互接続する為の配線を微細化すること
により、配線面積を極小化でき、配線容量を大幅に削減
でき、信号伝達速度の低下を防止できる効果がある。
第１図（ａ）は本発明の一実施例の外観斜視図、第１図
（ｂ）は同図の（ａ）の内部斜視図、第１図（ｃ）は第
１図（ｂ）の一部拡大斜視図、第２図は、従来例の斜視
図である。 ｌ・・・・・・ケース、２Ａ〜２Ｎ・・・・・・リード
、２ａ〜２ ｎ−ターミナルエツジ、３Ａ、４Ａ、５．
６Ａ・・・・・・集積回路素子（ＩＣチップ）、３ａ、
４ａ、６ａ・・・・・・ＬＳＩ、７Ａ〜７Ｄ・・・・・
・ポンディングワイヤ８八〜８Ｆ・・・・・・パッド、
９・・・・・・第２＠配線、１０・・・・・・第１Ｊ’
！配線、１１・・・・・・スルーホール、１２・・・・
・・スルーホール、１３・・・・・・プリント配線、１
４・・・・・・絶縁基板。 代理人 弁理士 内 原 晋 半 ｆｙ！Ｊ（ＩＬ） 芋７ ｌｌＩＣ＆）
（ｂ）は同図の（ａ）の内部斜視図、第１図（ｃ）は第
１図（ｂ）の一部拡大斜視図、第２図は、従来例の斜視
図である。 ｌ・・・・・・ケース、２Ａ〜２Ｎ・・・・・・リード
、２ａ〜２ ｎ−ターミナルエツジ、３Ａ、４Ａ、５．
６Ａ・・・・・・集積回路素子（ＩＣチップ）、３ａ、
４ａ、６ａ・・・・・・ＬＳＩ、７Ａ〜７Ｄ・・・・・
・ポンディングワイヤ８八〜８Ｆ・・・・・・パッド、
９・・・・・・第２＠配線、１０・・・・・・第１Ｊ’
！配線、１１・・・・・・スルーホール、１２・・・・
・・スルーホール、１３・・・・・・プリント配線、１
４・・・・・・絶縁基板。 代理人 弁理士 内 原 晋 半 ｆｙ！Ｊ（ＩＬ） 芋７ ｌｌＩＣ＆）
Claims (1)
- 基板状に形成された複数のパッドと、該パッド間に所定
の形状で形成された配線とを有する接続素子によって複
数の集積回路素子を相互に接続したことを特徴とする集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17765988A JPH0227758A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17765988A JPH0227758A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227758A true JPH0227758A (ja) | 1990-01-30 |
Family
ID=16034858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17765988A Pending JPH0227758A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141084A (ja) * | 2006-12-05 | 2008-06-19 | Nec Electronics Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989157A (ja) * | 1972-12-29 | 1974-08-26 | ||
| JPS5379266A (en) * | 1976-12-23 | 1978-07-13 | Tokyo Shibaura Electric Co | Hyb ic |
-
1988
- 1988-07-15 JP JP17765988A patent/JPH0227758A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4989157A (ja) * | 1972-12-29 | 1974-08-26 | ||
| JPS5379266A (en) * | 1976-12-23 | 1978-07-13 | Tokyo Shibaura Electric Co | Hyb ic |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141084A (ja) * | 2006-12-05 | 2008-06-19 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426566A (en) | Multichip integrated circuit packages and systems | |
| JP3558595B2 (ja) | 半導体チップ，半導体チップ群及びマルチチップモジュール | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| JP2001127243A (ja) | 積層半導体装置 | |
| JPH01157561A (ja) | マルチプレーンチップ組立体 | |
| JP3171172B2 (ja) | 混成集積回路 | |
| JP3549714B2 (ja) | 半導体装置 | |
| JPS6094756A (ja) | 半導体装置 | |
| JPH0227758A (ja) | 集積回路装置 | |
| JPS61125066A (ja) | 半導体装置 | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPS62111457A (ja) | マルチチツプパツケ−ジ | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPS6348128Y2 (ja) | ||
| JPS61214549A (ja) | 電子回路アセンブリ | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JPS5828359Y2 (ja) | 半導体集積回路装置 | |
| JPS5821848A (ja) | 集積回路装置用容器 | |
| JP3330694B2 (ja) | 半導体装置 | |
| JPH03236245A (ja) | 半導体装置 | |
| JPH0547995A (ja) | マルチチツプモジユール |