JPH022771A - 回線走査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数の回線を順次スキャンして、回線からの割
込要求を検出する回線走査回路に関する。

［従来の技術］ 第２図は通信制御装置の概略構成図である。第２図にお
いて、１は中央処理装置（以下、ＣＰＵという）、２は
基本ユニット（以下、ＣＣＥという）、３．３　、・・
・　３　は回線接続ユニット！　　　２　　　　　ｎ （以下、ＬＵという）である。

ＣＰＵＩとＣＣＥ２とはインタフェースバス４を介して
接続され、ＣＣＥ２と各ＬＵ３　．３　、・・・　３　
とはインタフェースバス５を介して並列に接続されてい
る。

次に、第３図は第２図に示したＣＣＥ２の概略構成図で
ある。第３図において、６はＣＣＥ２を制御するマイク
ロプロセッサ、７は回線制御端〒）？を記憶しているロ
ーカルメモリ（以下、ＬＭという）、８は回線番号を記
憶しているラインナンバレジスタ（以下、ＬＮＲという
）、９はインタフェース制御部（以下、ＩＮＴという）
、１０は回線走査回路（以下、５ＣＡＮという）である
。

マイクロプロセッサ６とＩＮＴ９とはインタフェースバ
ス１１を介して接続され、ＩＮＴ９とＣＰＵ１とはイン
タフェースバス１２を介して接続されている。

又、マイクロプロセッサ６と５ＣＡＮＩＯとはインタフ
ェースバス１３を介して接続され、マイクロプロセッサ
６とＬＭ７とはデータバス１４を介して接続され、さら
に、マイクロプロセッサ６とＬＭ７及びＬＮＲ８とはア
ドレスバス１６を介してそれぞれ接続されている。

マイクロプロセッサ６は例えばビットスライスマイクロ
プロセッサ等の高速のマイクロプロセッサで構成されて
おり、汎用的に使用できる手順制御プログラムが内蔵さ
れている制御メモリ（以下、ＣＮ３という）１７を有し
ている。

次に、第４図は第３図に示した従来のＳ　ＣＡＮｌｏの
ブロック図である。このＳ　ＣＡ　Ｎ　ｔｏは本願出願
人が先に出願した「回線走査方式」　（特開昭６１−５
６５４７号）に記載したものである。

５ＣＡＮＩＯは４個の回線基板２２ａ　ｓ　２２ｂ　、
　２２ｃ及び２２ｄが接続されており、回線基板２２ａ
〜２２ｄはそれぞれ４本ずつの回線が接続されている。

これらの各回線は０番から１５番までの番号により、特
定される。

第４図において、２３はスキャンモードレジスタ、２４
はＲＯＭ、２５は走査レジスタ、２６は共通制御回路、
３１ａ　、　３１ｂ　、　３１ｃ　、　３１ｄは回線ア
ダプタ、３２ａ　、　３２ｂ　、　３２ｃ　、　３２ｄ
は割込回路、３３ａ　、　３３ｂ　、。

３３ｃ　、　３３ｄはＡＮＤ回路である。

スキャンモードレジスタ２３は優先スキャンを行なう優
先スキャン回線数及びスキャンスキップを行なうスキャ
ンスキップ回線数を保持している。

優先スキャンとは、高速回線をスキャンする割合を他の
回線よりも多くして、高速回線からの割込要求を優先的
に受は付ける機能である。

又、スキャンスキップとは、未使用回線スロットの回線
走査を抑止することにより、回線走査を効率的に行なう
機能である。

優先スキャンを行なう回線（以下、優先スキャンを行な
う回線を優先回線といい、優先スキャンを行なわない回
線を非優先回線という）は、優先スキャン回線数により
、回線番号Ｏから昇順に設定する。例えば、優先スキャ
ン回線数を２に設定すると、回線番号０及び１の回線が
優先回線になる。

又、スキャンスキップを行なう回線（以下、スキャンス
キップ回線という）は、スキャンスキップ回線数に従っ
て回線番号１５から降順に設定する。

例えば、スキャンスキップ回線数を４に設定すると、回
線番号１５．１４．１３及び１２の回線がスキャンスキ
ップ回線になる。

優先スキャン回線数及びスキャンスキップ回線数は、シ
ステム生成時にメモリ（図示せず）に設定される優先ス
キャン回線数及びスキャンスキップ回線数、並びにマイ
クロプロセッサ（図示せず）がセンスした各回線の実装
、未実装状態に応じてスキャンモードレジスタ２３にセ
ットされる。

ＲＯＭ　２４はスキャンモードレジスタ２３から信号線
群Ｓ　及びＳ７を介して入力される優先スキャン回線数
及びスキャンスキップ回線数、並びに走査レジスタ２５
から信号線群Ｓ　及びＳ９を介して入力される優先走査
スロット数及び回線走査タイムスロット番号（回線走査
を行なう回線番号）に基づいて、回線走査比率を指定す
る優先走査スロット値及び回線走査を行なう回線番号を
示す回線走査タイムスロット番号を出力する。

なお、回線走査比率とは、非優先回線に対して回線走査
タイムスロットを１回割り当てる間に、優先回線に対し
て回線走査タイムスロットを何回割り当てるのかを示す
ものである。

例えば、回線走査比率が４のときは、非優先回線に対し
て回線走査タイムスロットを１回割り当てる間に、優先
回線に対して回線走査タイムスロットを４回割り当てる
ことになる。

回線走査比率が４の場合、信号線群Ｓ１□の優先走査タ
イムスロット値は、全回線を１回走査する間に０から１
．２．３というように変化する。優先回線は優先走査タ
イムスロット値が変化する度毎にスキャンされる。従っ
て、回線走査が１周する間に、優先回線が４回スキャン
され、非優先回線が１回スキャンされることになる。

走査レジスタ２５はＲＯＭ２４が出力する優先走査スロ
ット値及び回線走査スロット番号を共通制御回路２６か
ら出力される走査クロックに従ってサンプリングし、信
号線群Ｓ　及びＳｌ、に回線走査タイムスロット番号及
び優先走査スロット数を出力する。

回線走査タイムスロット番号が出力される信号線群Ｓ８
は、５ＣＡＮＩＯの最大収容回線数１６回線に対応して
、それぞれ２３２２２１２°の重み付けがされた４本の
信号線から構成されている。このため、信号線群Ｓ８の
出力する信号により、回線番号０番から１５番までを表
わすことができる。

回線アダプタ３１ａは情報設定回路３４及び比較回路３
５を６している。情報設定回路３４は自己に割り当てら
れた回線番号Ｏを信号線群Ｓ９に出力するとともに、信
号線Ｓ１８に回線の実装、未実装状態を出力する。又、
比較回路３５は信号線Ｓ１８に実装状態が出力されてい
るときにイネーブルとなり、信号線群Ｓ９に出力された
自己の回線番号と信号線Ｓ８に出力された回線走査タイ
ムスロット番号とを比較し、両方の番号が一致すると信
号線Ｓ。

割込許可信号を出力する。

なお、他の回線アダプタ３１ｂ〜３１ｄも回線アダプタ
３１ａと同様に情報設定回路及び比較回路が設けられて
おり、信号線Ｓ　、５ｏＳＳｄに割込許す 可信号を出力する。

ＡＮＤ回路３３ａ〜３３ｄはそれぞれ割込許可信号が出
力されているときに、割込コードが出力されると、共通
制御回路２６に割込コードを出力する。

次に、従来の５ＣＡＮＩＯの動作について、第５図及び
第６図のタイミングチャートを参照して説明する。

まず、優先回線数が０、未使用回線数が０、即ち１６回
線全てが実装されているときの動作について、第５図を
参照して説明する。

優先回線数及び未使用回線数がいずれも０のときは、ス
キャンモードレジスタ２３は信号線群Ｓ６及びＳ７に０
を出力する。従って、走査レジスタ２５は走査クロック
に従って、回線走査タイムスロット番号を順次出力して
、回線走査を行なう。

又、優先回線数が０なので、優先走査スロット数が０か
ら１．２．３と変化して再び０になるまでの間に、各回
線アダプタに対してそれぞれ１回の回線走査タイムスロ
ット各号が与えられることになる。

回線走査タイムスロット各号は各回線の情報設定回路が
記憶している回線番号とそれぞれ比較され、回線番号が
一致した回線アダプタのみに割込要求の権利が付与され
ることになる。例えば、比較回路３５が回線走査タイム
スロット番号と情報設定回路３４の回線番号とを比較し
て、回線番号が一致すると、回線アダプタ３１は割込許
可信号を出力する。

割込許可信号の出力により、割込コードが共通ｉｉｌ　
御回路２Ｂに出力される。さらに、共通制御回路２６か
らマイクロプロセッサ６に割込要求が出力され、マイク
ロプロセッサ６が割込処理を実行することになる。

次に、優先回線数が２、未使用回線数が４、即ち収容回
線数が１２回線のときの動作について、第６図のタイミ
ングチャートを参照して説明する。

優先回線数が２、スキップ回線数が４のときは、スキャ
ンモードレジスタ２３が信号線群Ｓ６及　びＳ７に２及
び１５を出力する。

従って、優先回線（回線番号０及び１の回線）に対して
は、優先走査スロット数が変化する度毎に、回線走査タ
イムスロット番号が出力されることになる。又、非優先
回線（回線番号３〜１１の回線）に対しては、優先走査
スロット数が０から１．２．３と変化して再びＯになる
までの間に、１回たけ回線走査タイムスロット番号が出
力されることになる。さらに、スキャンスキップ回線（
回線番号１２〜１５の回線）に対して、回線走査タイム
スロット番号は出力されない。この結果、回線走査比率
は４になるとともに、スキャンスキップ回線に対する回
線走査は抑止される。

従来、スキャン時間の短縮を図る回線走査方法として、
先行スキャン方式が利用されていた。この先行スキャン
方式はマイクロプロセッサ６が割込処理を行なっている
間に、他の回線のスキャンを行なうことにより、スキャ
ン時間の短縮を図るものである。

次に、先行スキャン方式による５ＣＡＮＩＯの動作につ
いて、第７図のタイミングチャートを参照して説明する
。

まず、共通制御回路２６は回線番号０の回線からの割込
要求を検出すると、マイクロプロセッサ６に割込要求Ｉ
ＰＴ　ＲＥＱを出力するとともに、走査クロックの出力
を停止して回線スキャンを抑止する。

次いて、マイクロプロセッサ６は割込要求に応じて割込
処理を開始し、回線番号０を認識すると、該当する回線
の割り込みをリセットするとともに、共通制御回路２６
に対して割込リセットＩＰＴ　Ｒ３Ｔを出力する。

割込リセットＩＰＴ　ｌ？ｓＴの出力により、共通制御
回路２６は走査クロックの出力を再開し、Ｓ　ＣＡＮｌ
ｏは回線スキャンを再開する。なお、回線スキャンに並
行して、マイクロプロセッサ６は割込処理を実行してい
る。

次いで、回線スキャンの再開により、共通制御回路２６
は回線番号５の回線からの割込要求を検出すると、回線
番号０の回線に対する割込処理が終了していないので、
回線番号５の回線からの割込要求を保留するとともに、
走査クロックの出力を停止して回線スキャンを抑制する
。

次いで、マイクロプロセッサ６が回線番号５の回線から
の割込処理を完了すると、割込処理終了ＩＰＴ　ＴＲＭ
を出力する。割込処理終了の出力により、共通制御回路
２Ｂは保留していた回線番号５の回線からの割込要求を
マイクロプロセッサ６に出力する。

以下、同様に割込要求による割込要求の出力及び回線ス
キャンの抑止、割込リセットＩＰＴ　Ｒ８Ｔの出力によ
る先行スキャンの再開、並びに割込処理終了の出力によ
る割込要求の受は付けを繰り返し実行する。

このようにマイクロプロセッサ６が割込処理を実行して
いる間に、５ＣＡＮＩＯは先行スキャンを実行すること
により、スキャン時間の短縮を図ることができる。

［発明が解決しようとする課題］ ところで、上記構成の従来の５ＣＡＮＩＯは優先回線の
スキャン回数を非優先回線のスキャン回数より多くする
とともに、マイクロプロセッサ６が割込処理を実行して
いる間に、先行スキャンを実行している。

しかし、先行スキャンにおけるスキャンの順番及び優先
回線をスキャンする割合は通常の回線スキャンの場合と
同じである。

このため、先行スキャン中に非優先回線の割込要求を検
出すると、優先回線の割込要求に対するサービスが遅れ
てしまうという問題点があった。

例えば、上述したように回線番号０の回線の割込処理実
行中に、非優先回線である回線番号５の回線からの割込
要求及び優先回線である回線番号１の回線からの割込要
求が順次検出されたとする。

この場合、非優先回線である回線番号５の回線からの割
込要求に対する割込処理が終了してから、優先回線であ
る回線番号１の回線からの割込要求に対する割込処理を
開始することになる。

最悪の場合、回線番号１の回線の待ち時間は回線番号Ｏ
の回線の割込処理実行時間と、回線番号５の回線の割込
処理実行時間間とを合わせた時間となる。従って、優先
回線を回線スキャンする頻度を非優先回線よりも高くし
た効果が薄れてしまい、オーバラン、アンダーランが発
生することがあるという問題点があった。

本発明は上記問題点を解決するためになされたもので、
割込処理中には優先回線のみを先行スキャンすることに
より、優先回線のサービスの遅れを防止する回線走査゛
回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る回線走査回路は、それぞれ特定の回線番号
が付されており、対応する回線番号が入力されると、所
定の割込要求を出力する複数の割込要求出力手段と、少
なくとも、複数の割込要求出力手段のうち、優先スキャ
ン回線を特定する回線スキャン情報を記憶する優先回線
記憶手段と、回線スキャン情報に従って特定の回線番号
を順次出力する回線スキャン手段と、割込要求に対応す
る割込処理を実行する割込処理実行手段と、割込処理実
行手段が割込要求に対応する割込処理を実行中である旨
を検出する割込処理検出手段と、割込処理の実行中であ
る旨を検出したときは、回線スキャン手段に優先回線の
回線番号のみを出力させる回線スキャン抑止手段とを備
えている。

［作　用コ 上記構成の回線走査回路は、割込処理検出手段が割込処
理実行手段による割込処理を実行中である旨を検出する
と、回線スキャン抑止手段が複数割込要求出力手段のう
ち、優先回線記憶手段の記憶している回線スキャン情報
に従って、回線スキャン手段に優先回線のみを回線スキ
ャンさせる。

［実施例コ 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明の一実施例に係る回線走査回路のブロッ
ク図である。なお、第１図において、第４図と同様の機
能を果たす部分については同一の符号を付し、その説明
は省略する。又、第１図において、２１は回線走査回路
（ＳＣＡＮ）　、２７はフリップフロップである。

フリップフロップ２７はマイクロプロセッサ６（第３図
参照）が共通制御回路２６に対し割込リセットＩＰＴ　
Ｒ８Ｔを出力することによりセットされ、マイクロプロ
セッサ６が割込処理終了を出力することによりリセット
される。

ＲＯＭ２４はフリップフロップ２７がセットされている
ときには、優先回線のみをスキャンする。

次に、第１図に示した５ＣＡＮ２１の動作について、第
８図のフローチャート及び第９図のタイミングチャート
を参照して説明する。

なお、５ＣＡＮ２１は優先回線数が２、スキャンスキッ
プ回線数が４にそれぞれ設定されているものとする。即
ち、回線番号０及びｌの回線が優先回線であり、回線番
号２〜１１の回線が非優先回線であり、回線番号１２〜
１５の回線がスキャンスキップ回線に設定されている。

（１）ステップ８１ 優先回線数が２、スキップ回線数が４であるので、５Ｃ
ＡＮＩＯは優先回線に対して優先走査スロット数が変化
する度毎に回線走査タイムスロット番号を出力し、非優
先回線に対して優先走査スロット数が０から１．２．３
と変化して再び０になるまでの間に、１回だけ回線走査
タイムスロット番号を出力することにより、回線スキャ
ンを実行する。

（２）ステップ８２〜Ｓ４ 共通制御回路２Ｂは割込要求を検出すると（ステップＳ
２）、走査クロックの出力を停止して回線スキャンを抑
止するとともに（ステップＳ３）、マイクロプロセッサ
６に割込要求を出力する（ステップＳ４）。例えば、回
線番号０の回線からの割込要求を検出すると、割込要求
を出力する。

（３）ステップＳ５ マイクロプロセッサ６は割込要求に応じて割込処理を開
始して、割込要求を出力した回線の回線番号を認識する
と、その回線の割り込みをリセットするとともに、共通
制御回路２６に対して割込リセットＩＰＴ　Ｒ３Ｔを出
力する。

（４）ステップ８６〜８１１ 割込リセットＩＰＴ　Ｒ３Ｔの出力により、フリップフ
ロップ２７はセットされる。フリップフロップ２７のセ
ットにより、共通制御回路２６は走査クロックの出力を
再開する。この場合、ＲＯＭ２４はフリップフロップ２
７がセットされているので、優先回線のみをスキャンす
る先行スキャンを実行する（ステップ８Ｂ）。即ち、回
線番号０及び１の回線のみの先行スキャンを実行する。

このため、非優先回線は回線スキャンされないことにな
る。従って、回線番号５の回線が割込要求を出力しても
、共通制御回路２６はこれを受は付けない。

共通制御回路２６は優先回線からの割込要求を検出する
と（ステップＳ７）、走査クロックの出力を停止して回
線スキャンを抑止する（ステップ８８）。

マイクロプロセッサ６は割込処理を終了すると、割込処
理終了を出力する。割込処理終了の出力により、フリッ
プフロップ２７はリセットされるので、回線スキャンが
可能になる。

共通制御回路２Ｇは割込処理終了が出力されていないと
きは（ステップＳ９）、割込要求を保留する（ステップ
５１０）。例えば、回線番号１の回線からの割込要求は
割込処理終了が出力されていないので保留されることに
なり、割込処理終了が出力されると、ステップＳ４に進
む。

又、割込処理終了が出力されるまでの間に（ステップＳ
ｌｌ　）　、割込要求を検出しないときはステップＳ１
に進み、回線スキャンを実行する。

［発明の効果］ 以上説明したように本発明によれば、先行スキャン中は
優先回線のみに対してこれを実行し、非優先回線をスキ
ャンしないようにしたので、優先回線からの割込要求に
対する割込処理が開始されるまでの時間が短縮され、オ
ーバラン、アンダーランが発生しない回線走査回路が得
られるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る回線走査回路のブロッ
ク図、第２図は通信制御装置の概略構成図、第３図は第
２図に示した基本ユニットの概略構成図、第４図は従来
の回線走査回路の概略構成図、第５図及び第６図は第２
図に示した従来の回線走査回路の動作を示すタイミング
チャート、第７図は従来の回線走査回路による先行スキ
ャンを示すタイミングチャート、第８図は第１図に示し
た回線走査回路の動作を示すフローチャート、第９図は
第１図に示した回線走査回路の動作を示すタイミングチ
ャートである。 ２１’・・回線走査回路（Ｓ　ＣＡＮ）　、２２ａ　、
　２２ｂ　。 ２２ｃ　１２２ｄ・・・回線基板、２３・・・スキャン
モードレジスタ、２４・・・ＲＯＭ、２５・・・走査レ
ジスタ、２６・・・共通制御回路、２７・・・フリップ
フロップ、３１ａ　、　３１ｂ　。 ３１ｃ　、　３Ｉｄ−・・回線アダプタ、３２ａ　、　
３２ｂ　、　３２ｃ　。 ３２ｄ　＝−割込回路、３３ａ　、　３３ｂ　、　３３
ｃ　、　３３ｄ−Ａ　ＮＤ回路、３４・・・情報設定回
路、３５・・・比較回路。 通イ言！１１吊ＬＯ貞す装置のイ岸り砒δ、オ惰、５疫
１図第２図 基本ユニットの概略構成図 第３図

Claims (1)

1. 【特許請求の範囲】 それぞれ特定の回線番号が付されており、対応する回線
   番号が入力されると、所定の割込要求を出力する複数の
   割込要求出力手段と、 少なくとも、前記複数の割込要求出力手段のうち、優先
   スキャン回線を特定する回線スキャン情報を記憶する優
   先回線記憶手段と、 前記回線スキャン情報に従って、前記特定の回線番号を
   順次出力する回線スキャン手段と、前記割込要求に対応
   する割込処理を実行する割込処理実行手段と、 を有する回線走査回路において、 前記割込処理実行手段が前記割込要求に対応する割込処
   理を実行中である旨を検出する割込処理検出手段と、 前記割込処理の実行中である旨を検出したときは、前記
   回線スキャン手段に前記優先回線の回線番号のみを出力
   させる回線スキャン抑止手段と、を備えたことを特徴と
   する回線走査回路。