JPH11149382A - 情報処理装置及びマイクロプロセッサの割込み制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 優先順位を割込みポートにフレキシブルに付
与することができ、且つ複数の割込み処理要求が競合し
た場合の調整が容易な情報処理装置を提供する。 【解決手段】 １つの割込みポート２００及びその割込
みポートに固有の優先順位を記憶した優先順位レジスタ
１０３を有する複数の割込みコントローラ１００と、複
数の割込みコントローラ１００を相互に接続し、固有の
優先順位に関する情報等を伝達するアービトレーション
バス２０４とを有し、複数の割込みポート２２０〜２２
７からの割込み処理要求が競合した場合に優先順位が最
も高い割込みポートからの割込み処理要求を優先的にＭ
ＰＵに送出するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、割込み機能付きの
マイクロプロセッサを用いた情報処理装置に係り、より
詳しくは、マイクロプロセッサへの外部周辺装置からの
割込み処理要求を制御する割込み制御装置に関する。

【０００２】

【従来の技術】割込み機能付きのマイクロプロセッサを
使用した情報処理装置において、その内部処理手段や周
辺装置からの割込み処理要求を制御するための割込みコ
ントローラ（割込み制御装置）は従来からよく知られて
いる。図１０は、従来のこの種の割込みコントローラ５
２０を使用した情報処理装置のブロック構成図である。

【０００３】この情報処理装置は、マイクロプロセッサ
（ＭＰＵ）１４０、ＭＰＵ１４０に直結されるマスタ
（Ｍａｓｔｅｒ）割込みコントローラ５２０、及びマス
タ割込みコントローラに接続される３つのスレーブ（Ｓ
ｌａｖｅ０，１，２）割込みコントローラ５２０とを有
し、これらの割込みコントローラ５２０によって、全部
で２９本の割込みポートを提供するようになっている。

【０００４】図９を参照して、各割込みコントローラ５
２０の内部の構成を説明する。割込みコントローラ５２
０は、それぞれ下記の要素を含む。 （１−１）割込みポート（以下、必要に応じてＩＰ端
子、ＩＰｎ端子またはＩＰｎｎ端子（ｎは数字）と称す
る）毎に設けられ割込みベクタの出力制御を行う割込み
ベクタ制御回路５００、（１−２）ＩＰ０端子６２０〜
ＩＰ７端子６２７に対して割込み処理要求の優先順位を
付与する割込み処理要求優先回路５２１、（１−３）割
込み処理要求優先回路でのアービトレーション（調停、
以下同じ）に勝ち残った割込み処理要求を入力端子（以
下、ＩＮＴ端子と称する）６２８に出力する８入力ＯＲ
回路５２７、（１−４）割込みコントローラ５２０がマ
スタコントローラとして動作する場合にスレーブコント
ローラに与えるスレーブアドレスを生成するエンコーダ
回路５２８、（１−５）コントローラ５２０がマスタコ
ントローラの場合にスレーブアドレスを出力し、スレー
ブコントローラの場合にスレーブアドレスを受信するバ
ス（ＳＡ−ＢＵＳ）６３０のトランシーバ５２９、（１
−６）スレーブコントローラの自己スレーブアドレスを
保持するスレーブアドレスレジスタ５３０、（１−７）
割込みコントローラ５２０がスレーブコントローラとし
て動作する場合にＳＡ−ＢＵＳ６３０の値とスレーブア
ドレスレジスタ５３０の値とを比較し、一致を判定する
コンパレータ５３１、（１−８）コンパレータ５３１の
結果を保持するマッチレジスタ５３３、（１−９）ＭＰ
Ｕ１４０が実行する割込みアクノリッジサイクルを検出
するアクノーレッジ検出回路（以下、ＩＮＴＡＫ検出回
路と称する）５３２、（１−１０）割込みコントローラ
５２０をマスタコントローラとして使うか、スレーブコ
ントローラとして使うかを決定するマスタ／スレーブレ
ジスタ５３４、（１−１１）ＭＰＵ１４０からの割込み
終了コマンドを検出する割込み終了検出部５３５、（１
−１２）割込み処理中を示す割込み処理中レジスタ５３
６。

【０００５】また、割込みベクタ制御回路５００は、下
記の要素により構成される。 （２−１）自割込みポートＩＰ６００にスレーブコント
ローラが接続されているかを保持するスレーブ有／無レ
ジスタ５０２、（２−２）割込みコントローラ５００が
マスタコントローラとして動作する場合にスレーブ有／
無レジスタの内容に応じて、また、割込みコントローラ
５００がスレーブコントローラとして動作する場合にコ
ンパレータ５３１の出力に応じて、割込みベクタ出力を
制御するゲート制御回路５０３、（２−３）自割込みポ
ートの割込みベクタを保持する割込みベクタレジスタ５
０４、（２−４）ゲート制御回路５０３に従って、割込
みベクタレジスタ５０４の内容をＤＡＴＡ端子６０６に
出力する３ステートゲート回路５０５。

【０００６】以下、図９〜図１１を参照して、従来の割
込みコントローラ５２０及び従来の割込みコントローラ
５２０を使用した情報処理装置の動作を説明する。この
情報処理装置に対する外部回路からの割込み処理要求
は、マスターの割込みコントローラ５２０の割込みポー
トに入力される。この場合、割込みコントローラ５２０
は、以下のようにして、ＭＰＵ１４０に対する割込み処
理要求の優先制御を行う。図９の割込み優先制御回路５
２１に入力される複数の外部回路からの割込み処理要求
は、割込みポートの数字が小さいポート（図９の例では
ＩＰ０端子が最も小さい）の割込み処理要求が、数字の
大きい割込みポート（図９の例ではＩＰ７端子が最も大
きい）の割込み処理要求をマスクするようになってい
る。つまり、割込みポートの数字が小さいほど優先順位
が高いということになる。例えば、ＩＰ３端子６２３に
割込み処理要求が入力された場合、実際にＩＮＴ端子６
２８にこの割込み処理要求が出力されるのは、ＩＰ０端
子６２０〜ＩＰ２端子６２２に割込み処理要求が入って
いない場合に限られる。

【０００７】これを図１０の例で見た場合、２９本ある
割込みポートのうち、ＩＰ００端子６４０の優先順位が
最も高く、逆にＩＰ７端子６７７の優先順位が最も低
い。特に、スレーブの割込みコントローラ５２０は、マ
スタの割込みコントローラ５２０の１つの割込みポート
にぶら下がり、マスタ割込みコントローラ５２０の配下
となる。このように、各割込みポートの優先順位は、そ
のポートの物理的な位置によって固定的に決定されるこ
とになる。前述のような割込み優先制御の結果、ＩＮＴ
端子を通じてＭＰＵ１４０に割込み処理要求が伝達され
ると、ＭＰＵ１４０は、それまで行っていた処理（メイ
ンルーチン）を中断し、割込みアクノリッジを各割込み
コントローラ５２０に通知し、割込みが許可された割込
みポートが持つ割込みベクタを読み込んで割込み処理を
開始する。

【０００８】次に、割込みアクノリッジが通知された割
込みコントローラ５２０の動作について説明する。図１
０の割込みポートのＩＰ００端子６４０からＩＰ４０端
子６４４は、すべてマスタの割込みコントローラ５２０
に直結されている。また、ＩＰ５０端子６５０〜ＩＰ５
７端子６５７はＳｌａｖｅ０の割込みコントローラ５２
０を介して、ＩＰ６０端子６６０〜ＩＰ６７端子６６７
はｓｌａｖｅ１の割込みコントローラを介して、ＩＰ７
０端子６７０〜ＩＰ７７端子６７７はｓｌａｖｅ２の割
込みコントローラを介して、それぞれマスタの割込みコ
ントローラ５２０に接続されている。

【０００９】ここで、注目すべき点は、このような従来
技術においては、割込みコントローラ５２０の接続方法
の違いにより、各割込みコントローラ５２０の動作に違
いが生じるということである。この点を説明する。ま
ず、マスタの割込みコントローラ５２０に直接接続され
た割込みポート（ＩＰ００〜ＩＰ４０）に割込み処理要
求が生じた場合について説明する。割込み処理要求を受
信したＭＰＵ１４０は、割込みアクノリッジを２回起動
し、それぞれＩＮＴＡＫ信号６３１として割込みコント
ローラ５２０に入力する。マスタの割込みコントローラ
５２０は、割込みアクノリッジの１回目を無視し、割込
みアクノリッジの２回目において、割込みベクタ制御回
路５００内のＩＰ端子６００（＝１（要求あり））、ス
レーブ有／無レジスタ５０２（＝０（スレーブ無、コン
トローラに直結））、ＭＡＳＴＥＲ端子６０３（＝１
（コントローラのマスタ指定））の条件が成立するの
で、その３ステートゲート回路５０５を開き、自割込み
ベクタ（割込みベクタレジスタ５０４の値）をＤＡＴＡ
端子６０６に出力する。このとき、マスタの割込みコン
トローラ５２０の割込みレジスタ５３５の対応するビッ
トに、自割込み処理中を示すフラグをたてる。その後、
ＭＰＵ１４０は、この割込みベクタを受け取り、その割
込みベクタで指示される割込み処理に移行する。

【００１０】次に、ｓｌａｖｅの割込みコントローラ５
２０に接続された割込みポートに割込み処理要求が発生
した場合の、マスタの割込みコントローラ５２０の動作
について説明する。マスタの割込みコントローラ５２０
は、割込み処理要求優先回路５２１での優先判定の結果
をエンコーダ回路５２８、ＳＡ−ＢＵＳトランシーバ５
２９を通じて、ＳＡ−ＢＵＳ端子６３０に出力する。エ
ンコーダ回路は、ＩＮＴ００が“１”ならば“０００”
（２進数）を出力し、以下、順にＩＮＴ０１が“１”な
らば“００１”、ＩＮＴ０７が“１”ならば“１１１”
となる。ＭＰＵ１４０による割込みアクノリッジの１回
目は、マスタ割込みコントローラ５２０によって無視さ
れ、割込みアクノリッジの２回目も割込みベクタ制御回
路５００内のスレーブ有／無レジスタ５０２（＝１（ス
レーブ有））、ＭＡＳＴＥＲ端子６０３（＝１）の条件
が成立するので、マスタ割込みコントローラ５２０は、
３ステートゲート回路５０５を開けることができず、そ
の割込みベクタは、出力されない。このとき、マスタの
割込みコントローラ５２０は、その割込み処理中レジス
タ５３５の対応するビットに処理中のフラグをたてる。

【００１１】この場合のスレーブの割込みコントローラ
５２０の動作を説明する。スレーブの割込みコントロー
ラ５２０は、割込みアクノリッジの１回目に、ＳＡ−Ｂ
ＵＳ端子６３０上のスリーブアドレスとスリーブアドレ
スレジスタ５３０の値とを比較し、比較結果をマッチレ
ジスタ５３３に保持する。それらが一致していれば、自
コントローラが割込みの権利を獲得したと判断する。割
込みアクノリッジの２回目が入力されると、スレーブの
割込みコントローラ５２０において、割込みベクタ制御
回路５００内のＩＰ端子６００（＝１（要求有り））、
ＭＡＳＴＥＲ端子６０３（＝０（コントローラのスレー
ブ指定））、ＳＡＭＡＣＨ端子６０４（＝１（スレーブ
アドレスの一致））が成立するので、その３ステートゲ
ート回路５０５を開き、自割込みのベクタ（割込みベク
タレジスタ５０４の値）をＤＡＴＡ端子６０６に出力す
る。このとき、スレーブの割込みコントローラ５２０の
割込み処理中のレジスタ５３５の対応するビットに処理
中のフラグをたてる。ＭＰＵ１４０は、この割込みベク
タを受け取り、その割込みベクタで示される割込み処理
に移行する。よって、スレーブ割込みコントローラ５２
０からの割込みは、マスタ側、スレーブ側各々の割込み
処理レジスタ５３５のビットに処理中のフラグが立つこ
とになる。

【００１２】割込み処理が終了する際には、ＭＰＵ１４
０から割込みコントローラ５２０に対して割込み終了コ
マンドを発行する。このとき、マスタの割込みコントロ
ーラ５２０からの割込み処理に対しては、マスタの割込
みコントローラ５２０に対してのみ当該コマンドを発行
すればよい。また、スレーブの割込み処理に対しては、
該当するスレーブの割込みコントローラ５２０に対して
終了コマンドを発行するとともに、マスタの割込みコン
トローラ５２０に対しても終了コマンドを発行する必要
がある。これは、前述のようにマスタ側、スレーブ側の
各々の割込み処理レジスタ５３５の対応ビットに処理中
のフラグが立っているためである。この終了コマンドの
発行により、各割込みコントローラ５２０の処理中フラ
グが消え、より下位レベルの優先順位をもつ割込みポー
トにも割込みを要求する権利が与えられる。

【００１３】図１１は、図１０のＩＰ５３端子６５３と
ＩＰ７７端子６７７の割込み処理要求が競合したときの
情報処理装置の動作を示すタイムチャートである。とこ
ろで、この情報処理装置における、ある割込みの処理中
に、処理中の割込みよりも優先順位の高い割込みポート
に対して割込み処理要求が発生したとする。この場合、
情報処理装置は、現在の割込み処理を中断して新たに優
先順位の高い割込み処理を行う。このことを、割込みの
多重化という。この多重化が許可されるのは、図９の割
込み処理要求優先回路５２０から判るように、処理中の
優先順位よりも、新たに要求された割込みポートの優先
順位が高い場合に限られる。

【００１４】この新たな割込み処理要求に対しても、Ｍ
ＰＵ１４０は割込みアクノリッジを起動してくるので、
通常の割込み動作と同様の処理を各割込みコントローラ
５２０は行う。ここで、上位レベルの割込みを受けた、
つまり処理の権限を譲った割込みコントローラ５２０
は、その割込み処理中レジスタ５３５の対応ビットに上
位割込み処理中のフラグを追加してたてる。なお、この
時点では、以前の自割込み処理中のフラグも残ってい
る。この新たな上位レベルの割込みの処理が終了する
と、中断されていた割込みの処理が再開されるが、その
前にＭＰＵ１４０から該当する割込みコントローラ５２
０に対して割込み終了コマンドを発行する。このコマン
ドを受け取った割込みコントローラ５２０は、割込み処
理中レジスタ５３５中でフラグの立っている一番優先順
位の高いビットのフラグをクリアする。これにより、割
込み処理中レジスタ５３５の値も、多重化される前の状
態に戻る。

【００１５】

【発明が解決しようとする課題】以上説明したような割
込みコントローラ５２０を使用した情報処理装置では、
割込みポートの物理的な位置によって、そのポートの優
先順位が一意に決定され、固定されてしまうという問題
がある。このため、ある特定のアプリケーションのみに
おいて情報処理装置が使用される場合には特に問題がな
いが、様々なアプリケーションに情報処理装置が対応し
なければならない場合には、割込みポートの番号によっ
て割込みの優先順位が固定されていては柔軟性に欠け、
異なったアプリケーションの要求にフレキシブルに対応
することは困難となる。特に、スレーブ側の割込みコン
トローラ５２０の割込みポートの優先順位は、マスタ側
の割込みコントローラ５２０の１つの割込みポートにぶ
ら下がる形となっているので、スレーブ側の割込みポー
ト５２０の優先順位は相対的に低いままとなる。

【００１６】一方、従来の割込みコントローラが割込み
処理の終了に際して発行する割込み終了コマンドは、ス
レーブ側の割込みポートの割込み処理終了時には、該当
するスレーブの割込みコントローラ５２０とマスタの割
込みコントローラ５２０の両方に報知する必要があり、
また多重化割込みが発生した際には、その処理終了時に
は、該当する割込みコントローラ５２０以外に終了コマ
ンドを発行しては、その後の割込み制御の内容が変化し
てしまうため、ソフトウェアによる別処理が必要とな
る。この結果、割込み終了に対する処理量が増加し、割
込み処理要求に対する応答性が悪くなるという問題があ
った。

【００１７】そこで本発明の課題は、マイクロプロセッ
サに対する割込み処理要求の優先順位をフレキシブルに
変更することができ、且つ複数の割込み処理要求が競合
したときの調整が容易な、改良された情報情報処理装置
を提供することにある。本発明の他の課題は、上記情報
情報処理装置に用いられる、改良された割込み制御装置
を提供することにある。

【００１８】

【課題を解決するための手段】上記課題を解決する本発
明の情報処理装置は、割込み処理要求に対する処理を実
行するマイクロプロセッサと、それぞれ前記割込み処理
要求を受け付ける複数の割込みポートの各々に随時変更
可能な優先順位を付与する順位付与手段と、前記複数の
割込みポートからの割込み処理要求が競合した場合に、
競合した割込み処理要求を受け付けた割込みポートに付
与されている優先順位の情報を取得して調停を行い、調
停期間中に最も高い優先順位が付与されている割込みポ
ートからの割込み処理要求を優先的に前記マイクロプロ
セッサへ送出する割込み制御手段とを有することを特徴
とする。

【００１９】前記割込み制御手段は、例えば、前記マイ
クロプロセッサによる割込み処理の実行中に、他の割込
みポートがより高い優先順位が付与された新たな割込み
処理要求を多重に受け付けた場合、処理実行中の割込み
処理要求の優先順位を所定のメモリ手段に一時的に記憶
するとともに新たな割込み処理要求を前記マイクロプロ
セッサに送出し、この送出した割込み処理要求に対する
処理が終了した時点での割込み処理要求の優先順位と前
記一時的に記憶した優先順位とを比較して、両者が一致
する場合に前記実行中の割込み処理に復帰させるように
構成する。

【００２０】本発明の他の情報処理装置は、割込み処理
要求に対する処理を実行するマイクロプロセッサと、そ
れぞれ１つ以上の割込みポート及びその割込みポートに
付与された随時変更可能な優先順位を記憶したレジスタ
を有する複数の割込み制御装置と、前記複数の割込み制
御装置を接続して割込み処理要求を受け付けた割込みポ
ートの優先順位に関する情報と割込み処理終了の情報と
を共用させるとともに、前記複数の割込み制御装置で受
け付けた割込み処理要求が競合した場合に、競合した割
付処理要求を受け付けた装置間でレジスタに記憶されて
いる優先順位を比較して比較時点で最も優先順位の高い
割込みポートを有する割込み制御装置に当該割付ポート
で受け付けた割込み処理要求を前記マイクロプロセッサ
へ送出させる調停手段と、を有することを特徴とする。

【００２１】また、上記他の課題を解決する割込み制御
装置は、割込み処理要求に対する処理を実行するマイク
ロプロセッサに対する割込み制御を行う装置であって、
それぞれ前記割込み処理要求を受け付ける複数の割込み
ポートに付与された随時変更可能な優先順位を記憶する
レジスタと、複数の割込みポートで受け付けた割込み処
理要求が競合したときに前記レジスタの記憶情報に基づ
いて各割込み処理要求の調停を行い、調停結果が肯定的
となった割込み処理要求を優先的に前記マイクロプロセ
ッサに送出する割込み制御手段とを有することを特徴と
する。

【００２２】本発明の他の割込み制御装置は、前記割込
み処理要求を受け付ける割込みポートに付与された随時
変更可能な優先順位を記憶するレジスタと、前記マイク
ロプロセッサを共用する他装置との間で前記優先順位に
関する情報及び前記マイクロプロセッサからの割込み処
理終了の情報の相互利用を可能にする伝達手段と、自装
置の割込みポートで受け付けた割込み処理要求が他装置
の割込み処理要求と競合したときに前記伝達手段を通じ
て他装置の優先順位を取得し前記レジスタに記憶されて
いる優先順位が前記取得した優先順位より高いときは自
装置で受け付けた割込み処理要求を前記マイクロプロセ
ッサに送出する調停手段とを有することを特徴とする。

【００２３】前記調停手段は、前記割込み処理要求を発
した装置がアイドル状態になったときに前記当該割込み
処理要求の優先順位を他の優先順位と比較するように構
成される。また、前記レジスタに記憶されている優先順
位が少なくとも前記他装置の優先順位と同位になるまで
前記割込み処理要求の送出を自律的に休止する。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１は、本発明の割込み制御装置を適用し
た割込みコントローラの一実施形態を示す構成図であ
る。

【００２５】本実施形態の割込みコントローラ１００
は、以下の構成要素から成る。 （１）ＩＰ端子２００、（２）図示しない外部回路から
ＩＰ端子２００に入力される割込み処理要求と２つの内
部信号（ＥＸＥＣＵＴＥ，ＵＰＰＥＲ）とを受信して図
示しないＭＰＵに対する割込み処理要求をＩＮＴ０端子
に出力する割込み処理要求ゲート１０１、（３）バーＩ
ＮＴＡＫ端子２０２に入力されるＭＰＵからの割込みア
クノリッジを検出する割込みアクノリッジ検出部１０
２、（４）割込みベクタを保持する割込みベクタレジス
タ１０３、（５）割込みアクノリッジ検出部１０２の出
力及び上記２つの内部信号に応じて割込みベクタの出力
ゲート制御を行う割込みベクタ制御回路１０４、（６）
割込みベクタ制御回路１０４の出力に応じて割込みベク
タレジスタの内容をＤＡＴＡ端子２０３に出力する３ス
テートゲート１０５、（７）自己の優先順位を保持する
割込みレベルレジスタ１０６、（８）割込みアクノリッ
ジ検出回路１０２の出力、上記２つの内部信号、及びア
ービトレーション制御回路１１０の出力に応じて割込み
レベルレジスタ１０６の出力制御を行うＡＢＴ−ＢＵＳ
制御回路１０７、（９）ＡＢＴ−ＢＵＳ制御回路１０７
の出力に応じて割込みレベルレジスタの内容をＡＢＴ−
ＢＵＳ２０４に出力し、且つＡＢＴ−ＢＵＳ２０４の状
態を割込みコントローラ１００内部に取り込むＡＢＴ−
ＢＵＳトランシーバ１０８、（１０）ＡＢＴ−ＢＵＳ２
０４の値と割込みレベルレジスタ１０３の値とをビット
単位に最上位から比較し、一致／不一致を出力するアー
ビトレーション比較器１０９、（１１）アービトレーシ
ョン比較器１０９の出力及び他の内部信号に応じてアー
ビトレーション動作を実行するアービトレーション制御
部１１０、（１２）ＡＢＴ−ＢＵＳ２０４の値と割込み
レベルレジスタ１０６の値とを比較し、前者の値が小さ
い（優先順位が高い）ことを判定する上位レベル比較器
１１１、（１３）上位割込み処理中を検出する上位割込
み実行検出部１１２、（１４）割込みコントローラ１０
０がアイドル（ＩＤＬＥ）状態のときに最初の上位割込
み処理の割込みレベルを保持する上位レベルレジスタ１
１３、（１５）ＡＢＴ−ＢＵＳ２０４の値と上位レベル
レジスタ１１３の値とを比較する上位実行レベル比較器
１１４、（１６）ＡＢＴ−ＢＵＳ２０４の値と割込みレ
ベルレジスタ１０６の値とを比較する自割込みレベル比
較器１１５、（１７）自割込みレベル比較器１１５の出
力に応じて自割込み処理中を検出する自割込み実行検出
部１１６。

【００２６】また、割込み終了コマンドが入力されるＩ
ＮＴｅｎｄ端子２０５は、上位割込み実行検出部１１２
及び自割込み実行検出部１１６に接続され、クロック信
号が入力されるＣＬＫ端子２０６は、上位割込み検出部
１１２、自割込み検出部１１６、アービトレーション制
御部１１０にそれぞれ接続されている。

【００２７】このように構成される本実施形態の割込み
コントローラ１００は、割込みポートを１つしか持たな
い点で複数の割込みポートを持つ従来の割込みコントロ
ーラ５２０よりも割込みポート数は少ないが、柔軟な割
込み制御を行うことができる点で、単なる割込みベクタ
制御を行う従来の割込みコントローラ５２０よりも動作
の自由度は高い。

【００２８】図２は、上記割込みコントローラ１００を
８個用いて８ポートの割込み制御アレイを構成した場合
の例を示したものである。この割込み制御アレイは、従
来の割込みコントローラ５２０に相当するもので、独立
した割込みコントローラ１００を８回路並列に接続し、
各割込みコントローラ１００のＩＮＴ０端子の出力を８
入力ＯＲゲート回路１２１で一つにまとめ、その出力が
ＩＮＴ端子２２８から外部に出力されるようになってい
る。

【００２９】図２において、バーＩＮＴＡＫ入力、ＩＮ
Ｔｅｎｄ入力、ＣＬＫ入力、ＤＡＴＡ線、ＡＢＴ−ＢＵ
Ｓは、各割込みコントローラ１００に接続され、各割込
みコントローラ１００はそれぞれ個別にＩＰ端子を持っ
ている。図３は、上記割込み制御アレイを使用した情報
処理装置の構成例をブロック図で示したものである。本
例では、ＭＰＵ１４０に割込み制御アレイ１２０を４個
接続し、便宜上、従来型装置と同様、割込みポート数を
２９個としている。また、割込み終了コマンドを生成す
るデコーダ回路１４２を備えている。

【００３０】この情報処理装置の動作を説明する前に、
まず、図１に戻って割込みコントローラ１００の動作を
説明する。割込みコントローラ１００の上位割込み実行
検出部１１２の上位割込み処理中フラグ（以下、ＵＰＰ
ＥＲという。ＵＰＰＥＲ＝１で処理中を示す。）及び自
割込み実行検出部１１６の自割込み処理中フラグ（以
下、ＥＸＥＣＵＴＥという。ＥＸＥＣＵＴＥ＝１で処理
中を示す。）が共にたっていないアイドル状態（ＵＰＰ
ＥＲ＝０，ＥＸＥＣＵＴＥ＝０）のとき、ＩＰ端子２０
０に入力された割込み処理要求は、割込み処理要求ゲー
ト１０１を通過し、ＩＮＴ０端子２０１に出力され、Ｍ
ＰＵに割込み処理要求として通知される。このときの上
位割込み実行検出部１１２及び自割込み実行検出部１１
６の動作については後述する。

【００３１】この割込み処理要求により、ＭＰＵは、そ
れまでの処理、すなわちメインルーチン又は下位レベル
の割込み処理を中断して、新たに割込み処理を実行する
ため割込みアクノリッジサイクルを起動し、バーＩＮＴ
ＡＫ信号を出力する。この割込みアクノリッジサイクル
は２回連続起動され、１回目のサイクルにおいて各割込
みポート間のアービトレーションを実行し、割込み処理
の権利を最も高い優先順位を有する割込みポートに与え
る。２回目のサイクルにおいて、ＭＰＵは、その割込み
処理の権利が与えられた割込みポートが接続された割込
みコントローラから割込みベクタを読みとる。

【００３２】続いて、本発明の割込みコントローラの一
つの特徴である割込みポートのアービトレーション処理
について、図１から図４を参照して説明する。図４を参
照して、図示しない外部の周辺装置からＩＰ端子２００
に割込み処理要求が入力されると（ステップＳ００）、
割込みコントローラ１００は、その内部状態がアイドル
状態であるか否かをチェックする（ステップＳ０１）。
内部状態がアイドル状態でない場合には、割込みコント
ローラ１００はその内部状態がアイドル状態になるまで
待機する（ステップＳ０１：Ｎｏ）。内部状態がアイド
ル状態の場合は（ステップＳ０１：Yes）、ＩＮＴ０端
子２０１に割込み処理要求を出力する（ステップＳ０
２）。

【００３３】割込み処理要求を受け取ったＭＰＵによる
割込みアクノリッジサイクルの１回目が開始されると、
割込みコントローラ１００は、ＡＢＴ−ＢＵＳトランシ
ーバ１０８の出力ゲートを開け、外部クロック信号に同
期してＡＢＴ−ＢＵＳ２０４上にその割込みレベルレジ
スタの値を出力する（ステップＳ０４）。このＡＢＴ−
ＢＵＳトランシーバ１０８の出力は、信号“１”（＝Ｈ
ｉ−Ｚ）、信号“０”（＝Ｌｏｗ）となるオープンコレ
クタ出力であり、ＡＢＴ−ＢＵＳ２０４上にプルアップ
抵抗を必要とする。同一のＡＢＴ−ＢＵＳ２０４に接続
された他の割込みコントローラ１００の割込みポートの
いずれかにおいても別個に割込み処理要求が存在する場
合には、それらの割込みコントローラもそれぞれが持つ
固有の優先順位（優先順位レジスタ１０６の値）をＡＢ
Ｔ−ＢＵＳ２０４に出力する。

【００３４】一定時間、例えば１クロックサイクル後、
アービトレーションビット比較器１０９がクロック信号
と同期してＡＢＴ−ＢＵＳ２０４の値と自己の割込みレ
ベルレジスタ１０６の値とを最上位ビットから最下位ビ
ットまで１ビット毎に半クロック間隔で比較する（ステ
ップＳ０５，Ｓ０６）。ここでＡＢＴ−ＢＵＳ２０４上
において、信号“１”はＨｉ−Ｚなので、ＡＢＴ−ＢＵ
Ｓ２０４に接続された他の割込みコントローラ１００が
信号“０”を出力している場合には図１の信号（Ａ）及
び信号（Ｂ）は、不一致と判定される。この比較過程に
おいて、あるビット位置において不一致が発見された場
合に、アービトレーション制御部１１０は、自分よりも
優先順位の高い割込みポートと割込み処理要求が競合し
たと判断し（アービトレーション負け）、次のビットを
比較することなしに、ＡＢＴ−ＢＵＳトランシーバ１０
８の出力ゲートを閉じる（ステップＳ０７）。

【００３５】このようにして、各ビット位置につき比較
を継続して行い（ステップＳ０５，Ｓ０６，Ｓ０８，Ｓ
０９）、最下位ビットまで一致が確認された場合（アー
ビトレーション勝ち）には、アービトレーション制御部
１１０は、自己が割込み処理の権利を獲得したと判断す
る（ステップＳ１０）。つまり、割込み処理の権利を獲
得した割込みコントローラ１００は、同時に割込み処理
要求を行った割込みコントローラ１００の中で最も小さ
い割込みレベルの値をもっていたということになる。

【００３６】割込み処理の権利を獲得した割込みコント
ローラ１００は、アービトレーションサイクルの終了を
待って、自割込みレベル比較器１１５の出力（一致を示
す）を自割込み実行検出部１１６に送り、自割込み処理
中フラグをたてる（ＥＸＥＣＵＴＥ＝１，ステップＳ１
０）。このようにして、割込みアクノリッジサイクルの
一回目が終了する（ステップＳ１１）。

【００３７】一方、アービトレーション負けの割込みコ
ントローラ１００は、アービトレーションサイクルの終
了を待って、そのときのＡＢＴ−ＢＵＳ２０４の値を上
位レベルレジスタ１１３に保持するとともに、上位レベ
ル比較器１１１の判定結果（ＡＢＴ−ＢＵＳ端子の値の
方が小さい）を上位割込み実行検出部１１２に出力し、
上位割込み処理中フラグをたてる（ＵＰＰＥＲ＝１，ス
テップＳ１２）。このアービトレーション負けの割込み
コントローラ１００は、内部状態が再びアイドル状態に
なるまで割込み処理要求アービトレーションには参加で
きない（ステップＳ０１）。アービトレーション負けの
割込みコントローラ１００が再びアイドル状態に戻るた
めの条件については後述する。

【００３８】上記のアービトレーション処理につき、図
１の割込みコントローラ１００の各内部信号の状態を、
動作タイムチャートとして示したのが図６及び図７であ
る。図６は、アービトレーション処理において他の割込
みポートとの競合が生じていない場合を示し、期間Ｔ１
が割込みアクノリッジサイクル１回目（アービトレーシ
ョンサイクル）であり、Ｔ１１が要求受け付け期間、Ｔ
１２が各ポートの割込みレベル比較期間、Ｔ１３が比較
結果判定期間である。一方、図７は、アービトレーショ
ン処理において他の割込みポートとの競合が生じた場合
を示し、図６と同様に、期間Ｔ１（クロックサイクルｔ
４１からｔ４６）が割込みアクノリッジサイクル１回目
（アービトレーションサイクル）であり、３つの割込み
ポートＩＰ００、ＩＰ５３及びＩＰ７７が競合した結
果、割込みポートＩＰ７７が勝ち残っている。

【００３９】アービトレーションに勝った割込みコント
ローラ１００は、割込みアクノリッジサイクルの２回目
が起動されると、割込みベクタゲート１０５を開き、割
込みベクタレジスタ１０３の値をＤＡＴＡ端子２０３に
出力する。ＭＰＵはＤＡＴＡ端子２０３に出力された割
込みベクタを受信し、最も優先順位の高い割込み処理へ
と移行する。

【００４０】この割込みベクタの出力は、図６及び図７
の期間Ｔ２（図６のクロックサイクルｔ１０〜ｔ１３、
図７のクロックサイクルｔ４７〜ｔ５０）において示さ
れている。この後、アービトレーションに勝った割込み
コントローラ１００は、この後、ＭＰＵからの割込み終
了コマンドがＩＮＴｅｎｄ端子２０５に入力されるま
で、自割込みレベルレジスタの値をＡＢＴ−ＢＵＳ２０
４に出力し続ける。

【００４１】割込み処理が終了すると、ＭＰＵは、各割
込みコントローラ１００に対して同報化された割込み終
了コマンドを発行する。ＩＮＴｅｎｄ端子２０５で割込
み終了コマンドを受信したそれまで割込みを行っていた
割込みコントローラ１００は、内部のＥＸＥＣＵＴＥフ
ラグを“０”に設定し、アイドル状態に復帰するととも
に、自割込みレベルレジスタの値をＡＢＴ−ＢＵＳ２０
４に出力することを停止する。この割込み終了の処理
は、図６のクロックサイクルｔ３０及びｔ３１において
示される。

【００４２】一方、アービトレーションに負けた、より
下位レベルの割込みコントローラ１００は、アービトレ
ーションに勝った、より上位レベルの割込みコントロー
ラ１００の割込み処理について終了コマンドが発行され
たときに、その上位レベルレジスタ１１３の値とＡＢＴ
−ＢＵＳ２０４の値とを上位実行レベル比較器１１４に
よって比較し、それらが一致した場合にはＵＰＰＥＲフ
ラグを“０”とし、アイドル状態に復帰する。これによ
って、再び割込み処理要求を行うことが可能となる。一
方、それらが一致しない場合には、まだ自割込みレベル
よりも上位の割込み処理が行われていると判断する。

【００４３】次に、割込みコントローラ１００の多重割
込み制御及び割込み終了コマンドの同報化処理につい
て、図１、図５を参照して説明する。図５は、割込みコ
ントローラ１００の内部状態を示す状態遷移図である。

【００４４】ある割込みコントローラ１００がアイドル
状態（ＥＸＥＣＵＴＥ＝０，ＵＰＰＥＲ＝０）にあると
き（Ｓ２０）、ＭＰＵはメインルーチン処理又は下位レ
ベルの割込み処理を行っていると判断される。このと
き、この割込みコントローラ１００は、割込み処理要求
レベルよりも下位のレベルの割込み処理が発生しても内
部状態は変化させず、アイドル状態（Ｓ２８）を保つ。

【００４５】次に、自分の割込み処理要求レベルよりも
上位レベルの割込み処理要求が発生すると（ステップＳ
２９）、上位割込みフラグＵＰＰＥＲを“１”に設定し
て、上位割込み処理中（Ｓ３０）となる。上位割込みフ
ラグＵＰＰＥＲが“０”から“１”に変化する際に、割
込みコントローラ１００は、ＡＢＴ−ＢＵＳ２０４に出
力されている上位レベルの値（アービトレーション終了
直後の値）を、上位レベルレジスタ１１３に保持する。
上位割込み処理中（Ｓ３０）において、さらに上位レベ
ルの割込みが発生しても（Ｓ３２）、その状態は変化し
ない。

【００４６】上位割込み処理中状態（Ｓ３０）におい
て、ある上位割込み処理が終了し、割込み終了コマンド
がＭＰＵから発行されると、割込みコントローラ１００
は、そのときのＡＢＴ−ＢＵＳ２０４の値（現在処理中
の割込みレベル）と上位レベルレジスタ１１３の値（Ｕ
ＰＰＥＲフラグが“０”から“１”になるときの割込み
レベル）とを比較し、それらが不一致であれば（ステッ
プＳ３２）そのままの状態（Ｓ３０）を保ち、逆にそれ
らが一致すれば（Ｓ３１）、その割込みコントローラ自
身がアイドル状態にあったときに発生した上位割込みが
終了したと判断し、ＵＰＰＥＲフラグを“０”にしてア
イドル状態（Ｓ２０）に戻る。

【００４７】一方、アイドル状態（Ｓ２０）において、
自割込みが発生し、且つアービトレーションに勝つと
（Ｓ２１）、ＥＸＥＣＵＴＥフラグを“１”として、自
割込み処理中状態（Ｓ２２）に移る。この自割込み処理
中に（Ｓ２２）、上位レベルのポートからの割込み処理
要求なしで自割込み処理が終了した場合は、ＭＰＵから
の割込み終了コマンドに応じて（Ｓ２３）、ＥＸＥＣＵ
ＴＥフラグを“０”に戻してアイドル状態（Ｓ２０）に
戻る。しかし、自割込み処理中（Ｓ２２）に上位レベル
からの割込み処理要求があると（Ｓ２４）、多重割込み
となり、その上位レベルのポートに割込み処理の権利を
奪われる。

【００４８】ここで、割込みコントローラ１００は、Ｕ
ＰＰＥＲフラグを“１”に設定して多重化（上位割込み
処理中）状態となる（Ｓ２５）。このとき、割込みコン
トローラ１００は、ＵＰＰＥＲフラグが“０”から
“１”に変化する際に、ＡＢＴ−ＢＵＳ２０４に出力さ
れている上位レベルの値（現在処理中の割込みレベルを
示すアービトレーション終了直後の値）を上位レベルレ
ジスタ１１３に保持する。この多重化状態において、さ
らに上位レベルの割込みが発生しても（Ｓ２７）、多重
化状態は変化しない（Ｓ２５）。

【００４９】一方、多重化状態において、ある上位の割
込み処理が終了し、割込み終了コマンドが発行される
と、そのときのＡＢＴ−ＢＵＳ２０４の値（現実行中の
割込みレベル）と上位レベルレジスタ１１３の値（ＵＰ
ＰＥＲフラグが０から１になったときの割込みレベル）
とを比較する。不一致であれば（Ｓ２７）、さらに上位
のレベルの割込み（Ｓ２７）が終了したものと判断し、
そのままの状態を保つ（Ｓ２５）。また、一致すれば
（Ｓ２６）、自割込み処理中に多重化をした割込み処理
（Ｓ２４）の終了と判断され、ＵＰＰＥＲフラグを
“０”にして、ＡＢＴ−ＢＵＳ２０４上に自己の優先順
位を出力し、中断されていた自割込み処理（Ｓ２２）を
再開する。再開された自割込みが終了して、割込み終了
コマンドがＭＰＵから発行されると（Ｓ２３）、割込み
コントローラ１００は、ＥＸＥＣＵＴＥフラグを“０”
にして、アイドル状態（Ｓ２０）に戻る。割込みが多重
化される場合の、割込みコントローラ１００の内部信号
の変化を図８に示す。図５に示す各状態を遷移すること
により、割込みコントローラ１００は、多重化割込み制
御と割込み終了コマンドの同報化処理とを実現してい
る。

【００５０】すでに説明したように、この割込みコント
ローラ１００を並列に８個接続し、８ポートの割込み制
御を可能としたものが図２に示される割込み制御アレイ
１２０であり、また４個の割込み制御アレイ１２０とＭ
ＰＵ１４０とを接続して割込み処理を可能とした情報処
理装置を構成した例を示したのが図３である。

【００５１】ここで、図３では、従来の割込みコントロ
ーラ５２０（図１０）と同様に、１つの割込み制御アレ
イ１２０（ＩＮＴＣ０）の割込みポートに３つの割込み
制御アレイ１２０（ＩＮＴＣ１〜ＩＮＴＣ３）がそれぞ
れぶら下がる形となっているが、各割込みポート（ＩＰ
００〜ＩＰ７７）の優先順位は、各割込みコントローラ
１００の割込みレベルレジスタに固有のレベルを与える
ことによって任意に定めることができるので、従来のよ
うに、マスタ・スレーブの関係にはなく、その物理的な
位置には制約されない。また、各割込み制御アレイ１２
０の接続の形態も図３の例に限定されるものではない。

【００５２】

【発明の効果】以上の説明から明らかなように、本発明
の割込み制御装置を用いることによって、フレキシブル
な割込み処理が可能となり、多様なアプリケーションに
対して効率よく対処することが可能となる。また、多重
化割込みの際の終了処理が単純化されるので、従来のよ
うにソフトウェアによる別処理が不要になり、割込み処
理要求に対する応答性が向上する。さらに、調停手段を
構成するアービトレーションバスのビット幅を拡張する
ことにより、割込みポートの数を容易に増やすことがで
きるという利点もある。この場合、アービトレーション
バスのビット幅をｘとすると、制御可能な割込みポート
の数は２のｘ乗個、設定可能な割込みレベルは２のｘ乗
−１レベルとなる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る割込みコントローラ
の構成図。

【図２】本実施形態の割込みコントローラを複数用いた
割込み制御アレイの構成図。

【図３】本実施形態の割込みコントローラを使用した情
報処理装置の構成図。

【図４】本実施形態の割込みコントローラによるアービ
トレーション処理の説明図。

【図５】本実施形態の割込みコントローラの内部状態の
変化を示した状態遷移図。

【図６】割込みの競合がない場合の割込みコントローラ
の動作説明図。

【図７】割込みの競合がある場合の割込みコントローラ
の動作説明図。

【図８】割込みの多重化がある場合の割込みコントロー
ラの動作説明図。

【図９】従来の割込みコントローラを示す構成図。

【図１０】従来の割込みコントローラを用いた情報処理
装置の構成図。

【図１１】従来の割込みコントローラの動作説明図。

【符号の説明】

１００ 割込みコントローラ １０２ 割込みアクノリッジ検出部 １０３ 割込みベクタレジスタ １０６ 優先順位（レベル）レジスタ １０８ ＡＢＴ−ＢＵＳトランシーバ １０９ ビット比較器 １１０ アービトレーション制御部 １１１ 上位レベル比較器 １１２ 上位割込み実行検出部 １１３ 上位レベルレジスタ １１４ 上位実行レベル比較器 １１５ 自割込みレベル比較器 １１６ 自割込み実行検出器

Claims (8)

【特許請求の範囲】
1. 【請求項１】 割込み処理要求に対する処理を実行する
   マイクロプロセッサと、 それぞれ前記割込み処理要求を受け付ける複数の割込み
   ポートの各々に随時変更可能な優先順位を付与する順位
   付与手段と、 前記複数の割込みポートからの割込み処理要求が競合し
   た場合に、競合した割込み処理要求を受け付けた割込み
   ポートに付与されている優先順位の情報を取得して調停
   を行い、調停期間中に最も高い優先順位が付与されてい
   る割込みポートからの割込み処理要求を優先的に前記マ
   イクロプロセッサへ送出する割込み制御手段と、 を有することを特徴とする情報処理装置。
2. 【請求項２】 前記割込み制御手段は、前記マイクロプ
   ロセッサによる割込み処理の実行中に、他の割込みポー
   トがより高い優先順位が付与された新たな割込み処理要
   求を多重に受け付けた場合、処理実行中の割込み処理要
   求の優先順位を所定のメモリ手段に一時的に記憶すると
   ともに新たな割込み処理要求を前記マイクロプロセッサ
   に送出し、この送出した割込み処理要求に対する処理が
   終了した時点での割込み処理要求の優先順位と前記一時
   的に記憶した優先順位とを比較して、両者が一致する場
   合に前記実行中の割込み処理に復帰させるように構成さ
   れていることを特徴とする請求項１記載の情報処理装
   置。
3. 【請求項３】 割込み処理要求に対する処理を実行する
   マイクロプロセッサと、 それぞれ１つ以上の割込みポート及びその割込みポート
   に付与された随時変更可能な優先順位を記憶したレジス
   タを有する複数の割込み制御装置と、 前記複数の割込み制御装置を接続して割込み処理要求を
   受け付けた割込みポートの優先順位に関する情報と前記
   マイクロプロセッサからの割込み処理終了の情報とを共
   用させるとともに、前記複数の割込み制御装置で受け付
   けた割込み処理要求が競合した場合に、競合した割付処
   理要求を受け付けた装置間でレジスタに記憶されている
   優先順位を比較して比較時点で最も優先順位の高い割込
   みポートを有する割込み制御装置に当該割付ポートで受
   け付けた割込み処理要求を前記マイクロプロセッサへ送
   出させる調停手段と、 を有することを特徴とする情報処理装置。
4. 【請求項４】 割込み処理要求に対する処理を実行する
   マイクロプロセッサに対する割込み制御を行う装置であ
   って、 それぞれ前記割込み処理要求を受け付ける複数の割込み
   ポートに付与された随時変更可能な優先順位を記憶する
   レジスタと、 複数の割込みポートで受け付けた割込み処理要求が競合
   したときに前記レジスタの記憶情報に基づいて各割込み
   処理要求の調停を行い、調停結果が肯定的となった割込
   み処理要求を優先的に前記マイクロプロセッサに送出す
   る割込み制御手段とを有することを特徴とする、マイク
   ロプロセッサの割込み制御装置。
5. 【請求項５】 前記割込み制御手段は、前記マイクロプ
   ロセッサによる割込み処理の実行中に、他の割込みポー
   トがより高い優先順位が付与された新たな割込み処理要
   求を多重に受け付けた場合、処理実行中の割込み処理要
   求の優先順位を所定のメモリ手段に一時的に記憶すると
   ともに新たな割込み処理要求を前記マイクロプロセッサ
   に送出し、この送出した割込み処理要求に対する処理が
   終了した時点での割込み処理要求の優先順位と前記一時
   的に記憶した優先順位とを比較して、両者が一致する場
   合に前記実行中の割込み処理に復帰させるように構成さ
   れていることを特徴とする請求項４記載の割込み制御装
   置。
6. 【請求項６】 割込み処理要求に対する処理を実行する
   マイクロプロセッサに対する割込み制御を行う装置であ
   って、 前記割込み処理要求を受け付ける割込みポートに付与さ
   れた随時変更可能な優先順位を記憶するレジスタと、 前記マイクロプロセッサを共用する他装置との間で前記
   優先順位に関する情報及び前記マイクロプロセッサから
   の割込み処理終了の情報の相互利用を可能にする伝達手
   段と、 自装置の割込みポートで受け付けた割込み処理要求が他
   装置の割込み処理要求と競合したときに前記伝達手段を
   通じて他装置の優先順位を取得し、前記レジスタに記憶
   されている優先順位が前記取得した優先順位より高いと
   きは、自装置で受け付けた割込み処理要求を前記マイク
   ロプロセッサに送出する調停手段とを有することを特徴
   とする、マイクロプロセッサの割込み制御装置。
7. 【請求項７】 前記調停手段は、前記割込み処理要求を
   発した装置がアイドル状態になったときに前記当該割込
   み処理要求の優先順位を他の優先順位と比較することを
   特徴とする請求項６記載の割込み制御装置。
8. 【請求項８】 前記調停手段は、前記レジスタに記憶さ
   れている優先順位が少なくとも前記他装置の優先順位と
   同位になるまで前記割込み処理要求の送出を自律的に休
   止することを特徴とする請求項６記載の割込み制御装
   置。