JP2009521036A

JP2009521036A - プログラム可能な優先値を用いた割込み制御器

Info

Publication number: JP2009521036A
Application number: JP2008546562A
Authority: JP
Inventors: ダニエル・カーショー; リチャード・ロイ・グリセンスウェイト; スチュアート・デイヴィッド・ビルス; デイヴィッド・ヘナー・マンセル
Original assignee: アーム・リミテッド
Priority date: 2005-12-21
Filing date: 2006-10-24
Publication date: 2009-05-28
Anticipated expiration: 2026-10-24
Also published as: TWI377475B; EP1963979A1; IL189206A0; GB0526007D0; GB2433794B; KR101222595B1; US7506091B2; JP5328366B2; MY143945A; GB2433794A; US20070143515A1; KR20080080654A; CN101331468B; IL189206A; WO2007071894A1; DE602006021472D1; EP1963979B1; TW200805072A; CN101331468A

Abstract

割込み制御器（２）には、受信された割込み信号Ｉ_０−Ｉ_９間の優先順位を決定するために用いられる優先値Ｐ０−Ｐ９を記憶する優先レジスタ（６）が設けられる。優先値アクセス回路（１０）は、アクセスを行うよう努める優先値マネージャ（１６、１８）に依存して記憶される優先値に複数のマッピングを提供する。この方法で、保証オペレーティング・システムのような第１優先値マネージャ（１８）には、最も高い優先値への排他的アクセスが与えられ得、非保証オペレーティング・システムのような第２優先値マネージャ（１６）には、一層低い優先順位のものである記憶された、かつ非保証オペレーティング・システムによって書込まれるか読取られる、優先値の範囲へのアクセスが与えられる。

Description

本発明は、データ処理システムの分野に関し、特に、データ処理システム内で用いるためのプログラム可能な割込み制御器に関する。

周辺装置からの割込み信号を受信して、割込み信号のいずれが関連の割込み駆動処理をトリガするために用いられるべきかを決定するためにこれらの信号間でアービトレートするよう働く割込み制御器を提供することが知られている。アービトレーションは、同時刻に発生する割込み間で必要とされ得るか、及び／または、１つの割込みが、先の割込みに応答してすでに行われている処理に取って代わる（ｐｒｅ−ｅｍｐｔ）のを許容するために用いられる。プログラミングされ得る優先値は、生じている割込み信号間の優先付けを管理するために、異なった割込みと関連される。

割込み制御器内で異なった割込みと関連した優先値をプログラムするためにオペレーティング・システムを用いることが知られている。このことは、異なった割込みと関連した優先付けにおいて柔軟性を提供する。高い優先順位のイベントに関連した割込み信号が高い優先値を与えられるであろうように、オペレーティング・システムが優先値を制御することが普通であろう。従って、それは、一層低い優先順位の同時割込みに渡って好ましいであろうし、もしくは、一層低い優先順位の割込みと関連した現在ある処理に取って代わる（ｐｒｅ−ｅｍｐｔ）ことができるであろう。

全体としてのシステムに、そして特に割込みハンドラに、追加の能力が追加されるときに問題が生じる。システムは機能性及び複雑さにおいて発展するので、割込み制御器に追加の機能性を提供することが望ましい。しかしながら、さらに支援することができることが望ましいレガシ・コード・ベース（ａｌｅｇａｃｙｃｏｄｅｂａｓｅ）がある。早期の割込み制御器と共に発展したソフトウェア及びシステムは、一層進歩しかつ一層能力のある割込み制御器を用いることがさらにできるべきであり、すなわち、上位互換（ｂａｃｋｗａｒｄｓｃｏｍｐａｔｉｂｉｌｉｔｙ）が猛烈に望ましい。

一態様から鑑みて、本発明は、割込み制御器であって、
複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を記憶するよう各々が動作可能な複数の優先レジスタと、
前記複数の優先レジスタ内に記憶された優先値にアクセスを提供するよう動作可能な優先レジスタ・アクセス回路と、
前記複数の優先レジスタに記憶されたそれぞれの優先値に依存して複数の割込み信号間で優先付けするよう複数の割込み信号がアサートされるときに動作可能な優先回路と、
を備え、前記優先レジスタ・アクセス回路は、第１優先値マネージャから受信されたアクセス・リクエストに応答して、前記第１優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第１マッピングを適用し、
前記優先レジスタ・アクセス回路は、第２優先値マネージャから受信されたアクセス・リクエストに応答して、前記第２優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている割込み制御器を提供する。

本技術は、割込み制御器に、１つ以上の割込み信号と関連した優先値を記憶する優先レジスタの一体化された組が提供され得るということを認識する。これらの優先値は、規則正しくかつ予測可能な割込み動作を提供するために優先回路を用いて割込み信号間でアービトレートするよう用いられ得る。優先レジスタ・アクセス回路は、そこに記憶された優先値を管理するための責任を有するシステムから優先レジスタに対して読取り及び書込みの双方のためのアクセスを許容するよう設けられる。本技術は、優先レジスタ・アクセス回路が、優先レジスタ内に記憶された優先値と、これら優先値にアクセスしようと努める優先値マネージャとの間で少なくとも２つのマッピングを提供するということを提供する。従って、例えば、レガシ（legacy）・オペレーティング・システムには、レガシ構成に従ったその優先値へのマッピングが提供され得る。新しいオペレーティング・システムには、次に、同じ優先値に対する、もしくは異なった組の優先値に対する異なったマッピングが提供され得、その方法で、割込み制御器が、一体化された方法におけるいずれかの優先値マネージャによって設定された優先値に基づいて生じた割込みを優先付けするのを可能とし、かつ、それぞれのマネージャからのそれらの優先値に渡って別の制御を許容するのを可能とする。

優先値マネージャは、種々の形態を取ることができ、例えば、優先レジスタをセット・アップするために用いられる特定目的のハードウェアで履行され得るということが理解されるであろう。しかしながら、本技術は、第１優先値マネージャが第１オペレーティング・システムの部分であり、第２優先値マネージャが第２オペレーティング・システムの部分であるという実施形態に特に良く適している。

この文脈においては、本技術は、第１優先値マネージャが、保証データへのアクセスを有する保証ドメイン内で動作し、第２優先値マネージャが、保証データへのアクセスを有さない非保証ドメイン内で動作するとき、特に有用である。優先値アクセス回路によって提供される異なったマッピングは、保証オペレーティング・システムが、該保証オペレーティング・システムによってのみ制御されるレベルに保証感知割込みと関連したその優先値を設定するのを可能とし、それにより、システムの保証は、第２非保証オペレーティング・システムを用いて為されている不適切な優先値設定によって傷つけられることができない。

異なった優先値マネージャの能力の分割は、種々の異なった方法で配列されることができる。第１優先値マネージャ及び第２優先値マネージャは、個々にまたは双方とも、それらが設定し得る優先値の範囲内で排他的な値を有し得る。例として、保証オペレーティング・システムは、最も高い優先レベルの優先値を設定することができるための排他的能力を有し得る。この方法で、保証周辺機器を管理する保証オペレーティング・システムは、非保証周辺機器を管理する非保証オペレーティング・システムが、該非保証周辺機器と関連した優先値を、それが先取りする（pre-empts）もしくはそうでなければ保証周辺機器の動作を妨げる値に設定することができないであろうということを確実にすることができる。

幾つかの状況においては、第１及び第２優先値マネージャによって設定され得る優先値範囲が少なくともある程度で重複するということも望ましいかもしれない。例として、保証オペレーティング・システムは、特に保証感知でない周辺機器と関連した優先値を管理しているかもしれず、そして、非保証オペレーティング・システムが保証オペレーティング・システムによって管理されている非保証感知周辺機器よりも高いようにその周辺機器の１つと関連した優先値を設定することができる場合には、システムの能力の全体的な使用を一層良くするであろう。提供され得る優先値の重複範囲は、非保証オペレーティング・システムが、その非保証感知機器に対して保証オペレーティング・システムによって設定され得る優先値よりも高いであろう、それに利用可能な最も高い優先値の１つを使用するのを可能とする。

１つの極端において、第１優先値マネージャは、優先値を、それがそう望むならば、第２の優先値マネージャによって設定され得るそれらの内のいずれかに設定することができるかもしれない。

上述のことは、第１及び第２優先値マネージャについて説明してきた。本技術は、単に２つの優先値マネージャを設けることに制限されるものではなく、複数の優先値マネージャを包含するよう拡張され得、その内の少なくとも幾つかは、それらが優先値レジスタに記憶された優先値にアクセスするよう優先値アクセス回路によって提供される異なったマッピングを有する。

用いられるマッピングは、広範な種々の異なった形態を取ることができる。特に好適な例として、マッピングの一方は直接的（ダイレクト）で有り得、他のマッピングは、書込むときに一方のセンス（方向）において１つ以上のビット位置によるシフトを適用し、読取るときに、反対のセンス（方向）においてシフトを適用する。このことは、優先値の範囲を、マネージャの１つだけによってアクセス可能にする効率的かつ効果的な方法である。

簡単かつ好適な例は、非保証環境から優先値を書込む際に右シフトし、かつ、最も低い優先値が最も高い優先レベルに対応する状況において“１”の値をその最上位ビット位置にシフト・インすることである。この方法で書込む際に最上位ビット位置に“１”をシフト・インすることは、非保証システムが、保証システムに保存される優先値範囲の下半分にアクセスすることができないということを確実にする。このような優先レジスタから読取る際に、非保証オペレーティング・システムは、１ビット位置だけ左シフトされるそのアクセスを有し、それにより、それは、最下位ビット位置に書込まれているゼロに従属するそれが書込んだ値を読取る。

幾つかの他の状況においては望ましいかもしれない代替的な実施形態として、マッピングは、第１優先値マネージャによってアクセスされた優先値に対して数値的オフセットを提供し得、該オフセットは、書込み時に加算されるかまたは減算されるかのいずれかが行われ、相補的な動作が読取り時に行われる。

第１優先値マネージャは、さらに、第２優先値マネージャのために優先値を管理することができ得る。第１優先値マネージャは、レガシ・オペレーティング・システムのためにまたは全体として非保証ドメインのために優先値管理を効果的に引き継ぐことができる一層進歩したオペレーティング・システムであって良い。

前述したように、優先値は、生じている割込みが先に生じた割込みに応答して行われている処理を先取り（プリエンプト）するか否かを制御するために用いられ得る。優先値のビットの部分集合（サブセット）だけが、先取り（プリエンプション）が許容されるか否かに関するこのような決定を行う際に用いられるのが望ましい。先取り（プリエンプション）を決定するビット及び先取り（プリエンプション）を決定しないビットに優先値をこのように分割することは、優先値内の小数点位置に、先取り（プリエンプション）に影響を与えない小数点以下のビットを提供するものとして類推によって想到され得る。このような技術が用いられるとき、先取り（プリエンプション）に影響を与えるビットの選択を制御するプログラム可能な値は、望ましくは、また、支援するレガシ・システムに適切な見解の一貫性（the consistency of view）を提供するためにそれがアクセスを受ける場所に依存して第１及び第２マッピングに従属すべきである。

もう１つの態様から鑑みて、本発明は、割込み制御器であって、
複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を各々が記憶するための複数の優先レジスタ手段と、
前記複数の優先レジスタ内に記憶された優先値にアクセスを提供するための優先レジスタ・アクセス手段と、
複数の割込み信号がアサートされるとき前記複数の優先レジスタ手段に記憶されたそれぞれの優先値に依存して前記複数の割込み信号間で優先付けするための優先手段と、
を備え、前記優先レジスタ・アクセス手段は、第１優先値マネージャ手段から受信されたアクセス・リクエストに応答して、前記第１優先値マネージャ手段によってアクセスされた優先値と、前記複数の優先レジスタ手段に記憶された優先値との間で第１マッピングを適用し、
前記優先レジスタ・アクセス手段は、第２優先値マネージャ手段から受信されたアクセス・リクエストに応答して、前記第２優先値マネージャ手段によってアクセスされた優先値と、前記複数の優先レジスタ手段に記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている割込み制御器を提供する。

更にもう１つの態様から鑑みて、本発明は、割込みを制御する方法であって、
複数の優先レジスタのそれぞれの１つ内に複数の割込み信号の１つ以上の割込み信号と関連した優先値を記憶することと、
複数の割込み信号がアサートされたとき、前記複数の優先レジスタに記憶されたそれぞれの優先値に依存して前記複数の割込み信号間で優先付けすることと、
を備え、第１優先値マネージャから受信されたアクセス・リクエストに応答して、前記第１優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第１マッピングを適用し、
第２優先値マネージャから受信されたアクセス・リクエストに応答して、前記第２優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている、割込みを制御する方法を提供する。

更なる態様から鑑みて、本発明は、複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を記憶するよう各々が動作可能な複数の優先レジスタを有する割込み制御器を含むデータ処理装置を制御するための１つ以上のコンピュータ・プログラムを記憶するコンピュータ・プログラム・プロダクトであって、
前記１つ以上のコンピュータ・プログラムは、
第１優先値マネージャによってアクセスされる優先値と、前記複数の優先レジスタ内に記憶された優先値との間で第１マッピングを用いる前記複数の優先レジスタに記憶された前記優先値をアクセスするよう動作可能な第１優先値マネージャと、
第２優先値マネージャによってアクセスされる優先値と、前記複数の優先レジスタ内に記憶された優先値との間で第２マッピングを用いる前記複数の優先レジスタに記憶された前記優先値をアクセスするよう動作可能な第２優先値マネージャと、
を含み、前記第２マッピングは、前記第１マッピングとは異なっているコンピュータ・プログラム・プロダクトを提供する。

コンピュータ・プログラム・プロダクトは、複数の優先値マネージャを組み込むシステムの全プログラミングに関して考慮され得、複数の優先値マネージャの各々は、それら自身によってアクセスされかつ優先レジスタに記憶される優先値間のそれらのそれぞれのマッピングを用いる。

さて、添付図面を参照して例示的な目的だけのために本発明の実施形態を説明する。

図１は、優先回路（prioritising circuit）４に１０個の割込み信号Ｉ_０−Ｉ_９を受信し、それに応答してプロセッサ・コアに通される低速割込み信号ｉｒｑ及び高速割込み信号ｆｉｑを生成する割込み制御器２を示す。対応の優先レジスタ６内に記憶される優先値は、優先回路４に供給され、それが、受信される異なった割込みＩ_０−Ｉ_９間でアービトレート(arbitrate)するのを許容する。この例においては、専用の優先レジスタ値を有する専用の優先レジスタは、各々別々の割込みと関連する。しかしながら、単一の優先値が複数の割込み信号に、または提供される幾つかの他のマッピングにマッピングされ得ることが可能である。小数点位置レジスタ８（実際はバイナリ点）はプログラミング可能であり、割込み間の先取り（pre-emption）を制御するために用いられる優先値内で部分集合のビットを選択するよう働く。優先値アクセス回路１０は、優先レジスタ６及び小数点位置レジスタ８に読取りアクセス及び書込みアクセスを与えるために提供される。この優先値アクセス回路１０は、保証オペレーティング・システム１８及び非保証オペレーティング・システム１６によってそれぞれ用いるための保証マッピング・ハードウェア１２及び非保証マッピング・ハードウェア１４を含む。これらのオペレーティング・システム１６、１８は、これらのオペレーティング・システム１６、１８を用いて実行するそれぞれのアプリケーション・プログラム２０、２２を有する。保証オペレーティング・システム１８は、非保証オペレーティング・システム１６及び非保証アプリケーション２０にアクセス可能でない保証メモリ２４へのアクセスを有する。保証ドメイン信号２６は、優先値アクセス回路１０に入力され、システムが全体として動作している現在保証ドメインを示し、従って、優先値アクセス回路１０を通して向けられるアクセスのために用いられるよう、保証マッピング回路１２または非保証マッピング回路１４のいずれかを選択する。保証ドメイン信号は、また、アドレス信号ラインまたはアドレス解読領域によって置き換えられ得る（またはそれらから発生され得る）。

図２は、優先値アクセス回路１０の第１の例を図式的に示す。この例においては、第１マッピングはダイレクト（直接的）であり、第２マッピングは、書込み時に右シフトを適用して、書込まれた優先値において最上位ビットが１にセットされ、読取り時に左シフトを適用して、読取られた優先値において最下位ビットが０にセットされる。一層詳細には、マルチプレクサ２８、３８が、第１マッピングまたは第２マッピングのいずれかを選択するために、保証ドメイン信号２６によって制御される。第２マッピングは、シフタ回路３２を通して生じる。優先値アクセス回路１０の外側からマルチプレクサ２８への入力は、非保証オペレーティング・システム１６及び／または保証オペレーティング・システム１８によって形成された優先値マネージャからのものである。優先レジスタ６は、第２マルチプレクサ３０に結合される。

小数点位置レジスタ８は、領域０−７におけるバイナリ点位置を特定する３ビット値を保持し、ここに、バイナリ点は、８ビットの優先値内にある。優先値それら自体と比較される異なったマッピングが必要とされる。ハードウェア増分器が、非保証ソフトウェアでレジスタ８からの値を読取るときにバイナリ点を左に移動させるために用いられ得る。この方法で、保証ソフトウェアは、実際のバイナリ点レジスタ値を見、そして非保証ソフトウェアは、１だけ増分されたバイナリ点値を見る（ここに、バイナリ点値を減少することは右にシフトする）。変更されたバイナリ点値は、０及び７において飽和する。

図３は、複数の値のアクセス回路１０の第２の例を示す。この場合には、マルチプレクサ３４、３６は、保証ドメイン信号２６によって選択的に切換わり、ダイレクトである第１マッピングを適用するか、または優先レジスタ６に書込む際に優先値にオフセットを加算しかつ優先値レジスタ６から読取る際に優先値からオフセットを減算する第２マッピングを適用するかする。読取り／書込み信号によって切換えられるマルチプレクサ３８、４０は、優先値が通過する際に選択的にオフセット値を加算するかまたはオフセット値を減算するかのいずれかを行うために優先値経路に加算器回路４２または減算回路４４を置く。

図４は、優先レジスタ６に記憶された優先値の３つの例Ａ、Ｂ及びＣを図式的に示す。これらの例においては、優先値は、８ビット値であり、最も低い優先値は、最も高い優先レベルに対応する。例Ａにおいては、すべての優先値は、保証オペレーティング・システム１８によってアクセス可能でありかつ設定可能である。逆に、１２８から２５５まで延びる優先値だけが、非保証オペレーティング・システム１６によってアクセス可能でありかつ設定可能である。この例は、おおざっぱに、図２に関連して説明した右／左シフトに対応する。

例Ｂは、優先値０から１２７が保証オペレーティング・システム１８を介して排他的にアクセス可能であり、一方、優先値１２８から２５５が非保証オペレーティング・システム１６によって設定可能である状況を示している。この例は、図３の数値オフセットを適用することによって、または他の方法で達成され得る。

例Ｃは、保証オペレーティング・システム１８及び非保証オペレーティング・システム１６の双方によって設定可能である優先値の重複（オーバーラップ）があるものである。双方のオペレーティング・システム１８、１６は、また、示された優先値のそれら自体の領域に排他的なアクセスをも有する。図３のオフセット・マッピングは、この結果を提供するために用いられ得る。

第１優先値マネージャ及び第２優先値マネージャによってアクセスされる優先値を記憶する割込み制御器を図式的に示す図である。優先値アクセス回路の第１の例を図式的に示す図である。優先値アクセス回路の第２の例を図式的に示す図である。それぞれの優先値マネージャによって設定され得る優先値間の種々の可能な関係を図式的に示す図である。

符号の説明

２割込み制御器
４優先回路
６優先レジスタ
８小数点位置レジスタ
１０優先値アクセス回路
１２保証マッピング・ハードウェア
１４非保証マッピング・ハードウェア
１６非保証オペレーティング・システム
１８保証オペレーティング・システム
２０非保証アプリケーション
２２保証アプリケーション
２４保証メモリ
２８、３０マルチプレクサ
３２シフタ
３４、３６マルチプレクサ
３８、４０マルチプレクサ
４２加算器回路
４４減算回路

Claims

割込み制御器であって、
複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を記憶するよう各々が動作可能な複数の優先レジスタと、
前記複数の優先レジスタ内に記憶された優先値にアクセスを提供するよう動作可能な優先レジスタ・アクセス回路と、
前記複数の優先レジスタに記憶されたそれぞれの優先値に依存して複数の割込み信号間で優先付けするよう複数の割込み信号がアサートされるときに動作可能な優先回路と、
を備え、前記優先レジスタ・アクセス回路は、第１優先値マネージャから受信されたアクセス・リクエストに応答して、前記第１優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第１マッピングを適用し、
前記優先レジスタ・アクセス回路は、第２優先値マネージャから受信されたアクセス・リクエストに応答して、前記第２優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている割込み制御器。
前記第１優先値マネージャは、第１オペレーティング・システムの部分である請求項１に記載の割込み制御器。
前記第２優先値マネージャは、第２オペレーティング・システムの部分である請求項１及び２のいずれか１項に記載の割込み制御器。
前記第１優先値マネージャは、保証データへのアクセスを有する保証ドメイン内で動作し、前記第２優先値マネージャは、前記保証データへのアクセスを有さない非保証ドメイン内で動作する請求項１、２及び３のいずれか１項に記載の割込み制御器。
前記第１マッピングは、前記第１優先値マネージャが、前記優先レジスタによって記憶された前記優先値を、前記第２マッピングを用いた前記第２優先値マネージャによって設定されることができない１つ以上の第１マッピング排他値に設定することができるようなものである請求項１乃至４のいずれか１項に記載の割込み制御器。
前記第２マッピングは、前記第２優先値マネージャが、前記優先レジスタによって記憶された前記優先値を、前記第１マッピングを用いた前記第１優先値マネージャによって設定されることができない１つ以上の第２マッピング排他値に設定することができるようなものである請求項１乃至５のいずれか１項に記載の割込み制御器。
前記第２マッピングは、前記第２優先値マネージャが、前記優先レジスタによって記憶された前記優先値を、前記第１マッピングを用いた前記第１優先値マネージャによっても設定されることができる１つ以上の第２マッピング非排他値に設定することができるようなものである請求項６に記載の割込み制御器。
前記第２マッピングは、前記第２優先値マネージャが、前記優先レジスタによって記憶された前記優先値を、前記第１マッピングを用いた前記第１優先値マネージャによってもすべて設定されることができる値に設定することができるようなものである請求項１乃至５のいずれか１項に記載の割込み制御器。
前記第１マッピング排他値は、前記第２優先値マネージャによって設定され得る任意の優先値よりも高い優先順位を有する請求項５に記載の割込み制御器。
前記第１マッピングは、前記優先レジスタによって記憶されたビット値を、前記第１優先値マネージャによってアクセスされたビット値に直接マッピングする請求項１乃至９のいずれか１項に記載の割込み制御器。
前記第２マッピングは、前記優先レジスタによって記憶されたビット値を、前記第１優先値マネージャによってアクセスされたビット値内のシフトされたビット位置にマッピングする請求項１乃至１０のいずれか１項に記載の割込み制御器。
前記第２優先値マネージャが優先レジスタに書込んでいるときに、前記優先レジスタ・アクセス回路は、前記優先値が優先レジスタに記憶される前に前記優先値を右シフトするよう前記第２マッピングを適用する請求項１１に記載の割込み制御器。
前記右シフトは、１ビット位置だけである請求項１２に記載の割込み制御器。
前記優先レジスタに記憶された前記優先値の最上位ビットは１に設定される請求項１３に記載の割込み制御器。
前記第２優先値マネージャが優先レジスタから読取っているとき、前記優先レジスタ・アクセス回路は、前記優先値が優先レジスタに記憶される前に前記優先値を左シフトするよう前記第２マッピングを適用する請求項１１に記載の割込み制御器。
前記左シフトは、１ビット位置だけである請求項１５に記載の割込み制御器。
前記優先レジスタに記憶された前記優先値の最下位ビットは０に設定される請求項１６に記載の割込み制御器。
前記第２マッピングは、前記第１優先値マネージャによってアクセスされた優先値をオフセットするよう前記優先レジスタによって記憶された優先値をマッピングする請求項１乃至１０のいずれか１項に記載の割込み制御器。
前記第２優先値マネージャが優先レジスタに書込んでいるときに、前記優先レジスタ・アクセス回路は、前記優先値が優先レジスタに記憶される前に前記優先値にオフセット値を加えるよう前記第２マッピングを適用する請求項１８に記載の割込み制御器。
前記第２優先値マネージャが優先レジスタから読取っているとき、前記優先レジスタ・アクセス回路は、前記優先値が優先レジスタに記憶される前に前記優先値からオフセット値を減算するよう前記第２マッピングを適用する請求項１８に記載の割込み制御器。
前記第１優先値マネージャは、前記第２優先値マネージャのために優先値を管理する請求項１乃至２０のいずれか１項に記載の割込み制御器。
第１優先値と関連した第１割込み信号と関連した処理が行われており、かつ第２優先値と関連した第２割込み信号がアサートされているとき、前記第２優先値が前記第１優先値よりも高い優先順位に対応するならば、次に、前記優先回路は、前記第１割込み信号と関連した前記処理の割込み及び前記第２割込み信号と関連した処理の開始をトリガするよう動作可能である請求項１乃至２１のいずれか１項に記載の割込み制御器。
プログラム可能な値は、前記第１優先値及び前記第２優先値のビットの組を制御して選択して、前記第２優先値が一層高い優先順位に対応するか否かを決定するために比較し、前記プログラム可能な値、前記ビットの組も前記第１マッピング及び前記第２マッピングに従属する請求項２２に記載の割込み制御器。
割込み制御器であって、
複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を各々が記憶するための複数の優先レジスタ手段と、
前記複数の優先レジスタ内に記憶された優先値にアクセスを提供するための優先レジスタ・アクセス手段と、
複数の割込み信号がアサートされるとき前記複数の優先レジスタ手段に記憶されたそれぞれの優先値に依存して前記複数の割込み信号間で優先付けするための優先手段と、
を備え、前記優先レジスタ・アクセス手段は、第１優先値マネージャ手段から受信されたアクセス・リクエストに応答して、前記第１優先値マネージャ手段によってアクセスされた優先値と、前記複数の優先レジスタ手段に記憶された優先値との間で第１マッピングを適用し、
前記優先レジスタ・アクセス手段は、第２優先値マネージャ手段から受信されたアクセス・リクエストに応答して、前記第２優先値マネージャ手段によってアクセスされた優先値と、前記複数の優先レジスタ手段に記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている割込み制御器。
割込みを制御する方法であって、
複数の優先レジスタのそれぞれの１つ内に複数の割込み信号の１つ以上の割込み信号と関連した優先値を記憶することと、
複数の割込み信号がアサートされたとき、前記複数の優先レジスタに記憶されたそれぞれの優先値に依存して前記複数の割込み信号間で優先付けすることと、
を備え、第１優先値マネージャから受信されたアクセス・リクエストに応答して、前記第１優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第１マッピングを適用し、
第２優先値マネージャから受信されたアクセス・リクエストに応答して、前記第２優先値マネージャによってアクセスされた優先値と、前記複数の優先レジスタに記憶された優先値との間で第２マッピングを適用し、前記第２マッピングは、前記第１マッピングとは異なっている、割込みを制御する方法。
複数の割込み信号のうちの１つ以上の割込み信号と関連した優先値を記憶するよう各々が動作可能な複数の優先レジスタを有する割込み制御器を含むデータ処理装置を制御するための１つ以上のコンピュータ・プログラムを記憶するコンピュータ・プログラム・プロダクトであって、
前記１つ以上のコンピュータ・プログラムは、
第１優先値マネージャによってアクセスされる優先値と、前記複数の優先レジスタ内に記憶された優先値との間で第１マッピングを用いる前記複数の優先レジスタに記憶された前記優先値をアクセスするよう動作可能な第１優先値マネージャと、
第２優先値マネージャによってアクセスされる優先値と、前記複数の優先レジスタ内に記憶された優先値との間で第２マッピングを用いる前記複数の優先レジスタに記憶された前記優先値をアクセスするよう動作可能な第２優先値マネージャと、
を含み、前記第２マッピングは、前記第１マッピングとは異なっているコンピュータ・プログラム・プロダクト。
前記第１優先値マネージャは、第１オペレーティング・システムの部分である請求項２６に記載のコンピュータ・プログラム・プロダクト。
前記第２優先値マネージャは、第２オペレーティング・システムの部分である請求項２６及び２７のいずれか１項に記載のコンピュータ・プログラム・プロダクト。
前記第１優先値マネージャは、保証データへのアクセスを有する保証ドメイン内で動作し、前記第２優先値マネージャは、前記保証データへのアクセスを有さない非保証ドメイン内で動作する請求項２６、２７及び２８のいずれか１項に記載のコンピュータ・プログラム・プロダクト。