JP2010122787A - 半導体集積回路及びレジスタアドレス制御装置 - Google Patents

半導体集積回路及びレジスタアドレス制御装置 Download PDF

Info

Publication number
JP2010122787A
JP2010122787A JP2008294310A JP2008294310A JP2010122787A JP 2010122787 A JP2010122787 A JP 2010122787A JP 2008294310 A JP2008294310 A JP 2008294310A JP 2008294310 A JP2008294310 A JP 2008294310A JP 2010122787 A JP2010122787 A JP 2010122787A
Authority
JP
Japan
Prior art keywords
register
address
integrated circuit
semiconductor integrated
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008294310A
Other languages
English (en)
Inventor
Yusuke Adachi
雄介 足立
Eiji Nagata
栄治 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008294310A priority Critical patent/JP2010122787A/ja
Priority to PCT/JP2009/005614 priority patent/WO2010058525A1/ja
Publication of JP2010122787A publication Critical patent/JP2010122787A/ja
Priority to US13/110,664 priority patent/US20110219219A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

【課題】既存の半導体集積回路に対して機能の追加や修正がある場合でも、当該既存の半導体集積回路で作成したソフトウェアを使用可能、かつ、ＣＰＵの性能を向上可能な半導体集積回路及びレジスタアドレス制御装置を提供すること。
【解決手段】半導体集積回路１１０は、モード１からモードＮ（１２０、１３０、１４０）に対応して、アドレスビットの割り当てを組み換えたレジスタマップ１〜レジスタマップＮ（１２１、１３１、１４１）を有する。各レジスタマップは、対応するモードによって選択することができ、モードを切替えることで、いずれかのレジスタマップが使用可能となる。
【選択図】図１

Description

本発明は、ＣＰＵがその周辺回路のレジスタにアクセスするための半導体集積回路及びレジスタアドレス制御装置に関する。
通常、ＣＰＵによって制御される周辺回路には、アドレス信号、データ信号及び制御信号等の信号がバスを介してＣＰＵから送られる。周辺回路は、これらの信号が示す情報を記憶するレジスタを備え、レジスタに記録された情報に基づいて動作する。レジスタにはアドレス信号によって管理されるアドレスが割り当てられており、メモリと同様に管理される。
特許文献１には、ＣＰＵからのアドレス信号に応じてチップセレクト信号を出力し、所定のメモリチップを有効化する半導体集積回路であって、複数のレジスタに記憶されているアドレスとＣＰＵから送られたアドレスとを比較し、比較した結果の有効又は無効の制御を行い、比較結果及び有効又は無効の制御結果に応じてチップセレクト信号を生成することにより、メモリチップが割り当てられるアドレス空間を任意に選択可能な半導体集積回路が開示されている。
半導体集積回路を新たに設計する場合は、全ての回路を新規に設計することなく、既存の半導体集積回路を流用して設計することが多い。その際、周辺回路も同様に流用されるが、機能の追加や修正等があると、周辺回路が備えるレジスタに対して、流用元である既存の半導体集積回路と同じアドレスが割り当てられない場合がある。その結果、既存の半導体集積回路で作成したソフトウェアを新たに設計した半導体集積回路で使用できない。
また、例えば８ビット幅のレジスタの１ビット毎に異なる制御機能が割り当てられた場合、単一のアドレスで指定されるレジスタの各ビットに対しては、変更や更新等の操作が同時に行われる。したがって、任意の１ビットのみを操作するには、レジスタの値を一旦読み出し、その値に対して制御したいビットのみに変更を加えた値をレジスタに書き込むことが必要になる。
しかし、マルチタスクやマルチプロセッサによって制御されるシステムにおいては、１つのタスクにおけるレジスタ値の読み出しと書き込みのアクセスが必ず連続となる保証がない。このため、セマフォ等のソフトウェアによる資源管理の手段を用いてアクセスの排他性を確保しなければならない。その結果、ＣＰＵの処理性能が犠牲になり、ソフトウェア設計が複雑になる。
特開平６−２８２４３号公報
本発明の目的は、既存の半導体集積回路に対して機能の追加や修正がある場合でも、当該既存の半導体集積回路で作成したソフトウェアを使用可能、かつ、ＣＰＵの性能を向上可能な半導体集積回路及びレジスタアドレス制御装置を提供することである。
本発明は、ＣＰＵがアクセスするレジスタと当該レジスタを指定するアドレスとを対応付けるレジスタマップを備え、前記レジスタマップは、複数のモードのそれぞれに対応して、アドレスビットの割り当てを組み替えた複数のレジスタマップを含み、モードに応じて前記複数のレジスタマップから選択される半導体集積回路を提供する。
上記半導体集積回路では、前記複数のレジスタマップは、それぞれ異なるアドレス空間に配置され、前記複数のレジスタマップが同時に使用される。
上記半導体集積回路では、前記複数のモードのそれぞれにアドレス情報とビット情報の初期値が設定され、各モードの初期値に基づいてレジスタマップを切り替える。
本発明は、アドレス情報が設定されるレジスタと、前記レジスタに前記アドレス情報を設定するアドレス情報設定部と、を備えるレジスタアドレス制御装置を提供する。
上記レジスタアドレス制御装置は、前記レジスタに前記アドレス情報の先頭アドレスを設定する先頭アドレス設定部を備える。
上記レジスタアドレス制御装置は、前記レジスタを複数備え、前記アドレス情報設定部により設定された第１のレジスタのアドレスが、他のレジスタに設定されたアドレスと重複するか否かの判定を示す第１の状態レジスタを備える。
上記レジスタアドレス制御装置は、前記先頭アドレス設定部により設定された第１のレジスタの先頭アドレスが、他のレジスタに設定されたアドレスと重複するか否かの判定を示す第２の状態レジスタを備える。
本発明は、アドレス情報及びビット情報が設定されるレジスタと、前記レジスタに前記アドレス情報及び前記ビット情報を設定するアドレスビット情報設定部と、を備えるレジスタアドレス制御装置を提供する。
上記レジスタアドレス制御装置では、前記アドレスビット情報設定部は、前記ビット情報を一意に設定する。
上記レジスタアドレス制御装置は、前記レジスタへの書き込みアクセスを禁止するロック制御部を備える。
本発明によれば、既存の半導体集積回路に対して機能の追加や修正がある場合でも、当該既存の半導体集積回路で作成したソフトウェアを使用可能、かつ、ＣＰＵの性能を向上可能な半導体集積回路及びレジスタアドレス制御装置を提供できる。
以下、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態の半導体集積回路を示す概略図である。図１に示すように、第１の実施形態の半導体集積回路１１０は、モード１〜Ｎ（１２０、１３０、１４０）に対してレジスタとレジスタを指定するアドレスとの対応を決めるため、アドレスビットの割り当てを組み換えたレジスタマップ１〜Ｎ（１２１、１３１、１４１）を有する。レジスタマップ１〜Ｎ（１２１、１３１、１４１）は、対応するモード（１２０、１３０、１４０）に応じてそれぞれ選択される。
本実施形態の半導体集積回路１１０は、例えば、レジスタマップ１（１２１）が既存の半導体集積回路と同じレジスタマップであり、レジスタマップ２（１３１）が既存の半導体集積回路に機能の追加や修正を行ったレジスタマップである。したがって、モード１（１２０）に設定された場合には、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアをそのまま使用することができる。また、特定の機能を使用するためのレジスタにアクセスできないレジスタマップをレジスタマップＮ（１４１）とした場合、メタルヒューズ等を用いて半導体集積回路１１０のモードをモードＮ（１４０）に固定することで、特定の機能に限定した半導体集積回路を生成することができる。
なお、複数のモードのそれぞれアドレス情報とビット情報の初期値を設定し、複数のレジスタマップを、各モードの初期値に基づいて切り替えても良い。
本実施形態の半導体集積回路１１０によれば、既存の半導体集積回路で作成したソフトウェアがそのまま使用されたレジスタマップ又は機能の追加や修正を行ったレジスタマップを、モードに応じて選択することができる。したがって、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアをそのまま使用することができる。
（第２の実施形態）
図２は、第２の実施形態の半導体集積回路を示す概略図である。図２に示すように、第２の実施形態の半導体集積回路２１０は、それぞれ異なるアドレス空間に配置されたレジスタマップ１〜Ｎ（２２１、２３１、２４１）を有する。レジスタマップ１〜Ｎ（２２１、２３１、２４１）を異なるアドレス空間に配置することにより、複数のレジスタマップを同時に使用することができる。
本実施形態の半導体集積回路２１０は、例えば、レジスタマップ１（２２１）が既存の半導体集積回路と同じレジスタマップであり、レジスタマップ２（２３１）が既存の半導体集積回路に機能の追加や修正を行ったレジスタマップである。したがって、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアをそのまま使用することができる。また、既存の半導体集積回路と同じレジスタマップ１（２２１）及び機能の追加や修正を行ったレジスタマップ２（２３１）を同時に使用することができる。このため、既存の半導体集積回路で作成したソフトウェアに追加又は修正を加えることによって、追加機能や修正機能を含むソフトウェアの設計が可能となる。
本実施形態の半導体集積回路２１０によれば、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路にそのまま流用することができる。さらに、追加機能や修正機能を含むソフトウェアの設計が可能となる。
（第３の実施形態）
図３は、第３の実施形態のレジスタアドレス制御装置を示す概略図である。図３に示すように、第３の実施形態のレジスタアドレス制御装置は、レジスタ３１０と、レジスタ３１０にアドレス情報を設定するアドレス情報設定部３１２とを有する。図３に示す例では、レジスタ３１０にアドレス３１１が設定されている。
アドレス情報設定部３１２は、レジスタ３１０にアドレス情報を任意に設定する。このため、既存の半導体集積回路と同じレジスタマップに、追加したレジスタのアドレスを自由に設定することができる。したがって、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路にそのまま流用できる。また、既存の半導体集積回路で作成したソフトウェアに追加又は修正を加えることによって、追加機能や修正機能を含むソフトウェアの設計が可能となる。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。さらに、追加機能や修正機能を含むソフトウェアの設計が可能となる。
（第４の実施形態）
図４は、第４の実施形態のレジスタアドレス制御装置を示す概略図である。図４に示すように、第４の実施形態のレジスタアドレス制御装置は、レジスタ１〜Ｎ（４１１、４２１、４３１）と、レジスタ１（４１０）にアドレス情報を設定する先頭アドレス設定部４１２とを有する。図４に示す例では、レジスタ２（４２０）〜レジスタＮ（４３０）にそれぞれアドレス２（４２１）〜アドレスＮ（４３１）が設定されている。なお、アドレス２〜Ｎ（４２１、４３１）はアドレス１（４１１）に連続している。
先頭アドレス設定部４１２は、複数のレジスタに先頭アドレスを任意に設定できる。このため、既存の半導体集積回路と同じレジスタマップに、追加したレジスタのアドレスを自由に設定することができる。したがって、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路にそのまま流用できる。また、既存の半導体集積回路で作成したソフトウェアに追加又は修正を加えることによって、追加機能や修正機能を含むソフトウェアの設計が可能となる。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。さらに、追加機能や修正機能を含むソフトウェアの設計が可能となる。
（第５の実施形態）
図５は、第５の実施形態のレジスタアドレス制御装置を示す概略図である。図５に示すように、第５の実施形態のレジスタアドレス制御装置は、レジスタ５１０と、レジスタ５１０にアドレス情報及びビット情報を設定するアドレスビット情報設定部５１３とを有する。図４に示す例では、レジスタ５１０にアドレス５１１が設定されている。
アドレスビット情報設定部５１３は、レジスタ５１１にアドレス情報及びビット情報をそれぞれ任意に設定する。このため、既存の半導体集積回路と同じレジスタマップに、追加したレジスタのアドレスを自由に設定することができる。したがって、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアをそのまま使用することができる。また、既存の半導体集積回路で作成したソフトウェアに追加又は修正を加えることによって、追加機能や修正機能を含むソフトウェアの設計が可能となる。
図６は、半導体集積回路において、レジスタのアドレスとビットの位置をアドレスビット情報設定部に設定する実施例を示す図である。図６に示すように、半導体集積回路６１０は、回路１（６１１）及び回路２（６１２）を有する。
回路１（６１１）を制御するためのレジスタ１（６２１）は、アドレスビット情報設定部１（６２２）によってレジスタ１（６２１）を指定するアドレス情報とビット情報を設定する。また、回路２（６１２）を制御するためのレジスタ２（６２３）は、アドレスビット情報設定部２（６２４）によってレジスタ２（６２３）を指定するアドレス情報とビット情報を設定する。
半導体集積回路６１０で、回路１（６１１）と回路２（６１２）を同時に制御する必要がある場合には、アドレスビット情報設定部１（６２２）にアドレス０（６３１）を設定し、ビット位置０ビット目を設定する。また、アドレスビット情報設定部２（６２４）にアドレス０（６３１）を設定し、ビット位置４ビット目を設定する。
また、半導体集積回路６１０で、回路１（６１１）と回路２（６１２）を別のタスクで制御する必要がある場合には、アドレスビット情報設定部１（６２２）にアドレス１（６４１）を設定し、ビット位置０ビット目を設定する。また、アドレスビット情報設定部２（６２４）にアドレス２（６５１）を設定し、ビット位置０ビット目を設定する。
この実施例によれば、レジスタの１ビット毎にアドレスとビット位置を設定することができる。したがって、異なるタスクで、使用するレジスタを異なるアドレスに設定することにより、レジスタアクセスの排他性を確保することができる。また、タスクの実行に必要なレジスタを選択して１つのアドレスに設定することで、レジスタのアクセス時間を最短にすることができる。その結果、ＣＰＵの性能が向上する。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。また、追加機能や修正機能を含むソフトウェアの設計が可能となる。さらに、レジスタアクセスの排他性を確保することができると共に、レジスタのアクセス時間を最短にすることができる。その結果、ＣＰＵの性能が向上する。
（第６の実施形態）
図７は、第６の実施形態のレジスタアドレス制御装置を示す概略図である。図７に示すように、第６の実施形態のレジスタアドレス制御装置は、レジスタ０〜４（７１０、７２０）と、レジスタ０（７１０）にアドレス情報を設定するアドレス情報設定部７１２と、アドレス情報設定部７１２が設定した値に誤りがあるか否かの判定結果を示す状態レジスタ１（７１３）と、レジスタ１（７２０）にアドレス情報を設定する先頭アドレス設定部７２２と、先頭アドレス情報設定部７２２が設定した値に誤りがあるか否かの判定結果を示す状態レジスタ２（７２３）とを有する。レジスタ２〜４に対応するアドレス２〜４はアドレス１（７１１）に連続している。
状態レジスタ１（７１３）及び状態レジスタ２（７２３）の動作について説明する。例えば、アドレス情報設定部７１２に２番地、先頭アドレス設定部７２２に１番地を設定した場合、アドレス記憶部０（７１１）には２番地、アドレス記憶部２にも２番地が設定されるためエラーとなり、状態レジスタ１（７１３）はエラー状態を示す。このように、アドレス情報設定部７１２による誤った値の設定を防ぐことができる。
状態レジスタ２（７２３）の動作も同様であり、エラー状態を確認することにより、先頭アドレス情報設定部７２２によって設定された値に誤りがあるか否かを判定することができる。このため、先頭アドレス情報設定部７２２による誤った値の設定を防ぐことができる。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。また、追加機能や修正機能を含むソフトウェアの設計が可能となる。さらに、アドレス情報設定部及び先頭アドレス情報設定部による誤った値の設定を防ぐことができる。
（第７の実施形態）
図８は、第７の実施形態のレジスタアドレス制御装置を示す概略図である。図８に示すように、第７の実施形態のレジスタアドレス制御装置は、レジスタ１，２（８２１、８２３）と、レジスタ１（８２１）にアドレス情報及びビット情報を設定するアドレス情報設定部１（８２２）と、レジスタ２（８２３）にアドレス情報及びビット情報を設定するアドレス情報設定部２（８２４）とを有する。
アドレス情報設定部１（８２２）がレジスタ１（８２１）にアドレス０（８１１）を設定し、アドレス情報設定部２（８２４）がレジスタ２（８２３）にアドレス０（８１１）を設定した場合、下位ビットから順に詰める等の条件を持たせることで、ビット情報は一意に設定される。
したがって、第６の実施形態に比べて、ビット情報を設定するための回路規模を縮減できる。また、レジスタの１ビット毎にアドレスを設定することができるため、別のタスクで使用するレジスタを異なるアドレスに設定することにより、レジスタのアクセスに排他性を確保することができる。さらに、タスクの実行に必要なレジスタを選択して１つのアドレスに設定することで、レジスタのアクセス時間を最短にすることができる。その結果、ＣＰＵの性能が向上する。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。また、追加機能や修正機能を含むソフトウェアの設計が可能となる。さらに、レジスタアクセスの排他性を確保することができると共に、レジスタのアクセス時間を最短にすることができる。その結果、ＣＰＵの性能が向上する。
（第８の実施形態）
図９は、第８の実施形態のレジスタアドレス制御装置を示す概略図である。図９に示すように、第８の実施形態のレジスタアドレス制御装置は、追加レジスタ９１１と、追加レジスタ９１１に対する書き込みアクセスの可否を制御するロック制御部９１２とを有する。なお、図９に示す例では、追加レジスタ９１１にアドレス０（９１０）が設定されている。既存の半導体集積回路のレジスタマップに新規機能を追加した場合、ロック制御部９１２は、追加レジスタ９１１への書き込みアクセスをロックすることができる。
本実施形態のレジスタアドレス制御装置によれば、ソフトウェア設計工数をかけることなく、既存の半導体集積回路で作成したソフトウェアを、新たに設計する半導体集積回路でもそのまま使用することができる。
本発明に係る半導体集積回路及びレジスタアドレス制御装置は、半導体集積回路の設計に際し、機能の追加や修正がある場合でも、既存の半導体集積回路で作成したソフトウェアを使用することができると共に、ＣＰＵの性能を向上させることが可能な半導体集積回路の設計等に有用である。
第１の実施形態の半導体集積回路を示す概略図 第２の実施形態の半導体集積回路を示す概略図 第３の実施形態のレジスタアドレス制御装置を示す概略図 第４の実施形態のレジスタアドレス制御装置を示す概略図 第５の実施形態のレジスタアドレス制御装置を示す概略図 第５の実施形態のレジスタアドレス制御装置において、レジスタのアドレスとビット位置をアドレスビット情報設定部に設定する実施例を示す図 第６の実施形態のレジスタアドレス制御装置を示す概略図 第７の実施形態のレジスタアドレス制御装置を示す概略図 第８の実施形態のレジスタアドレス制御装置を示す概略図
符号の説明
１２０、１３０、１４０ モード
１２１、１３１、１４１、２２１、２３１、２４１ レジスタマップ
３１０、４１０、４２０、４３０、５１０、６２１、６２３、７１０、７２０、８２１、８２３、９１１ レジスタ
３１１、４１１、４２１、４３１、５１１、６３１、６４１、６５１、７１１、７２１、８１１、９１０ アドレス
３１２、７１２、８２２、８２４ アドレス情報設定部
４１２、７２２ 先頭アドレス設定部
５１２ ビット
５１３、６２２、６２４ アドレスビット情報設定部
７１３、７２３ 状態レジスタ
９１２ ロック制御部

Claims (10)

  1. ＣＰＵがアクセスするレジスタと当該レジスタを指定するアドレスとを対応付けるレジスタマップを備え、
    前記レジスタマップは、複数のモードのそれぞれに対応して、アドレスビットの割り当てを組み替えた複数のレジスタマップを含み、
    モードに応じて前記複数のレジスタマップから選択される半導体集積回路。
  2. 請求項１に記載の半導体集積回路であって、
    前記複数のレジスタマップは、それぞれ異なるアドレス空間に配置され、前記複数のレジスタマップが同時に使用される半導体集積回路。
  3. 請求項１に記載の半導体集積回路であって、
    前記複数のモードのそれぞれにアドレス情報とビット情報の初期値が設定され、
    各モードの初期値に基づいてレジスタマップを切り替える半導体集積回路。
  4. アドレス情報が設定されるレジスタと、
    前記レジスタに前記アドレス情報を設定するアドレス情報設定部と、
    を備えるレジスタアドレス制御装置。
  5. 請求項４に記載のレジスタアドレス制御装置であって、
    前記レジスタに前記アドレス情報の先頭アドレスを設定する先頭アドレス設定部を備えるレジスタアドレス制御装置。
  6. 請求項４に記載のレジスタアドレス制御装置であって、
    前記レジスタを複数備え、
    前記アドレス情報設定部により設定された第１のレジスタのアドレスが、他のレジスタに設定されたアドレスと重複するか否かの判定を示す第１の状態レジスタを備えるレジスタアドレス制御装置。
  7. 請求項５に記載のレジスタアドレス制御装置であって、
    前記先頭アドレス設定部により設定された第１のレジスタの先頭アドレスが、他のレジスタに設定されたアドレスと重複するか否かの判定を示す第２の状態レジスタを備えるレジスタアドレス制御装置。
  8. アドレス情報及びビット情報が設定されるレジスタと、
    前記レジスタに前記アドレス情報及び前記ビット情報を設定するアドレスビット情報設定部と、
    を備えるレジスタアドレス制御装置。
  9. 請求項８に記載のレジスタアドレス制御装置であって、
    前記アドレスビット情報設定部は、前記ビット情報を一意に設定するレジスタアドレス制御装置。
  10. 請求項４〜９のいずれか一項に記載のレジスタアドレス制御装置であって、
    前記レジスタへの書き込みアクセスを禁止するロック制御部を備えるレジスタアドレス制御装置。
JP2008294310A 2008-11-18 2008-11-18 半導体集積回路及びレジスタアドレス制御装置 Pending JP2010122787A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008294310A JP2010122787A (ja) 2008-11-18 2008-11-18 半導体集積回路及びレジスタアドレス制御装置
PCT/JP2009/005614 WO2010058525A1 (ja) 2008-11-18 2009-10-23 半導体集積回路及びレジスタアドレス制御装置
US13/110,664 US20110219219A1 (en) 2008-11-18 2011-05-18 Semiconductor integrated circuit and register address controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008294310A JP2010122787A (ja) 2008-11-18 2008-11-18 半導体集積回路及びレジスタアドレス制御装置

Publications (1)

Publication Number Publication Date
JP2010122787A true JP2010122787A (ja) 2010-06-03

Family

ID=42197968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294310A Pending JP2010122787A (ja) 2008-11-18 2008-11-18 半導体集積回路及びレジスタアドレス制御装置

Country Status (3)

Country Link
US (1) US20110219219A1 (ja)
JP (1) JP2010122787A (ja)
WO (1) WO2010058525A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126126B2 (en) 2019-07-19 2021-09-21 Canon Kabushiki Kaisha Image forming apparatus that determines image failure
WO2023223823A1 (ja) * 2022-05-18 2023-11-23 ソニーセミコンダクタソリューションズ株式会社 データ処理装置、データ処理方法、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166157A (ja) * 1987-12-22 1989-06-30 Nec Corp 情報伝達装置
JPH07334373A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
JP2000057188A (ja) * 1998-08-10 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> ハードウェア・ソフトウェア協調評価装置
JP2001056770A (ja) * 1999-08-20 2001-02-27 Hitachi Ltd エミュレータ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410662A (en) * 1991-12-03 1995-04-25 Vlsi Technology, Inc. Programmable control of EMS page register addresses
JPH07334372A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
US5778245A (en) * 1994-03-01 1998-07-07 Intel Corporation Method and apparatus for dynamic allocation of multiple buffers in a processor
US5857096A (en) * 1995-12-19 1999-01-05 Intel Corporation Microarchitecture for implementing an instruction to clear the tags of a stack reference register file
US5996068A (en) * 1997-03-26 1999-11-30 Lucent Technologies Inc. Method and apparatus for renaming registers corresponding to multiple thread identifications
US5926646A (en) * 1997-09-11 1999-07-20 Advanced Micro Devices, Inc. Context-dependent memory-mapped registers for transparent expansion of a register file
US6640315B1 (en) * 1999-06-26 2003-10-28 Board Of Trustees Of The University Of Illinois Method and apparatus for enhancing instruction level parallelism
US6470445B1 (en) * 1999-09-07 2002-10-22 Hewlett-Packard Company Preventing write-after-write data hazards by canceling earlier write when no intervening instruction uses value to be written by the earlier write
US20020184566A1 (en) * 2001-06-01 2002-12-05 Michael Catherwood Register pointer trap
US7185182B2 (en) * 2003-02-04 2007-02-27 Via Technologies, Inc. Pipelined microprocessor, apparatus, and method for generating early instruction results
AU2003220994A1 (en) * 2003-03-31 2004-10-25 Fujitsu Limited Semiconductor device
US7437532B1 (en) * 2003-05-07 2008-10-14 Marvell International Ltd. Memory mapped register file
US7590830B2 (en) * 2004-05-28 2009-09-15 Sun Microsystems, Inc. Method and structure for concurrent branch prediction in a processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166157A (ja) * 1987-12-22 1989-06-30 Nec Corp 情報伝達装置
JPH07334373A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
JP2000057188A (ja) * 1998-08-10 2000-02-25 Nippon Telegr & Teleph Corp <Ntt> ハードウェア・ソフトウェア協調評価装置
JP2001056770A (ja) * 1999-08-20 2001-02-27 Hitachi Ltd エミュレータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126126B2 (en) 2019-07-19 2021-09-21 Canon Kabushiki Kaisha Image forming apparatus that determines image failure
WO2023223823A1 (ja) * 2022-05-18 2023-11-23 ソニーセミコンダクタソリューションズ株式会社 データ処理装置、データ処理方法、およびプログラム

Also Published As

Publication number Publication date
US20110219219A1 (en) 2011-09-08
WO2010058525A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
CN101331468B (zh) 利用可编程优先级值的中断控制器
CN1799030A (zh) 用于确定访问许可的方法和设备
JP4514066B2 (ja) データ処理装置及びデータ処理装置におけるアクセス制御方法
JP2009157542A (ja) 情報処理装置及びそのスタックポインタ更新方法
JP2003006046A (ja) メモリプロテクション方法および回路
WO2010058525A1 (ja) 半導体集積回路及びレジスタアドレス制御装置
EP3731102A1 (en) Register protection circuit for hardware ip modules
JP2010009454A (ja) 情報処理装置
JP2007109053A (ja) バスアクセス制御装置
JP4828996B2 (ja) 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法
JP4522799B2 (ja) 半導体回路装置及び暴走検出方法
JP4563707B2 (ja) メモリ保護装置
JP2005084721A (ja) マイクロコンピュータ
JPS6035694B2 (ja) 主記憶保護方式
JP2004021422A (ja) マイクロコンピュータ
JP2008257418A (ja) マイクロコンピュータ及びマイクロコンピュータの動作設定方法
JP6603100B2 (ja) メモリ制御装置及びメモリ制御方法
JP2008003867A (ja) マイクロコンピュータ
JPS592938B2 (ja) メモリ ワ−クスペ−ス アンドレツシングホウホウオヨビソウチ
JP2006085868A (ja) 書換え制限方法及び半導体装置
JP2005182106A (ja) Ｃｐｕメモリ装置及び配置プログラム配置変更方法
JP5559932B2 (ja) 半導体装置
JP2002032352A (ja) マルチプロセッサシステム
JP2008077389A (ja) データ処理装置
JP2010033452A (ja) レジスタ制御回路およびレジスタ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625