JP4828996B2 - 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 - Google Patents
情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 Download PDFInfo
- Publication number
- JP4828996B2 JP4828996B2 JP2006113890A JP2006113890A JP4828996B2 JP 4828996 B2 JP4828996 B2 JP 4828996B2 JP 2006113890 A JP2006113890 A JP 2006113890A JP 2006113890 A JP2006113890 A JP 2006113890A JP 4828996 B2 JP4828996 B2 JP 4828996B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- read
- program
- signal
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
(付記1) 所定のプログラムを格納するメモリエリアが複数設けられたメモリと、前記プログラムの読み出しに用いられる命令アドレス信号にもとづいて命令列信号を生成する命令コードと、前記プログラムの読み出しに用いられる命令アドレス信号を生成するプログラムカウンタと、命令ジャンプ信号を生成する命令ジャンプ生成手段と、前記命令列信号、前記命令アドレス信号、及び前記ジャンプ信号を入力し、命令ジャンプを発生させる命令実行の場合に同一メモリエリアからの読み出しかを判別するアドレス比較器と、前記アドレス比較器から出力される前記読み出し許可信号にもとづいて、同一メモリエリアからの読み出しのときに前記メモリエリアに格納されているプログラムを読み出し、禁止したメモリエリアからの読み出しのときにプログラムの読み出しを禁止する読み出し制御手段とを具備する情報処理装置。
2、2a CPU部
3、3a、3b メモリ
4、4a 読み出し制御部
5、5a、5b、5c データバス
6 アドレス線
7 命令アドレス線
8、21 アドレスデコーダ
10 命令データ線
11 1番目の格納用メモリエリア
11a 1番目のメモリエリア
12 n番目の格納用メモリエリア
12b n番目のメモリエリア
13 1番目の判別標識
14 n番目の判別標識
15 判別bit
16 命令列
17、17a、17b 判別回路
18、18a フェッチアドレス
19 命令アドレス
22 命令アドレス保持回路
23、23a 読み出し制御回路
31 命令コード
32 プログラムカウンタ
33 アドレス比較器
34、35 加算器
36 セレクタ
FAJS FAS、FASS フェッチアドレス信号
HBS 判別標識信号
HJS 判別bit信号
HSS 判別信号
KKS 命令コード信号
MAS 命令アドレス信号
MJS 命令列信号
MJUS 命令ジャンプアドレス信号
MMS メモリ出力信号
MRS 命令信号
PJAS プログラム実行アドレス信号
Claims (4)
- 所定のプログラムを格納するメモリエリアが複数設けられたメモリと、
前記プログラムを読み出して、所定の命令にもとづいて演算処理を行うCPUと、
前記プログラムの読み出しに用いられる命令アドレス信号と命令列の読み出しであるフェッチアドレス信号を入力し、同一メモリエリアからの読み出しと判断した場合に読み出し許可信号を生成する判別回路と、
前記判別回路から出力される前記読み出し許可信号にもとづいて、前記メモリエリアに格納されているプログラムを読み出し、他のメモリエリアに格納されているプログラムの読み出しを禁止する読み出し制御手段と、
を具備することを特徴とする情報処理装置。 - 所定のプログラムを格納するメモリエリアが複数設けられたメモリと、
前記プログラムを読み出して、所定の命令にもとづいて演算処理を行うCPUと、
前記プログラムの読み出しに用いられる命令アドレス信号と命令列の読み出しであるフェッチアドレス信号を入力し、同一メモリエリアからの読み出しかどうかを判別する判別信号を生成する判別回路と、
前記判別回路から出力される前記判別信号にもとづいて、フェッチアドレスに対応するメモリエリアを選択するセレクト信号を前記メモリに出力し、前記フェッチアドレスに対応するメモリエリアのプログラムの読み出し制御を行う読み出し制御手段と、
を具備することを特徴とする情報処理装置。 - 所定のプログラムを格納するメモリエリアが複数設けられたメモリと、
前記プログラムを読み出して、所定の命令にもとづいて演算処理を行うCPUと、
前記プログラムの読み出しに用いられる命令アドレス信号と命令列の読み出しであるフェッチアドレス信号を入力し、同一メモリエリアからの読み出し或いはメモリエリアを跨いでの連続読み出しかどうかを判別する判別信号を生成する判別回路と、
前記判別回路から出力される前記判別信号にもとづいて、フェッチアドレスに対応するメモリエリアを選択するセレクト信号を前記メモリに出力し、前記フェッチアドレスに対応するメモリエリアのプログラム読み出し或いは前記メモリエリアを跨いでの連続読み出しの制御を行う読み出し制御手段と、
を具備することを特徴とする情報処理装置。 - 所定のプログラムを格納するメモリエリアが複数設けられたメモリと、前記プログラムを読み出して、所定の命令にもとづいて演算処理を行うCPUと、同一メモリエリアからの読み出しかどうかを判別する判別信号を生成する判別手段と、メモリエリアのプログラムの読み出し制御を行う読み出し制御手段とを有する情報処理装置であって、
前記メモリから読み出された命令を前記CPUで命令フェッチするステップと、
前記命令フェッチでフェッチされた命令がジャンプ命令かを判別するステップと、
前記命令フェッチでフェッチされた命令がジャンプ命令でない場合、前記読み出された命令のメモリエリアに格納されているプログラムの読み出し実行を行うステップと、
前記命令フェッチでフェッチされた命令がジャンプ命令である場合、読み出し対象が格納されているメモリエリアが同一メモリエリア内かを判別するステップと、
メモリエリアが異なり、ジャンプ読み出しの場合、読み出し不許可信号にもとづいて、プログラムの読み出し実行を行わずにセキュリティ実行を行うステップと、
を具備することを特徴とする情報処理装置を用いたセキュリティ解除プログラムの不正実行禁止方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113890A JP4828996B2 (ja) | 2006-04-17 | 2006-04-17 | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113890A JP4828996B2 (ja) | 2006-04-17 | 2006-04-17 | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007286921A JP2007286921A (ja) | 2007-11-01 |
JP4828996B2 true JP4828996B2 (ja) | 2011-11-30 |
Family
ID=38758631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006113890A Expired - Fee Related JP4828996B2 (ja) | 2006-04-17 | 2006-04-17 | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4828996B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5070136B2 (ja) * | 2008-06-05 | 2012-11-07 | ローム株式会社 | 記憶装置 |
JP5070137B2 (ja) * | 2008-06-05 | 2012-11-07 | ローム株式会社 | 記憶装置及びデータ書込装置 |
CN103415839B (zh) * | 2012-09-19 | 2016-09-28 | 华为终端有限公司 | 拍照处理方法及终端设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7281103B2 (en) * | 2003-10-01 | 2007-10-09 | Kabushiki Kaisha Toshiba | Microcomputer with a security function for accessing a program storage memory |
-
2006
- 2006-04-17 JP JP2006113890A patent/JP4828996B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007286921A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5718463B2 (ja) | メモリアクセス制御 | |
JPH10228421A (ja) | メモリアクセス制御回路 | |
JP2009157542A (ja) | 情報処理装置及びそのスタックポインタ更新方法 | |
JP2013539883A (ja) | 複数の命令セットからの命令の復号 | |
JP4828996B2 (ja) | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 | |
JP2004280801A (ja) | プロセッサおよびこのプロセッサ用のプログラムを生成するコンパイラ装置 | |
KR100652538B1 (ko) | 마이크로 컴퓨터 | |
JP5590069B2 (ja) | マイクロコンピュータ | |
JP2004348627A (ja) | マイクロコンピュータシステム | |
JPH09106690A (ja) | コピー防止機能付きrom | |
JPH0934796A (ja) | メモリ | |
JP4159586B2 (ja) | 情報処理装置および情報処理の高速化方法 | |
JP3882628B2 (ja) | メモリ制御装置及びシリアルメモリ | |
JP2008299930A (ja) | 半導体記憶装置 | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
JP4829618B2 (ja) | マイクロコンピュータ | |
JP2010122787A (ja) | 半導体集積回路及びレジスタアドレス制御装置 | |
JP2011150457A (ja) | 情報処理装置およびメモリアクセス制御方法 | |
JP2004355383A (ja) | メモリ制御回路 | |
JP2011150495A (ja) | 記憶装置 | |
JP2008203988A (ja) | セキュリティ保護機能付きマイクロコンピュータ | |
JP6471018B2 (ja) | 制御装置、記憶装置、メモリコントローラ、サブプロセッサ、メインプロセッサ及び制御プログラム | |
JP5679263B2 (ja) | 情報処理装置及びマイクロ命令処理方法 | |
JP2005063311A (ja) | プロセッサシステムのパッチ方法およびパッチ適用プログラム | |
JP2005157740A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |