JP6753777B2 - 割り込み処理の方法及び装置 - Google Patents
割り込み処理の方法及び装置 Download PDFInfo
- Publication number
- JP6753777B2 JP6753777B2 JP2016514473A JP2016514473A JP6753777B2 JP 6753777 B2 JP6753777 B2 JP 6753777B2 JP 2016514473 A JP2016514473 A JP 2016514473A JP 2016514473 A JP2016514473 A JP 2016514473A JP 6753777 B2 JP6753777 B2 JP 6753777B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- incoming
- execution
- execution level
- interrupt processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 2
- 238000012790 confirmation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
Description
着信割り込みの処理を制御するための割り込み処理レジスタのセットを備える、複数のシステム・レジスタと、
複数の実行レベルでソフトウェアを実行するための処理手段と、
前記複数の実行レベルの内の1つで動作するように構成された割り込み処理ソフトウェアに前記着信割り込みをルーティングするための割り込みコントローラ手段と、
前記実行レベルで動作するように構成された割り込み処理ソフトウェアが、前記着信割り込みを処理するための前記割り込み処理レジスタの前記少なくともいくつかへのアクセスを有するように、且つ、前記実行レベルで動作するように構成された前記割り込み処理ソフトウェアが、より特権のある実行レベルで動作する割り込み処理ソフトウェアにルーティングされる第2の着信割り込みを処理するための割り込み処理レジスタへのアクセスを有しないように、前記着信割り込みがルーティングされる、前記複数の実行レベルの内の前記1つに応じて、前記割り込み処理レジスタの前記少なくともいくつかへのアクセスを動的に制御するためのレジスタ・アクセス制御手段と
を備える、データ処理装置が提供される。
Claims (16)
- 着信割り込みの処理を制御するための割り込み処理レジスタのセットを含む、複数のシステム・レジスタと、
複数の実行レベルでソフトウェアを実行するように構成された処理回路と、
前記着信割り込みを、前記複数の実行レベルの内の1つで動作するように構成された割り込み処理ソフトウェアにルーティングするように構成された割り込みコントローラ回路と、
ルーティングされた着信割り込みを処理するための割り込み処理ソフトウェアにより、割り込み処理レジスタのセットに含まれる割り込み処理レジスタのうちのいずれにアクセスしうるものとするのかを、動的に制御するように構成されたレジスタ・アクセス制御回路であって、着信割り込みにおいて意図された実行レベルで動作するように構成された割り込み処理ソフトウェアによりアクセスしうる割り込み処理レジスタを、ある特定の場合に、ある特定の割り込み処理ソフトウェアを実行することによっても、アクセスしうるように制御するように構成されており、前記ある特定の場合は、前記着信割り込みにおいて意図された実行レベルよりも、より特権のない実行レベルで動作するように構成された割り込み処理ソフトウェアに、前記着信割り込みがルーティングされた場合であり、前記ある特定の割り込み処理ソフトウェアは、前記より特権のない実行レベルで動作するように構成されルーティング先となった割り込み処理ソフトウェアである、前記レジスタ・アクセス制御回路と
を備える、データ処理装置。 - 前記複数の実行レベルが、EL0と、EL1と、EL2と、EL3とからなり、
EL0は、ユーザ・ソフトウェアが動作する実行レベルであり、且つEL1より特権がなく、
EL1は、ゲスト・オペレーティング・システムが動作する実行レベルであり、且つ、EL2より特権がなく、
EL2は、ハイパーバイザが動作する実行レベルであり、且つ、EL3より特権がなく、
EL3は、セキュア・モニタが動作する実行レベルである、
請求項1に記載のデータ処理装置。 - 前記レジスタ・アクセス制御回路が、着信割り込みにおいて意図された実行レベルに基づいて、着信割り込みがルーティングされた割り込み処理ソフトウェアによりアクセスしうる割り込み処理レジスタがいずれとなるのかを動的に制御するように構成されているものである、請求項1又は2のいずれかに記載のデータ処理装置。
- 前記割り込みコントローラ回路が、
前記処理回路の現在の実行モードを検出するように構成されたプロセッサ・モード検出回路と、
意図された実行モードで、及び意図された実行レベルで動作するように構成された割り込み処理ソフトウェアのために意図された前記着信割り込みを受信するように構成された入力回路と、
目標の実行レベルで動作するように構成された割り込み処理ソフトウェアに前記着信割り込みをルーティングするように構成されたルーティング回路であって、
前記意図された実行レベルで動作するように構成された割り込み処理ソフトウェアに前記着信割り込みをルーティングするために、前記処理回路の前記現在の実行モードに対応する意図された実行モードを有する受信された前記着信割り込みに応答し、
前記意図された実行レベルより特権のある既定の実行レベルで動作するように構成された割り込み処理ソフトウェアに前記着信割り込みをルーティングするために、前記処理回路の前記現在の実行モードに対応しない意図された実行モードを有する受信された前記着信割り込みに応答する、
ように構成されたルーティング回路と
を備える、請求項1から3までのいずれか一項に記載のデータ処理装置。 - 前記現在の実行モードと前記意図された実行モードとが、セキュア・モード又は非セキュア・モードのいずれかであり、前記セキュア・モードで動作する前記処理回路が、前記非セキュア・モードで動作する前記処理回路にアクセス可能ではないセキュア・データへのアクセスを有する、請求項4に記載のデータ処理装置。
- 前記意図された実行レベルより特権のある前記既定の実行レベルが、最も特権のある実行レベルである、請求項4又は5のいずれかに記載のデータ処理装置。
- 前記意図された実行レベルより特権のある前記既定の実行レベルが、EL3であり、且つ、セキュア・モニタが動作する実行レベルである、請求項4から6までのいずれか一項に記載のデータ処理装置。
- 前記プロセッサ・モード検出回路が、前記割り込み処理レジスタ内の確認応答レジスタを備え、
前記確認応答レジスタから、予め定義された値が返されるときには、当該予め定義された値は、受信された着信割り込みが保留されていることを示し、且つ、前記受信した着信割り込みが、前記現在の実行モードに対応しない意図された実行モードを有していることを示すものである、
請求項4から7までのいずれか一項に記載のデータ処理装置。 - 前記データ処理装置が、前記意図された実行レベルより特権のある既定の実行レベルで動作するように構成された前記割り込み処理ソフトウェアに基づいて、前記処理回路の前記実行モードを変更することによって前記予め定義された値を格納する前記確認応答レジスタに対して応答し、その後、前記ルーティング回路に、前記着信割り込みを、前記意図された実行レベルで動作するように構成された割り込み処理ソフトウェアにルーティングさせるように構成される、請求項8に記載のデータ処理装置。
- 前記データ処理装置が、前記意図された実行レベルより特権のある既定の実行レベルで動作するように構成された前記割り込み処理ソフトウェアに基づいて、前記着信割り込みを処理することによって前記予め定義された値を格納する前記確認応答レジスタに対して応答するように構成される、請求項8に記載のデータ処理装置。
- 前記ルーティング回路は、割り込み処理ソフトウェアに前記着信割り込みをルーティングするのに、割り込み例外を生成し、前記割り込み例外を割り込み処理ソフトウェアに転送することによって行うように構成され、前記割り込み処理ソフトウェアは、前記意図された実行レベル、あるいは、前記意図された実行レベルより特権のある既定の実行レベルのいずれかで、動作するよう構成される、請求項4から10までのいずれか一項に記載のデータ処理装置。
- 前記割り込みコントローラ回路が、
第1の設定であって、前記割り込みコントローラが、既定の実行レベルで動作するように構成された割り込み処理ソフトウェアに着信割り込みをルーティングする、第1の設定と、
第2の設定であって、
前記割り込みコントローラが、前記既定の実行レベルで動作するように構成された前記割り込み処理ソフトウェアに着信割り込みをルーティングせず、
前記少なくとも1つの着信割り込みが、前記既定の実行レベルより特権のある実行レベルで動作するように構成された割り込み処理ソフトウェアにルーティングされ、
少なくとも1つの仮想割り込みが、前記既定の実行レベルより特権のある前記実行レベルで動作するように構成された割り込み処理ソフトウェアにより生成され、
前記少なくとも1つの仮想割り込みが、前記既定の実行レベルで動作するように構成された前記割り込み処理ソフトウェアにルーティングされる、
第2の設定と
の間で切り替え可能である、請求項1から11までのいずれか一項に記載のデータ処理装置。 - 前記既定の実行レベルより特権のある前記実行レベルが、ハイパーバイザが動作するレベルであるEL2である、請求項12に記載のデータ処理装置。
- 着信割り込みの処理を制御するための割り込み処理レジスタのセットを備える、複数のシステム・レジスタと、
複数の実行レベルでソフトウェアを実行するための処理手段と、
前記複数の実行レベルの内の1つで動作するように構成された割り込み処理ソフトウェアに前記着信割り込みをルーティングするための割り込みコントローラ手段と、
ルーティングされた着信割り込みを処理するための割り込み処理ソフトウェアにより、割り込み処理レジスタのセットに含まれる割り込み処理レジスタのうちのいずれにアクセスしうるものとするのかを、動的に制御するように構成されたレジスタ・アクセス制御手段であって、着信割り込みにおいて意図された実行レベルで動作するように構成された割り込み処理ソフトウェアによりアクセスしうる割り込み処理レジスタを、ある特定の場合に、ある特定の割り込み処理ソフトウェアを実行することによっても、アクセスしうるように制御するように構成されており、前記ある特定の場合は、前記着信割り込みにおいて意図された実行レベルよりも、より特権のない実行レベルで動作するように構成された割り込み処理ソフトウェアに、前記着信割り込みがルーティングされた場合であり、前記ある特定の割り込み処理ソフトウェアは、前記より特権のない実行レベルで動作するように構成されルーティング先となった割り込み処理ソフトウェアである、前記レジスタ・アクセス制御手段と
を備える、データ処理装置。 - 複数の実行レベルの中から宛先実行レベルで動作するように構成された割り込み処理ソフトウェアにルーティングされる着信割り込みを処理するための割り込み処理レジスタのセットの少なくともいくつかへのアクセスを動的に制御する方法であって、
前記着信割り込みがルーティングされる宛先実行レベルを決定するステップと、
ルーティングされた着信割り込みを処理するための割り込み処理ソフトウェアにより、割り込み処理レジスタのセットに含まれる割り込み処理レジスタのうちのいずれにアクセスしうるものとするのかを、動的に制御するステップであって、着信割り込みにおいて意図された実行レベルで動作するように構成された割り込み処理ソフトウェアによりアクセスしうる割り込み処理レジスタを、ある特定の場合に、ある特定の割り込み処理ソフトウェアを実行することによっても、アクセスしうるように制御するように構成されており、前記ある特定の場合は、前記着信割り込みにおいて意図された実行レベルよりも、より特権のない実行レベルで動作するように構成された割り込み処理ソフトウェアに、前記着信割り込みがルーティングされた場合であり、前記ある特定の割り込み処理ソフトウェアは、前記より特権のない実行レベルで動作するように構成されルーティング先となった割り込み処理ソフトウェアである、前記動的に制御するステップと
を含む、方法。 - 請求項15に記載の方法を実行するように処理装置を制御するためのコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/900,777 US9330035B2 (en) | 2013-05-23 | 2013-05-23 | Method and apparatus for interrupt handling |
US13/900,777 | 2013-05-23 | ||
PCT/GB2014/051449 WO2014188160A1 (en) | 2013-05-23 | 2014-05-12 | A method and apparatus for interrupt handling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016518672A JP2016518672A (ja) | 2016-06-23 |
JP6753777B2 true JP6753777B2 (ja) | 2020-09-09 |
Family
ID=50733098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016514473A Active JP6753777B2 (ja) | 2013-05-23 | 2014-05-12 | 割り込み処理の方法及び装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US9330035B2 (ja) |
EP (1) | EP3000036B1 (ja) |
JP (1) | JP6753777B2 (ja) |
KR (1) | KR102204501B1 (ja) |
CN (1) | CN105247485B (ja) |
GB (1) | GB2526731B (ja) |
IL (1) | IL242155B (ja) |
RU (1) | RU2666625C2 (ja) |
WO (1) | WO2014188160A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9330035B2 (en) | 2013-05-23 | 2016-05-03 | Arm Limited | Method and apparatus for interrupt handling |
US9355050B2 (en) * | 2013-11-05 | 2016-05-31 | Qualcomm Incorporated | Secure, fast and normal virtual interrupt direct assignment in a virtualized interrupt controller in a mobile system-on-chip |
US9542254B2 (en) * | 2014-07-30 | 2017-01-10 | International Business Machines Corporation | Application-level signal handling and application-level memory protection |
US9411979B2 (en) | 2014-08-07 | 2016-08-09 | Vmware, Inc. | Embedding secret data in code |
US9398019B2 (en) | 2014-08-07 | 2016-07-19 | Vmware, Inc. | Verifying caller authorization using secret data embedded in code |
US10922402B2 (en) * | 2014-09-29 | 2021-02-16 | Vmware, Inc. | Securing secret data embedded in code against compromised interrupt and exception handlers |
US9465617B1 (en) * | 2015-06-29 | 2016-10-11 | Vmware, Inc. | Implementing upcall from secure to non-secure mode by injecting exception into non-secure mode |
EP3118740B1 (en) * | 2015-07-15 | 2021-09-08 | Huawei Technologies Co., Ltd. | Device and method for hardware virtualization support |
US10197614B2 (en) * | 2016-05-02 | 2019-02-05 | Schweitzer Engineering Laboratories, Inc. | Fault location during pole-open condition |
US11416421B2 (en) * | 2016-07-19 | 2022-08-16 | Cypress Semiconductor Corporation | Context-based protection system |
KR101770926B1 (ko) | 2016-12-30 | 2017-08-23 | 엘에스산전 주식회사 | 직류 성분에 의한 전기적 외란 검출 방법 |
US10346345B2 (en) * | 2017-05-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Core mapping |
US10587575B2 (en) | 2017-05-26 | 2020-03-10 | Microsoft Technology Licensing, Llc | Subsystem firewalls |
CN107608331A (zh) * | 2017-08-24 | 2018-01-19 | 北京龙鼎源科技股份有限公司 | 非随机中断的诊断方法和装置 |
FR3105855B1 (fr) * | 2019-12-31 | 2022-01-07 | Kalray | Processeur à distribution configurable des ressources privilégiées et exceptions aux anneaux de protection |
US11714676B2 (en) * | 2020-01-03 | 2023-08-01 | International Business Machines Corporation | Software-directed value profiling with hardware-based guarded storage facility |
US11735908B2 (en) | 2021-02-15 | 2023-08-22 | Schweitzer Engineering Laboratories, Inc. | Dependable open-phase detection in electric power delivery systems with inverter-based resources |
US11650241B1 (en) | 2022-06-28 | 2023-05-16 | Schweitzer Engineering Laboratories, Inc. | Incremental quantities-based fault locating technique and system |
CN117272412B (zh) * | 2023-11-21 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 中断控制寄存器保护方法、装置、计算机设备及存储介质 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5530730A (en) * | 1978-08-22 | 1980-03-04 | Nec Corp | Data processor |
JP3003968B2 (ja) | 1991-05-01 | 2000-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 割込み処理プログラム選択装置及び処理方法 |
JPH07105031A (ja) | 1993-09-20 | 1995-04-21 | Internatl Business Mach Corp <Ibm> | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 |
US6665761B1 (en) | 1999-07-28 | 2003-12-16 | Unisys Corporation | Method and apparatus for routing interrupts in a clustered multiprocessor system |
EP1331539B1 (en) | 2002-01-16 | 2016-09-28 | Texas Instruments France | Secure mode for processors supporting MMU and interrupts |
US7130951B1 (en) * | 2002-04-18 | 2006-10-31 | Advanced Micro Devices, Inc. | Method for selectively disabling interrupts on a secure execution mode-capable processor |
US20030229794A1 (en) * | 2002-06-07 | 2003-12-11 | Sutton James A. | System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container |
DE60304602T2 (de) * | 2002-11-18 | 2006-12-28 | Arm Ltd., Cherry Hinton | Ausnahmearten innerhalb eines sicheren verarbeitungssystems |
US7539853B2 (en) * | 2002-11-18 | 2009-05-26 | Arm Limited | Handling interrupts in data processing of data in which only a portion of a function has been processed |
GB0226905D0 (en) * | 2002-11-18 | 2002-12-24 | Advanced Risc Mach Ltd | Exception tyres within a secure processing system |
GB2396451B (en) * | 2002-11-18 | 2005-12-07 | Advanced Risc Mach Ltd | Delivering data processing requests to a suspended operating system |
US7383426B2 (en) | 2003-06-11 | 2008-06-03 | University Of Washington | Processor employing loadable configuration parameters to reduce or eliminate setup and pipeline delays in a pipeline system |
US7623518B2 (en) | 2004-04-08 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Dynamic access control lists |
US7802250B2 (en) * | 2004-06-28 | 2010-09-21 | Intel Corporation | Support for transitioning to a virtual machine monitor based upon the privilege level of guest software |
US20060064528A1 (en) | 2004-09-17 | 2006-03-23 | Hewlett-Packard Development Company, L.P. | Privileged resource access |
US20070168574A1 (en) | 2005-09-28 | 2007-07-19 | Dell Products L.P. | System and method for securing access to general purpose input/output ports in a computer system |
GB2433794B (en) * | 2005-12-21 | 2010-08-18 | Advanced Risc Mach Ltd | Interrupt controller utiilising programmable priority values |
US20090177826A1 (en) * | 2008-01-09 | 2009-07-09 | Texas Instruments Incorporated | System and method for preemptive masking and unmasking of non-secure processor interrupts |
EP2075696A3 (en) | 2007-05-10 | 2010-01-27 | Texas Instruments Incorporated | Interrupt- related circuits, systems and processes |
US8453143B2 (en) | 2007-09-19 | 2013-05-28 | Vmware, Inc. | Reducing the latency of virtual interrupt delivery in virtual machines |
US7730248B2 (en) | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
JP2009251802A (ja) | 2008-04-03 | 2009-10-29 | Panasonic Corp | マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法 |
US8978132B2 (en) * | 2008-05-24 | 2015-03-10 | Via Technologies, Inc. | Apparatus and method for managing a microprocessor providing for a secure execution mode |
GB2462258B (en) * | 2008-07-28 | 2012-02-08 | Advanced Risc Mach Ltd | Interrupt control for virtual processing apparatus |
CN101354664B (zh) | 2008-08-19 | 2011-12-28 | 中兴通讯股份有限公司 | 多核处理器中断负载均衡方法和装置 |
EP2157511B1 (fr) | 2008-08-19 | 2012-01-18 | STMicroelectronics Rousset SAS | Procédé d'acheminement d'un signal d'interruption directement vers une unité de traitement virtuelle dans un système à une ou plusieurs unités de traitement physiques |
US7953916B2 (en) | 2009-04-08 | 2011-05-31 | Intel Corporation | Dynamic, local retriggered interrupt routing discovery method |
JP5737050B2 (ja) * | 2011-08-15 | 2015-06-17 | 富士通株式会社 | 情報処理装置、割込み制御方法および割込み制御プログラム |
US9043522B2 (en) * | 2012-10-17 | 2015-05-26 | Arm Limited | Handling interrupts in a multi-processor system |
US9330035B2 (en) | 2013-05-23 | 2016-05-03 | Arm Limited | Method and apparatus for interrupt handling |
-
2013
- 2013-05-23 US US13/900,777 patent/US9330035B2/en active Active
-
2014
- 2014-05-12 GB GB1516137.5A patent/GB2526731B/en active Active
- 2014-05-12 CN CN201480028238.3A patent/CN105247485B/zh active Active
- 2014-05-12 RU RU2015154967A patent/RU2666625C2/ru active
- 2014-05-12 KR KR1020157035080A patent/KR102204501B1/ko active IP Right Grant
- 2014-05-12 JP JP2016514473A patent/JP6753777B2/ja active Active
- 2014-05-12 WO PCT/GB2014/051449 patent/WO2014188160A1/en active Application Filing
- 2014-05-12 EP EP14724789.4A patent/EP3000036B1/en active Active
-
2015
- 2015-10-19 IL IL242155A patent/IL242155B/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102204501B1 (ko) | 2021-01-19 |
KR20160014647A (ko) | 2016-02-11 |
RU2015154967A (ru) | 2017-06-27 |
RU2666625C2 (ru) | 2018-09-11 |
US20140351472A1 (en) | 2014-11-27 |
CN105247485A (zh) | 2016-01-13 |
WO2014188160A1 (en) | 2014-11-27 |
EP3000036B1 (en) | 2023-09-27 |
GB2526731B (en) | 2016-03-09 |
GB201516137D0 (en) | 2015-10-28 |
IL242155B (en) | 2018-10-31 |
JP2016518672A (ja) | 2016-06-23 |
RU2015154967A3 (ja) | 2018-03-30 |
CN105247485B (zh) | 2019-11-08 |
US9330035B2 (en) | 2016-05-03 |
EP3000036A1 (en) | 2016-03-30 |
GB2526731A (en) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6753777B2 (ja) | 割り込み処理の方法及び装置 | |
US9898601B2 (en) | Allocation of shared system resources | |
JP3989911B2 (ja) | グローバル割込み待ち行列の仮想化 | |
US10146940B2 (en) | Multiple hardware-separated computer operating systems within a single processor computer system to prevent cross-contamination between systems | |
US9355050B2 (en) | Secure, fast and normal virtual interrupt direct assignment in a virtualized interrupt controller in a mobile system-on-chip | |
US9122506B2 (en) | Virtualization apparatus and method for controlling access to hardware device by I/O request | |
US20160085568A1 (en) | Hybrid virtualization method for interrupt controller in nested virtualization environment | |
US8893306B2 (en) | Resource management and security system | |
US20180089044A1 (en) | Technologies for providing network interface support for remote memory and storage failover protection | |
US10474494B2 (en) | Information processing apparatus, information processing method, and computer program product | |
US10083129B2 (en) | Code loading hardening by hypervisor page table switching | |
JP2012104151A (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム | |
US20150370582A1 (en) | At least one user space resident interface between at least one user space resident virtual appliance and at least one virtual data plane | |
US20110219373A1 (en) | Virtual machine management apparatus and virtualization method for virtualization-supporting terminal platform | |
CN113391881A (zh) | 中断的管理方法、装置、电子设备及计算机存储介质 | |
KR20220035242A (ko) | 호스트 컴퓨팅 디바이스와 네트워크 인터페이스 디바이스를 포함하는 프로그래머블 네트워크 인터페이스 디바이스 | |
JP2019164661A (ja) | 情報処理装置、情報処理方法及びプログラム | |
US20190370054A1 (en) | Information Protection Method and Apparatus | |
US9875123B2 (en) | Host reservation system | |
JP2012003302A (ja) | ゲストos制御システム | |
JP2007233608A (ja) | 割込み制御装置及び割込み制御方法をコンピュータに実行させるためのプログラム。 | |
EP3255544B1 (en) | Interrupt controller | |
JP2012099154A (ja) | 情報処理装置及びそのアクセス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190618 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190627 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20190823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6753777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |