JPH02271418A - プリンタのデータ受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はプリンタのデータ受信回路に関し、特にパラレ
ルインタフェースまたはシリアルインクフェースを介し
てホストコンピュータからのデータを受信し、該データ
にしたがって印刷を行うオンラインプリンタに関する。

従来技術 従来、この種のプリンタにおいては、ホストコンピュー
タから送られてきたデータをいったん受信データメモリ
に保存し、その受信データメモリに保存されたデータを
読出してから印字可能なデータに変換して印刷を行って
いる。

このとき、受信回路から受信データメモリへのデータ転
送はデータ受信による割込み、あるいは受信データの有
無を直接監視することによりファームウェアが全て処理
していた。

受信データの中には受信回路から受信データメモリに転
送されずに、受信されると同時に何らかの処理、すなわ
ちあるデータが受信されたときにそれまでの受信データ
の印刷が全て終了するまでデータ受信を停止する処理や
、あるデータが受信されたときにそれ以後のデータ受信
を禁止したり、あるいは許可したりする処理を行う必要
があるものがあり、それらのデータの処理をハードウェ
アで行うには回路構成が非常に複雑となってしまうため
、それらのデータの処理をファームウェア制御によって
行っていた。

このような従来のプリンタでは、データの受信および受
信回路から受信データメモリへのデータ転送の処理が全
てファームウェア制御により行われているので、ダウン
ロードやイメージデータなどのように多量のデータを必
要とするデータが送られてくると、多大な処理時間が必
要になるという欠点がある。

また、上記の欠点を改善するために、データの受信およ
び受信回路から受信データメモリへのデータ転送の処理
を全てハードウェアで実現しようとすると、回路構成が
非常に複雑になるという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、複雑な回路構成を必要とすることなく、
ダウンロードやイメージデータなどのように多量のデー
タを必要とするデータの処理時間を短縮して効率のよい
データ受信を行うことができるデータ受信回路の提供を
目的とする。

発明の構成 本発明によるプリンタのデータ受信回路は、上位装置か
らのデータの印刷を行うプリンタのデータ受信回路であ
って、前記データに対するファームウェアによる判定の
要不要を識別する識別手段と、前記データを前記ファー
ムウェアによる判定を行いつつ受信する第１の受信手段
と、前記データをハードウェアによりそのまま受信する
第２の受信手段と、前記識別手段の識別結果に応じて前
記第１および第２の受信手段のうち一方によって前記デ
ータを受信するよう切換える切換え手段とを有すること
を特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示す図である。図に
おいて、ファームウェア制御による受信回路１とハード
ウェア制御による受信回路２とは夫々ホストコンピュー
タ（図示せず）からのデータを受信し、該データを選択
回路３を介して制御部４および受信データメモリ５に送
出する。

制御部４はマイクロプロセッサ（図示せず）およびプロ
グラムメモリ（図示せず）などから構成されており、受
信回路１およびＭｉｌ１部４はこのプログラムメモリに
格納された手順にしたがって動作する。

受信データメモリ５には選択回路３を介して入力された
データが一時保存され、該データは制御部４によって読
出される。この受信データメモリ５から読出されたデー
タは制御部４によって印刷イメージに変換され、印字処
理機構部６に送られて用紙上に印刷される。

第２図は第１図のファームウェア制御による受信回路１
の構成を示すブロック図である。図において、ファーム
ウェア制御による受信回路１はラッチ回路１１とタイミ
ング回路１２とにより構成されている。

ラッチ回路１１にはホストコンピュータからの受信デー
タが同期クロック信号によりセットされ、該受信データ
はデータバスを介して制御部４によって読出されるまで
保存される。

タイミング回路１２は制御部４の制御によってインタフ
ェース信号を制御する。

第３図は第１図のハードウェア制御による受信回路２の
構成を示すブロック図である。図において、ハードウェ
ア制御による受信回路２はバス制御回路２１とラッチ回
路２２とタイミング回路２３とにより構成されている。

バス制御回路２１は受信データメモリ５のア下レスおよ
び受信データ数の管理や、バス（アドレスバスおよびデ
ータバス）の使用権の獲得などを行い、ラッチ回路２２
およびタイミング回路２３を制御する。

ラッチ回路２２にはホストコンピュータからの受信デー
タが同期クロック信号によりセットされ、該受信データ
はバス制御回路２１の制御によって読出されるまで保存
される。

タイミング回路２３はバス制御回路２１の制御によって
インタフェース信号を制御する。

ここで、受信回路１，２各々のラッチ回路１１゜２２お
よびタイミング回路１２．２３はほぼ同じ構成とするこ
とができるので、受信回路１．２に共通とすることも可
能である。

第４図は本発明の一実施例の動作を示すフローチャート
である。これら第１図〜第４図を用いて本発明の一実施
例の動作について説明する。

通常、ホストコンピュータからの受信データはファーム
ウェア制御により受信されており、受信回路１にホスト
コンピュータから受信データとそれに同期する同期クロ
ック信号とが送られてくると、まずラッチ回路１１に受
信データがセットされる（第４図ステップ４１）。

それと同時に、タイミング回路１２からのビジー信号（
ＢＵＳＹ）がオンとなり、次のデータの受信が禁止され
る。

制御部４はデータ受信による割込みや受信データの直接
監視によりデータの受信を認識すると、ラッチ回路１１
からデータを読出し、該データに対して直ちに処理を行
うべきデータであるか否かがチエツクされる。

このとき、直ちに処理を行うべきデータであれば、制御
部４により直ちにデータにしたがった処理が行われる。

また、直ちに処理を行うべきデータでなければ、次から
のデータがハードウェア制御による受信回路２で受信可
能である否かがチエツクされる（第４図ステップ４２）
。

次からのデータがハードウェア制御により受信可能でな
ければ、制御部４は該データを受信データメモリ５に格
納する。

その後に、タイミング回路１２からのビジー信号がオフ
になるとともに、確認応答信号（八〇Ｋ　）がホストコ
ンピュータに送出され、次のデータの受信が行われる。

制御部４はファームウェア制御による受信回路１で受信
された受信データのチエツクにより、次からのデータが
ハードウェア制御による受信回路２で受信可能であるこ
とがわかると、バス制御回路２１に転送先の受信データ
メモリ５の先頭アドレスと転送データ数とを設定し、選
択回路３を切換えて受信制御をバス制御回路２１に渡す
（第４図ステップ４３）。

同時に、制御部４は受信回路１でのデータ受信、すなわ
ちファームウェア制御によるデータ受信を停止する。

受信回路２ではホストコンピュータからの受信データと
同期クロック信号とを受信すると、バス制御回路２１の
制御によりラッチ回路２２に受信データが一時保存され
る。

また、バス制御回路２１の制御によりタイミング回路２
３からのビジー信号がオンとなり、次のデータの受信が
禁止される。

その後に、バス制御回路２１は制御部４にバスの使用権
を要求し、バスの使用権が獲得できると、ラッチ回路２
２に一時保存されていた受信データを受信データメモリ
５に転送する。

バス制御回路２１は受信データメモリ５への転送が終了
すると、バスの使用権を制御部４に返すとともに、内部
に保持された制御部４からの先頭アドレスに＋１して、
転送データ数から−１する。

その後に、バス制御回路２１の制御によりタイミング回
路２３からのビジー信号がオフになるとともに、確認応
答信号がホストコンピュータに送出され、次のデータの
受信が行われる。

バス制御回路２１は制御部４によって設定された転送デ
ータ数だけ上述の処理を繰返し、設定された数のデータ
転送が終了すると、制御部４に対してデータ転送が終了
したことを通知するとともに（第４図ステップ４４）、
受信制御を制御部４に戻す。

この間、制御部４では受信データメモリ５からデータを
読出して、該データの印字イメージへの変換のみが行わ
れる。

制御部４はバス制御回路２１からの通知を受取ると、選
択回路３を切換えてファーウェア制御によるデータ受信
を再開する。

このように、ホストコンピュータからの受信データが直
ちに処理を行うべきデータでなく、次からのデータがハ
ードウェア制御により受信可能であれば、ハードウェア
制御による受信回路２に受信制御を渡し、ホストコンピ
ュータからの受信データをそのまま受信データメモリ５
に格納するようにすることによって、受信回路２でデー
タの受信を行っている間、制御部４においてはデータの
チエツクなどを行う必要がないので、受信されたデータ
の印字イメージへの変換のみを行えばよく、またデータ
の受信を受信回路２により非常に高速に行うことができ
るため、効率のよいデータ受信を行うことができる。

また、受信データの内容によって直ちに処理が必要なも
のは全てファームウェア制御による受信回路１で受信し
た後に制御部４で行うため、ハードウェア制御による受
信回路２では単にデータの受信と、該データの受信デー
タメモリ５への書込みとを行うだけでよいので、複雑な
回路構成を必要としない。

発明の詳細 な説明したように本発明によれば、上位装置からのデー
タに対するファームウェアによる判定の要不要を識別し
、ファームウェアによる判定が不要のとき、該データを
ハードウェアによりそのまま受信するようにすることに
よって、複雑な回路構成を必要とすることなく、ダウン
ロードやイメージデータなどのように多量のデータを必
要とするデータの処理時間を短縮して効率のよいデータ
受信を行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のファームウェア制御による受信回路の構
成を示すブロック図、第３図は第１図のハードウェア制
御による受信回路の構成を示すブロック図、第４図は本
発明の一実施例の動作を示すフローチャートである。 主要部分の符号の説明 １・・・・・・ファームウェア制御による受信回路 ２・・・・・・ハードウェア制御による受信回路 ３・・−・・・選択回路 ４・・・・・・制御部 ５・・・・・・受信データメモリ １１．２２・・・・・・ラッチ回路 １２．２３・・・・・・タイミング回路２１・・・・・
・バス制御回路

Claims (1)

【特許請求の範囲】
1. （１）上位装置からのデータの印刷を行うプリンタのデ
   ータ受信回路であって、前記データに対するファームウ
   ェアによる判定の要不要を識別する識別手段と、前記デ
   ータを前記ファームウェアによる判定を行いつつ受信す
   る第１の受信手段と、前記データをハードウェアにより
   そのまま受信する第２の受信手段と、前記識別手段の識
   別結果に応じて前記第１および第２の受信手段のうち一
   方によって前記データを受信するよう切換える切換え手
   段とを有することを特徴とするプリンタのデータ受信回
   路。