JPH02260593A - 回路基板の製造法 - Google Patents
回路基板の製造法Info
- Publication number
- JPH02260593A JPH02260593A JP1081149A JP8114989A JPH02260593A JP H02260593 A JPH02260593 A JP H02260593A JP 1081149 A JP1081149 A JP 1081149A JP 8114989 A JP8114989 A JP 8114989A JP H02260593 A JPH02260593 A JP H02260593A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit board
- resistor
- paste
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052737 gold Inorganic materials 0.000 abstract description 10
- 239000010931 gold Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000004382 potting Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野]
この発明は回路基板の製造法に関するものであり、特に
スルーホール内に抵抗体を設けて、電子部品を高密度実
装した回路基板の製造法に関するものである。
スルーホール内に抵抗体を設けて、電子部品を高密度実
装した回路基板の製造法に関するものである。
[従来の技術]
従来の此種高密度実装の回路基板を別紙第7図に従って
説明する。基板0)上の所定位置へペースト状の金及び
銀パラジウムを印刷した後に乾燥焼成して、金電極(2
)(2)・・・=I(Eびにコンタクト電極(3)(3
)・・・を設ける。該コンタクト電極(3)(3)間へ
、酸化ルテニウム系のペーストを印刷した後に乾燥焼成
して抵抗体(4)(4)・・・を形成する。然る後に、
印刷或はメツキ処理によって銅の配線パターン(5)(
5)・・・を形成し、ペアチップIC(6)を金ワイヤ
−(7)(7)・・・にてワイヤーポジディングし、樹
脂コート(8)をボッティングして被膜を形成する。又
、チップコンデンサ(9)、チップコイルθΦ、モール
ドIC(II)等のチップ部品をハンダ付しである。基
板(1)に開穿されたスルーホールυ内にも銅の導電層
が形成され、基板(1)両面の配線パターン(5)(5
)・・・を接続している。
説明する。基板0)上の所定位置へペースト状の金及び
銀パラジウムを印刷した後に乾燥焼成して、金電極(2
)(2)・・・=I(Eびにコンタクト電極(3)(3
)・・・を設ける。該コンタクト電極(3)(3)間へ
、酸化ルテニウム系のペーストを印刷した後に乾燥焼成
して抵抗体(4)(4)・・・を形成する。然る後に、
印刷或はメツキ処理によって銅の配線パターン(5)(
5)・・・を形成し、ペアチップIC(6)を金ワイヤ
−(7)(7)・・・にてワイヤーポジディングし、樹
脂コート(8)をボッティングして被膜を形成する。又
、チップコンデンサ(9)、チップコイルθΦ、モール
ドIC(II)等のチップ部品をハンダ付しである。基
板(1)に開穿されたスルーホールυ内にも銅の導電層
が形成され、基板(1)両面の配線パターン(5)(5
)・・・を接続している。
[発明が解決しようとする課題]
従来の回路基板は基板の面上に抵抗体を形成しであるた
め、回路基板」−の抵抗体の占める面積が大である。従
って、回路基板の高密度化に限界があり、薄型化にも支
障を来たしていた。又、酸化ルテニウム系のペーストに
はガラス成分が含有されているので、焼成に当っては約
850”C以上の高温焼成を必要としていた。
め、回路基板」−の抵抗体の占める面積が大である。従
って、回路基板の高密度化に限界があり、薄型化にも支
障を来たしていた。又、酸化ルテニウム系のペーストに
はガラス成分が含有されているので、焼成に当っては約
850”C以上の高温焼成を必要としていた。
そこで、基板に於ける抵抗体の占める面積を小として、
高密度実装の回路基板を得るために解決せられるべき技
術的課題が生じてくるのであり、本発明はこの課題を解
決することを目的とする。
高密度実装の回路基板を得るために解決せられるべき技
術的課題が生じてくるのであり、本発明はこの課題を解
決することを目的とする。
[課題を解決するための手段]
この発明は上記目的を達成するために提案せられたもの
であり、基板にスルーホールを開穿し、前記基板の一面
から該スルーホールに抵抗ペーストを印刷したのち、前
記基板の他面から該スルーホールに抵抗ペーストを印刷
してスルーホール内に抵抗体を形成すると共に、前記基
板の両面に抵抗体の端子を設けたことを特徴とする回路
基板の製造性を提供せんとするものである。
であり、基板にスルーホールを開穿し、前記基板の一面
から該スルーホールに抵抗ペーストを印刷したのち、前
記基板の他面から該スルーホールに抵抗ペーストを印刷
してスルーホール内に抵抗体を形成すると共に、前記基
板の両面に抵抗体の端子を設けたことを特徴とする回路
基板の製造性を提供せんとするものである。
[作用]
この発明は、スルーホールを開穿した基板に抵抗体を形
成するに当って、先ず、基板の一面から該スルーホール
に抵抗ペーストを一回又は数回印刷する。而して、該ス
ルーホール内の略Z程度まで抵抗ペーストを埋込み乾燥
する。次に、基板の他面から該スルーホールに抵抗ペー
ストを一同又は数回印刷し、スルーホール内の残った空
間部へ抵抗ペーストを埋込んで乾燥する。そして、必要
に応じて焼成を行って足首させ、スルーホール内に抵抗
体を形成する。然る後、前記基板の両面に設けた抵抗体
の端子に、銅やカーボン等で形成した配線パターンを接
続する。
成するに当って、先ず、基板の一面から該スルーホール
に抵抗ペーストを一回又は数回印刷する。而して、該ス
ルーホール内の略Z程度まで抵抗ペーストを埋込み乾燥
する。次に、基板の他面から該スルーホールに抵抗ペー
ストを一同又は数回印刷し、スルーホール内の残った空
間部へ抵抗ペーストを埋込んで乾燥する。そして、必要
に応じて焼成を行って足首させ、スルーホール内に抵抗
体を形成する。然る後、前記基板の両面に設けた抵抗体
の端子に、銅やカーボン等で形成した配線パターンを接
続する。
而して、スルーホール内に抵抗体を設け、基板の面」二
に抵抗素子をなくしたことにより、基板に対して抵抗素
子の占める面積が極めて小となり、且つ、基板の面上に
抵抗素子が突出することがない。依って、回路基板」−
の抵抗体の占める面積が小となり、回路基板の高密度化
に極めて有効である。
に抵抗素子をなくしたことにより、基板に対して抵抗素
子の占める面積が極めて小となり、且つ、基板の面上に
抵抗素子が突出することがない。依って、回路基板」−
の抵抗体の占める面積が小となり、回路基板の高密度化
に極めて有効である。
[実施例]
以下、この発明の一実施例を別紙添付図面の第1図乃至
第6図に従って説明する。尚、説明の都合上、従来公知
に属する技術事項も同時に説明し、従来型に対応する部
分は同一符号を使用する。第1図は基板(1)を示した
ものであり、予め所定位置にスルーホール(+3(2)
・・・を開穿しである。本実施例に於ては基板(1)の
材料にセラミック材を使用し、スルーホールの孔径は2
501s程度にしであるが、特に之に限定せられるべき
ではなく、基板(1)の材料としてはガラスエポキシ、
ベークライト等も使用できる。セラミック材の場合には
スルーホール(ゆを最小50js程度の孔径まで加工で
きる。
第6図に従って説明する。尚、説明の都合上、従来公知
に属する技術事項も同時に説明し、従来型に対応する部
分は同一符号を使用する。第1図は基板(1)を示した
ものであり、予め所定位置にスルーホール(+3(2)
・・・を開穿しである。本実施例に於ては基板(1)の
材料にセラミック材を使用し、スルーホールの孔径は2
501s程度にしであるが、特に之に限定せられるべき
ではなく、基板(1)の材料としてはガラスエポキシ、
ベークライト等も使用できる。セラミック材の場合には
スルーホール(ゆを最小50js程度の孔径まで加工で
きる。
次に、基板(1)の−・而から前記スルーホール02(
2)・・・部位に抵抗ペースト(ロ)を−回又は数回印
刷して、スルーホール(嚇(嚇・・・内の略邪の深さま
で抵抗ペースト(ゆを埋込む。この抵抗ペースト(ゆは
カーボンと樹脂とを混合したカーボン系ペーストを使用
しているが、之に限定せられるべきではな(、酸化ルテ
ニウムとガラスとによって形成したルテニウム系ペース
トを使用してもよい。カーボン系ペーストを使用した場
合は、100〜150℃程度の温度で抵抗ペースト(ロ
)を乾燥させ、更に、基板(1)の他面からも抵抗ペー
スト(ユを一回又は数回印刷し、スルーホール(Ll
@・・・内の残った空間部へ抵抗ペーストを埋込んで乾
燥する。然るのちに、250℃程度の温度で焼付けを行
って第2図に示すようにスルーホール(Li(LD・・
・内に抵抗体(4)(4)・・・を形成する。
2)・・・部位に抵抗ペースト(ロ)を−回又は数回印
刷して、スルーホール(嚇(嚇・・・内の略邪の深さま
で抵抗ペースト(ゆを埋込む。この抵抗ペースト(ゆは
カーボンと樹脂とを混合したカーボン系ペーストを使用
しているが、之に限定せられるべきではな(、酸化ルテ
ニウムとガラスとによって形成したルテニウム系ペース
トを使用してもよい。カーボン系ペーストを使用した場
合は、100〜150℃程度の温度で抵抗ペースト(ロ
)を乾燥させ、更に、基板(1)の他面からも抵抗ペー
スト(ユを一回又は数回印刷し、スルーホール(Ll
@・・・内の残った空間部へ抵抗ペーストを埋込んで乾
燥する。然るのちに、250℃程度の温度で焼付けを行
って第2図に示すようにスルーホール(Li(LD・・
・内に抵抗体(4)(4)・・・を形成する。
一方、ルテニウム系ペーストを使用した場合は、ペース
トにガラスが含イー■されているため、基板(1)の−
面へ抵抗ペースト(ユを印刷後約850℃程度で焼成し
、更に基板(1)の他面に抵抗ペースト(14)を印刷
した後、前述と同様に焼成してスルーホールθa(Q・
・・内に抵抗体(4)(4)・・・を形成する。尚、該
抵抗体(4)の上端部及び下端部は、基板0)の表面に
露出して端子(4a)(4a)が形成される。又、抵抗
体(4)の抵抗値はカーボンや酸化ルテニウムの含有m
を適宜調整して任意に設定でき、スルーホールθ■の孔
径の大小によっても抵抗値を変更できる。
トにガラスが含イー■されているため、基板(1)の−
面へ抵抗ペースト(ユを印刷後約850℃程度で焼成し
、更に基板(1)の他面に抵抗ペースト(14)を印刷
した後、前述と同様に焼成してスルーホールθa(Q・
・・内に抵抗体(4)(4)・・・を形成する。尚、該
抵抗体(4)の上端部及び下端部は、基板0)の表面に
露出して端子(4a)(4a)が形成される。又、抵抗
体(4)の抵抗値はカーボンや酸化ルテニウムの含有m
を適宜調整して任意に設定でき、スルーホールθ■の孔
径の大小によっても抵抗値を変更できる。
而して、基板(1)の両面へニッケル又は銅の化学メツ
キを施し、これを電極としてその表面に銅の電気メツキ
を施して、第3図に示すように基板0)の両面に導電層
(へ)0→を設ける。このとき、導電層(IC9と前記
端子(41)とは電気的導通が為され、基板(1)の−
面側の導電層(l→と他面側の導電層(へ)とは抵抗体
(4)を介して電気的に接続される。然るのち、エッー
チング処理によって該導電層(鴫0つの不要部分を除去
し、第4図に示すように配線パターン(5)(5)・・
・を形成する。そして、第5図に示すように、この配線
パターン(5)(5)・・・の所定位置に金ペーストを
印刷したのち、乾燥焼成して金電極(2M2)・・・を
設け、部品取付部位以外の配線パターン(5)(5)・
−・の表面をハンダレジスト材(1101・・・によっ
て被覆する。
キを施し、これを電極としてその表面に銅の電気メツキ
を施して、第3図に示すように基板0)の両面に導電層
(へ)0→を設ける。このとき、導電層(IC9と前記
端子(41)とは電気的導通が為され、基板(1)の−
面側の導電層(l→と他面側の導電層(へ)とは抵抗体
(4)を介して電気的に接続される。然るのち、エッー
チング処理によって該導電層(鴫0つの不要部分を除去
し、第4図に示すように配線パターン(5)(5)・・
・を形成する。そして、第5図に示すように、この配線
パターン(5)(5)・・・の所定位置に金ペーストを
印刷したのち、乾燥焼成して金電極(2M2)・・・を
設け、部品取付部位以外の配線パターン(5)(5)・
−・の表面をハンダレジスト材(1101・・・によっ
て被覆する。
そして、第6図に示すように、ベアチップIC(6)を
ボンディングし、金ワイヤ−(η(至)・・・にて金電
極(2)(2)−・・ヘワイヤーボンデイングし、樹脂
コート(8)をボッティングして被膜を形成する。又、
チップコンデンサ(9)、チップコイル(+(1)等の
チップ部品を所定位置へハンダ付する。斯くして、基板
(1)−ヒに多数の電子部品を高密度実装した回路基板
が形成されるのである。
ボンディングし、金ワイヤ−(η(至)・・・にて金電
極(2)(2)−・・ヘワイヤーボンデイングし、樹脂
コート(8)をボッティングして被膜を形成する。又、
チップコンデンサ(9)、チップコイル(+(1)等の
チップ部品を所定位置へハンダ付する。斯くして、基板
(1)−ヒに多数の電子部品を高密度実装した回路基板
が形成されるのである。
この発明の一実施例は」二連せる如き方法に係るから、
基板(0のスルーホール(I、i内に抵抗体(4)を形
成でき、基板(1)の面−Lに抵抗素子をなくしたこと
によって、抵抗素子の占める面積が小となって回路基板
の高密度化に貢献できる。そして、カーボン系の抵抗ペ
ーストを使用した場合には、比較的低温度で乾燥して抵
抗体(4)を定行できるため、基板(+)の強度に悪影
響を及ぼす虞れはない。而も、カーボンと樹脂7を混合
しであるため、安価に抵抗体(4)を形成でき、耐酸性
及び耐アルカリ性にも優れている。
基板(0のスルーホール(I、i内に抵抗体(4)を形
成でき、基板(1)の面−Lに抵抗素子をなくしたこと
によって、抵抗素子の占める面積が小となって回路基板
の高密度化に貢献できる。そして、カーボン系の抵抗ペ
ーストを使用した場合には、比較的低温度で乾燥して抵
抗体(4)を定行できるため、基板(+)の強度に悪影
響を及ぼす虞れはない。而も、カーボンと樹脂7を混合
しであるため、安価に抵抗体(4)を形成でき、耐酸性
及び耐アルカリ性にも優れている。
尚、この発明は、この発明の精神を逸脱しない限り種々
の改変を為す事ができ、そして、この発明が該改変せら
れたものに及ぶことは当然である。
の改変を為す事ができ、そして、この発明が該改変せら
れたものに及ぶことは当然である。
[発明の効果]
この発明は上記一実施例に詳述したように、J基板のス
ルーホールに抵抗ペーストを印刷して乾燥し、スルーホ
ール内に抵抗体を形成している。従って、基板の面上に
抵抗素子がなくなるので、基板に対して抵抗素子の占め
る面積が極めて小となり、且つ、基板の面」−に抵抗素
子が突出することもない。依って、回路基板上の抵抗体
の占める面積が小となり、他の電子部品を多数搭載する
ことができ、回路基板を高密度化することが可能である
。
ルーホールに抵抗ペーストを印刷して乾燥し、スルーホ
ール内に抵抗体を形成している。従って、基板の面上に
抵抗素子がなくなるので、基板に対して抵抗素子の占め
る面積が極めて小となり、且つ、基板の面」−に抵抗素
子が突出することもない。依って、回路基板上の抵抗体
の占める面積が小となり、他の電子部品を多数搭載する
ことができ、回路基板を高密度化することが可能である
。
又、抵抗ペーストを印刷後乾燥して抵抗体を形成するた
め、抵抗値の変化が極めて小であり、1つ、作業性が極
めて良好であると共に材料が紙庫であるので、コストダ
ウンにも寄与できる等正に諸種の効果を奏する発明であ
る。
め、抵抗値の変化が極めて小であり、1つ、作業性が極
めて良好であると共に材料が紙庫であるので、コストダ
ウンにも寄与できる等正に諸種の効果を奏する発明であ
る。
第1図乃至第6図は本発明の一実施例を示しており、夫
々回路基板の製造法の手順を示す要部の縦断面図である
。第7図は従来の回路基板の要部縦断面図である。 (+)・・・・・・基板 (4)・・・・・
・抵抗体(4M)・・・・・・端子ita・・・・・・
スルーホール(ゆ・・・・・・抵抗ペースト 特 許 出 願 人 ミツミ電機株式会社−」 四−峠スルーホール (14・・・抵抗ベースト
々回路基板の製造法の手順を示す要部の縦断面図である
。第7図は従来の回路基板の要部縦断面図である。 (+)・・・・・・基板 (4)・・・・・
・抵抗体(4M)・・・・・・端子ita・・・・・・
スルーホール(ゆ・・・・・・抵抗ペースト 特 許 出 願 人 ミツミ電機株式会社−」 四−峠スルーホール (14・・・抵抗ベースト
Claims (1)
- 基板にスルーホールを開穿し、前記基板の一面から該
スルーホールに抵抗ペーストを印刷したのち、前記基板
の他面から該スルーホールに抵抗ペーストを印刷してス
ルーホール内に抵抗体を形成すると共に、前記基板の両
面に抵抗体の端子を設けたことを特徴とする回路基板の
製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081149A JPH02260593A (ja) | 1989-03-31 | 1989-03-31 | 回路基板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081149A JPH02260593A (ja) | 1989-03-31 | 1989-03-31 | 回路基板の製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02260593A true JPH02260593A (ja) | 1990-10-23 |
Family
ID=13738375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081149A Pending JPH02260593A (ja) | 1989-03-31 | 1989-03-31 | 回路基板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02260593A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0719079A1 (en) * | 1994-12-22 | 1996-06-26 | Kanto Kasei Co., Ltd. | Printed circuit board |
-
1989
- 1989-03-31 JP JP1081149A patent/JPH02260593A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0719079A1 (en) * | 1994-12-22 | 1996-06-26 | Kanto Kasei Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5400221A (en) | Printed circuit board mounted with electric elements thereon | |
JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
JP2005142523A (ja) | 埋設抵抗を有する印刷回路基板の製造方法 | |
JPH02260593A (ja) | 回路基板の製造法 | |
JPH02301182A (ja) | 薄型実装構造の回路基板 | |
JPH0210571B2 (ja) | ||
JPH02260592A (ja) | 回路基板 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JP2007012772A (ja) | 混成集積回路用基板 | |
JPS6153852B2 (ja) | ||
JP3523418B2 (ja) | 配線基板 | |
JPH10233485A (ja) | 複合チップ部品 | |
JPH09270342A (ja) | 電子部品及びその製造方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0458189B2 (ja) | ||
JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
JP2866512B2 (ja) | 配線基板 | |
JPH09214090A (ja) | プリント配線板およびその製造方法 | |
JPH0347341Y2 (ja) | ||
JPH01289201A (ja) | チップ抵抗器とその製造方法 | |
JPH0751807Y2 (ja) | フレキシブル回路基板 | |
JP2000068103A (ja) | チップ型電子部品 | |
JP3005615U (ja) | コンデンサアレー | |
JP2975491B2 (ja) | チップ抵抗器 | |
JPS6231190A (ja) | 電子回路基板及びその製造方法 |