JPH02256273A - 電荷転送デバイス - Google Patents

電荷転送デバイス

Info

Publication number
JPH02256273A
JPH02256273A JP60263905A JP26390585A JPH02256273A JP H02256273 A JPH02256273 A JP H02256273A JP 60263905 A JP60263905 A JP 60263905A JP 26390585 A JP26390585 A JP 26390585A JP H02256273 A JPH02256273 A JP H02256273A
Authority
JP
Japan
Prior art keywords
region
gate electrode
gate
charge transfer
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60263905A
Other languages
English (en)
Other versions
JPH0714047B2 (ja
Inventor
Kazuhiro Kawajiri
和廣 川尻
Masatoshi Tabei
田部井 雅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP60263905A priority Critical patent/JPH0714047B2/ja
Publication of JPH02256273A publication Critical patent/JPH02256273A/ja
Publication of JPH0714047B2 publication Critical patent/JPH0714047B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電荷転送デバイスに関し、特に各セルの一部の
半導体表面に反転層が含まれ、その反転層の仮想電極と
しての働きによりセル領域をゲート誘導のポテンシャル
変化から防護するようにした埋め込みチャネル型電荷転
送デバイス(CCD)に関するものである。
背景技術 単相CODは1例えばCCDの信号チャネル上に連続的
な導体ゲート層を設けたものが知られている。この単相
CCDは表面チャネル装置、すなわち半導体表面を信号
電荷パケットが移動するようにしたCODである。この
ような単相CODは通常の多相CCDに比較して信号処
理能力が小さく、大振幅のクロックパルスを必要とする
欠点がある。
また、埋め込みチャネル型CODは、半導体薄層内の誘
導チャネルの中で可動電荷の蓄積および転送が行われる
。一般の表面移動型CCDでは通常、酸化物とシリコン
の間の界面でトラッピング効果が生じるが、埋め込みチ
ャネル型CODではこのトラッピング効果を防ぐことが
できるため、電荷転送効率が向上する。また、界面にお
けるキャリア分散がなくなるため、電荷転送効率も高め
られる。その結果、従来より高い周波数での動作が可能
である。
このような埋め込みチャネル型の単相CODとしてvp
−cco (バーチセルフェイズCCrJ )がある、
これは例えば、多重セル型信号チャネルに含まれる各セ
ルが4つの領域I nm1vを有し、これらの領域内に
は、半導体表面から適切な深さまで不純物の打込みまた
は拡散が行われ、各領域の不純物分布はそれぞれ異って
いる。少なくとも領域Iffの上面にはゲート電極が設
けられ、各領域固有の不純物分布によって、ゲートオン
時、ゲートオフ時の各領域内発生最大ポテンシャルが決
定される。
領域[ffの半導体表面には反転層が設けられ、この反
転層によって領域■■がゲート電極に印加された電圧に
よるポテンシャル変化から防護され、ゲート電極に印加
される電圧のオン、オフによりポテンシャルが変化しな
い、したがって、ゲート電極に単相のクロック信号を印
加することにより領域I■のポテンシャル最大値は領域
IINVの固足的ポテンシャル最大値を基準として反復
的に上下する。そして両方のゲート状態において領域H
のポテンシャル最大値が領域工より高く、領域■のポテ
ンシャル最大値が領域■より高く保たれているから、電
荷移動の方向性が得られる。
このようなvp−ccoは撮像素子として用いる場合、
従来のFT−CCDのように半導体層の全面を電荷転送
用のポリシリコン電極により被覆しているものとは異な
り、領域工■のみをポリシリコン電極により被覆すれば
よいから入射光に対する感度が良い。
しかし、このようなりp−canは各領域のポテンシャ
ル最大値が異なるようにするため、各領域の不純物分布
が異なるように各領域に不純物の打込みまたは拡散を行
うため製造が難しかった。すなわち、領域と領域の境に
おいて打込みまたは拡散された不純物分布の領域が重な
ることにより、または領域と領域の間に不純物分布のな
い隙間が生じることにより不純物の分布を所望のものと
することができなかった。特にゲート電極の形成されな
い領域においては最上部に反転層が設けられるため、ポ
テンシャル最大値の異なる2つの領域を不純物の打込み
または拡散により形成した後、この2つの領域の上部に
均一に不純物の打込みまたは拡散を行うことにより反転
層の領域を形成しなければならず、製造が難しかった。
目   的 本゛発明はこのような従来技術の欠点を解消し、製造が
容易で、しかも高密度化できる電荷転送デバイスを提供
することを目的とする。
発明の開示 本発明によれば、−伝導型の半導体基板の一方の主表面
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面にゲート電極を形成する
とともに、ゲート電極の形成されない半導体表面に形成
された反転層によって、ゲート誘導によるポテンシャル
変化から各セルの一部が選択的に防護されている電荷転
送デバイスは、各セルの反転層が形成されている領域は
ポテンシャルが均一に形成されるとともにゲート電極の
形成された領域は少なくとも2つのポテンシャルが形成
されているものである。
実施例の説明 次に添付図面を参照して本発明による電荷転送デバイス
の実施例を詳細に説明する。
第1図に本発明による電荷転送デバイスのチャネル方向
の断面が示されている。
p型シリコンの基板2に形成されたn型領域4によりn
型のCCDチャネルが形成されている。複数のセルが互
いに分離された状態でチャネルの長手方向に伸びており
、各セルは3つの領域llll11を有している。n型
チャネルを形成するn型領域4は後述するように3つの
領域InIIIごとにそれぞれ異なった量の不純物(ド
ナー)が打ち込まれている。領域■のn型領域4の上部
にはp層領域6が形成されている。このp層領域6は領
域■において、ゲート誘導によるポテンシャル変化を受
けないようにするための遮蔽効果を持つ仮想電極として
機能する。p層領域6の厚さは0.15〜0.フルm、
好ましくは0.2〜0.41Lmとする。領域IIIに
おいては、n型領域4の上部に絶縁膜8を介して電荷転
送のためのクロックパルスを印加するゲート電極10が
配置され、このゲート電極10はアコーディオンスイッ
チによりクロックパルス源に接続されている。ゲート電
極10および領域mの上面はPSGなどにより形成され
るパッジベージ1ン1lQ12により覆われている。
領域mのn型チャネルのポテンシャル上限値は打ち込ま
れたドナー不純物の量によって決定され、固定されてい
る。一方、領域IIIのn型チャネルのポテンシャル上
限値はゲート電極IOに印加されるクロックパルスによ
るゲートポテンシャルと打ち込まれたドナー不純物の量
によって決定され、可変である。これらの3つの領域の
3つのポテンシャルによって電荷を転送する。
基板2のドーピング密度は、1xlO〜lXl016/
C層3である。
f52図に領域IIImの不純物濃度分布を示す。
燐のドーピング量は領域工に対しては少量、領域■に対
しては多量、領域■に対してはさらに多量に行われてい
る。硼素のドーピング量は領域■において、燐のドーピ
ングに比較して浅く打ち込まれている。
第3図(a) (b)には、与えられたゲートポテンシ
ャル条件における各セル内の3つの埋め込みチャネル領
域のそれぞれのポテンシャル状態が半導体の表面からの
距離の関数として表わされている。第3図(a)はゲー
トオン時(基板に対してゲート電極lOに電圧を印加し
た状態)における領域IIIII[のポテンシャル状態
を示す。
第3図(b)はゲートオフ時(ゲート電極10に電圧を
印加しない状態)における領域工■■のポテンシャル状
態を示す。
第3図(a)(b)かられかるように、ゲートオン時に
は各領域のポテンシャルの最大値φmatの間に次の関
係が成り立つ。
φmaxII>  φmaxI>  φwax  m一
方、ゲートオフ時には次の関係が成り立つ。
φmaxm>φ厖axII>φwax I電荷転送は、
ゲート電圧(ゲート電極10に印加する電圧)がオン、
オフの状態を繰り返すことにより行われる。
第4図に各領域のポテンシャルの最大値φwaxがポテ
ンシャル井戸の階段状パターンで表されている。ゲート
オン状態の場合は、太線で示されるポテンシャル井戸パ
ターンで表され、そのパターンは領域mを始点として右
側に下がっていく3段階ポテンシャルパターンになって
おり、領域■が最低レベルになっている。一方、ゲート
オフ状態の場合は、領域工を始点として右側に下がって
いく3段階ポテンシャルパターンになっている。
例えば領域IIに蓄積される信号電荷について考えると
、ゲートオン時には領域■のφl1alが最も高くなっ
ているので、電子電荷はこの領域内に閉じ込められる。
ゲートオフになると、φwax IIおよびφ層ax 
Iは共に低下する。このとき領域mはp層領域6の反転
層によってゲートポテンシャルから遮蔽されているから
、φmat IIIは一定である。この時点で領域■の
ポテンシャルが領域■よりも高くなるから、領域■に信
号電荷が移動する。p層領域6は仮想電極を形成する。
ゲートポテンシャルを再びオン状態に引き上げると、後
述するように電荷の移動に方向性が与えられているから
、電荷は領域■から第4図の右方向の領域工を通して領
域■へと流れる。このようにして電荷転送はゲート電極
IOにパルスを印加することによって行われる。
第5図には本発明による電荷転送デバイスの他の実施例
の断面が示されている。
この実施例においては、領域IIIの埋め込みチャネル
は等しいポテンシャルに形成され、領域III上のゲー
ト電極10a 、 10bに異なった大きさの電圧を印
加することにより領域Hのポテンシャルが領域Iのポテ
ンシャルよりも大きくなるようにされている。
第6図により第1図の実施例のゲート電極10への電圧
の印加による電荷転送の動作について説明する。
各ゲートtti極はアコーディオン回路120を通して
3相のパルス発生源132 、134 、1313に順
次接続されている。セル201の領域■には電荷が蓄積
されていないものとする。まず電極201にパルスが印
加されると、電極201下部の領域IIIはポテンシャ
ルが大となり、セル202の領域mに蓄積されていた電
荷は電極101下部の領域Iを通して領域Hに移動する
0次に電極201にパルスが印加されなくなると、電極
201下部の領域IIIはポテンシャルが小となり、領
域Hのポテンシャルが領域mよりも小となるから、領域
Hに蓄積されていた電荷はセル201の領域■に移動す
る。
次に電極101は電圧を印加しない状態のままで、電極
102にパルスを印加すると、電極102下部のポテン
シャルが大となり、電極102下部の領域IIIはセル
203の領域■よりもポテンシャルが大となるから、セ
ル203の領域■に蓄積されていた電荷が電極102下
部の領域工を通して領域■に移動する。このとき、電極
+02下部の領域■はセル202の領域mよりもポテン
シャルが大となっているが、セル202の領域■に蓄積
されていた電荷は前記の動作によりセル201の領域■
に移動してしまっているから、セル202の領域■に蓄
積されている電荷が電極+02下部の領域■に入り込む
ことはない。
電極102にパルスが印加されなくなると、電極102
下部の領域IUのポテンシャルが小となり、電極102
下部の領域Hに移動していた電荷はセル202の領域m
に移動する。
同様に電極103にパルスをオンオフすることによりセ
ル204の領域mに蓄積されている電荷をセル203の
領域■に移動させる0次に同様に電極104にパルスを
オンオフすることにより、セル205の領域■に蓄積さ
れている電荷をセル204の領域■に移動させる。この
とき同時に電極101の右にあるゲート電極(図示せず
)にパルスが印加され、セル201の領域■に蓄積され
ていた電荷が他のCCl1llなど(図示せず)に転送
される。
次に電極102および電極105にパルスが印加され、
セル203の領域mに蓄積されていた電荷がセル202
の領域mに、セル20Bの領域■に蓄積されていた電荷
がセル205の領域■に、それぞれ移動する。このよう
にして順次電荷を転送する。すなわち、最初の3つの電
極に順次パルスを印加して3つの電荷を転送した後、最
初の3つの電極および次の3つの電極に順次パルスを印
加し、6つの電荷を転送する。さらにこれら8つの電極
および次の3つの電極に順次パルスを印加し、8つの電
荷を転送する。アコーディオン回路120はこのように
各電極に印加するパルスを制御する。
第7図に示すように領域12の上部にそれぞれゲート電
極を設けたものの場合には、それぞれの領域IIIの上
部の一対のゲート電極に領域工よりも領域■が大きいポ
テンシャルとなるように異なる電圧を同時に印加しても
よいし、または一対の電極に順次電圧を印加してもよい
第8図(a)(b)に本発明の電荷転送デバイスを撮像
装置として用いた場合の電荷転送および各ゲート電極に
印加するパルス電圧の例を示す。
第8図(a)のタイムチャートにおいて、時刻Oのとき
にはゲート114および113にパルスが印加され、ゲ
ー) 111 、112にはパルスが印加されていない
、したがって、セル215にM積されていた電荷Aはゲ
ー)114下部の領域Hに移動している0時刻Hにおい
てゲート112もオンとなり、時刻t2においてゲー)
114がオフとなると、ゲート114下部の領域Hに移
動していた電荷Aはゲート113下部の領域Hに移動す
る0時刻t3においてゲート111がオンとなり、時刻
t4においてゲート113がオフとなると、ゲート11
3下部の領域Hに移動していた電荷Aはゲート112下
部の領域Hに移動する。時刻計6においてゲート112
がオフとなると、ゲート112下部の領域Hに移動して
いた電荷Aはゲー) 111下部の領域Hに移動する。
さらに時刻t8においてゲー)111がオフとなると、
ゲート111下部の領域Hに移動していた電荷Aは水上
転送用CCD 302に移動する。このようにしてセル
215に蓄積されていた電荷Aを水平に1行間時に水平
転送用CCD 302に転送する。水平転送用COD 
302に転送された電荷Aは水平転送用CCD302に
より水平に転送され、水平走査期間Titに1本の走査
線の出力として出力される。
−F記の電荷Aの垂直方向への転送の間、時刻t3にお
いてゲー) 111がオンとなると同時にゲート115
がオンとなり、セル21Bの領域mに蓄積されていた電
荷Bがゲート115下部の領域Hに移動する。また、時
刻L5においてゲート114が、時刻t7においてゲー
ト113がオンとなり、時刻計8においてゲートl15
がオフとなると、ゲー)115下部の領域■に移動して
いた電荷Bがゲート114下部の領域IIに移動する。
同様にして電荷Bは水平転送用GCD 302に転送さ
れ、水平転送用CGD 302により水平に転送され、
水平走査期間T12に1本の走査線の出力として出力さ
れる。
このようにして蓄積された電荷が順次読み出される。
本実施例によれば、ゲート電極のない部分がすべて領域
mとされ、均一の不純物分布のn型領域4上にP型領域
6が形成されている。したがって、例えばゲート電極を
領域I IIの表面に形成した後、このゲート電極をマ
スクとして使用して領域■に不純物の打込みまたは拡散
を行って領域mを形成することもできる。領域■は均一
の不純物分布のn型領域4上にp型領域6を形成すれば
よいから、従来のようにゲート電極のない部分を2つの
異なる不純物分布のn型領域4としその上にp型領域を
形成するものに比較して製造が容易である。
また、ゲート電極のない部分がすべて領域■とされ、領
域IIIDIの3つのポテンシャルの異なる領域からな
るため、従来の4つの領域からなるものに比較して高密
度化することができ、撮像素子として用いる場合に解像
度が向上する。
本発明の電荷転送デバイスの製造工程の一実施例が第9
図(a)〜(d)に示されている。
まず、第5図(a)に示されるような、ドービン’j密
度2 x 10””/ cm3のp型の単結晶シリコン
基板2が使用される。このpl!1基板2の表面に酸化
法によって酸化層14を所望のHさ例えば300オング
ストロームに形成する。
次に第5図(a)に示すように酸化層14を通してリン
(P)をエネルギ200keV、線量3 x to12
/cm2で打ち込む、これにより領域工のnチャネル部
分が形成される。
次に第5図(b)に示すような領域Hの部分が開口され
たマスク22を形成し、酸化層14を通してリン(P)
をエネルギ200keV、線if x 1012/cm
2テ打ち込む。この打ち込みと第5図(a)の打ち込み
により領域■のnチャネル部分が形成される。
さらに第5図(C)に示すような領域旧の部分が開口さ
れたマスク24を形成し、酸化層14を通して1J7(
p)をエネルギ20(lkaV、 !a量3 x to
12/ cm2で打ち込む、この打ち込みと第5図(a
)(b)の打ち込みにより領域■のnチャネル部分が形
成される。
さらに第5図(d)に示すように、第5図(C)と同様
のマスク24を形成し、酸化層14を通して硼素(B)
をエネルギ40keV 、線量lXl013/C112
テ打ち込む。この打ち込みにより領域■の仮想電極とな
るp型望域6が形成される。
なお、各不純物の打ち込み後には熱処理が行われ、打ち
込み不純物がシリコン内に適切な深さまで拡散して正し
いポテンシャル分布状態が形i8れる。
このようにしてn型領域4およびp型領域6を形成した
後、領域Inの酸化層14上にゲート’、tt極10を
形成し、ゲート電極10および領域■の上面にPSGの
パッシベーション膜12を形成すれば第1図に示す電荷
転送デバイスが得られる。
なお、n型シリコン基板を材料としてp型チャネルのC
CDを製作する場合には各極性を逆にすればよい、また
、7ンチモン化インジウムやテルル化水銀カドミウムな
どのm−■、■−■化合物を含む半導体を使用してもよ
い。
効  果 本発明による電荷転送デバイスは、ゲート電極のない反
転層の形成される領域はポテンシャルが均一に形成され
ているので、不純物の打込みまたは拡散が容易であり、
製造が容易である。
また、従来のように反転層の形成される領域が2つの領
域からなるものに比較して高密度化することができる。
【図面の簡単な説明】
第1図は本発明による電荷転送デバイスの一実施例を示
す断面図、 第2図は領域工■■の不純物濃度分布を示すグラフ、 第3図(a)はゲートオン時における領域I■■のポテ
ンシャル状態を示すグラフ、 第3図(b)はゲートオフ時における領域IIImのポ
テンシャル状態を示すグラフ。 第4図は各領域のポテンシャル井戸を示すグラフ、 第5図は本発明による電荷転送デバイスの他の実施例を
示す断面図、 第6図は第1図の電荷転送デバイスの駆動回路を示す図
、 第7図は第2図の電荷転送デバイスの駆動回路を示す図
、 第8図(a)は第8図(b)の装置のタイミングチャー
ト、 第8図(b)は第1図の電荷転送デバイスを撮像素子と
して使用した装置の図、 第9図(a)〜(d)は第1図に示す電荷転送デバイス
の製造工程を示す図である。 妻部分の符号の説明 2・・・基板 4 、、、n型望域 6 、 。 10゜ 0a 0b p型領域 絶縁膜 ゲート電極 ゲート電極 ゲート電極 特許出願人 富士写真フィルム株式会社猶 −7: 劇 代 理 人 香取 孝雄 先山 隆夫 第 起 猶 ム 記 と^′ モ マ 第 キ 画 起 盪 8 面 手続補正書 (方式) %式% 1、事件の表示 昭和60年特許願第283905号 2、発明の名称 電荷転送デバイス 3、補正をする者 事件との関係  特許出願人 住 所 神奈川県南足柄市中沼210番地名 称 (5
20)富士写真フィルム株式会社4、代理人 住所〒105 東京都港区西新橋2−4−1 5月111日 7、′4正の内容 明細書第20頁第12〜15行の 「第8図(a)は、第8図(b)の装置のタイミングチ
ャート、第8図(b)は第1図の電荷転送デバイスを撮
像素子として使用した装置の図、」を 「$8図は、第1図の電荷転送デバイスを撮像素子とし
て使用した装置の電荷転送および各ゲート電極に印加す
るパルス電圧の例を示す図、」に訂正する。 5゜ 補正命令の日付 昭和62年3月31日(全送日:昭和
62年 4月29日) ごべべへ

Claims (1)

  1. 【特許請求の範囲】 1、一伝導型の半導体基板の一方の主表面に、複数のセ
    ルを含む逆伝導型の埋め込みチャネルを有し、該各セル
    の一部の半導体表面にゲート電極を形成するとともに、
    該ゲート電極の形成されない半導体表面に形成された反
    転層によって、ゲート誘導によるポテンシャル変化から
    各セルの一部が選択的に防護されている電荷転送デバイ
    スにおいて、該デバイスは、 前記各セルの反転層が形成されている領域はポテンシャ
    ルが均一に形成されるとともに前記ゲート電極の形成さ
    れた領域は少なくとも2つのポテンシャルが形成されて
    いることを特徴とする電荷転送デバイス。 2、特許請求の範囲第1項記載のデバイスにおいて、前
    記ゲート電極の形成された領域は、不純物濃度の異なる
    2つの領域からなることを特徴とする電荷転送デバイス
    。 3、特許請求の範囲第1項記載のデバイスにおいて、前
    記ゲート電極の形成された領域は、ポテンシャルが均一
    に形成されるとともに該領域に形成されたゲート電極は
    一対の電極からなることを特徴とする電荷転送デバイス
    。 4、特許請求の範囲第1項ないし第3項のいずれかに記
    載のデバイスにおいて、前記半導体基板がp型シリコン
    であり、前記埋め込みチャネルがn型伝導性を示すこと
    を特徴とする電荷転送デバイス。
JP60263905A 1985-11-26 1985-11-26 電荷転送デバイス Expired - Lifetime JPH0714047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60263905A JPH0714047B2 (ja) 1985-11-26 1985-11-26 電荷転送デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60263905A JPH0714047B2 (ja) 1985-11-26 1985-11-26 電荷転送デバイス

Publications (2)

Publication Number Publication Date
JPH02256273A true JPH02256273A (ja) 1990-10-17
JPH0714047B2 JPH0714047B2 (ja) 1995-02-15

Family

ID=17395890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60263905A Expired - Lifetime JPH0714047B2 (ja) 1985-11-26 1985-11-26 電荷転送デバイス

Country Status (1)

Country Link
JP (1) JPH0714047B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259084B1 (ko) * 1997-07-25 2000-06-15 김영환 고체촬상소자및이의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259084B1 (ko) * 1997-07-25 2000-06-15 김영환 고체촬상소자및이의제조방법

Also Published As

Publication number Publication date
JPH0714047B2 (ja) 1995-02-15

Similar Documents

Publication Publication Date Title
JPS596072B2 (ja) 電荷転送デバイス
KR970013412A (ko) 반도체소자의 제조방법
JPS63204643A (ja) 半導体記憶装置及びその製造法
JPH02256273A (ja) 電荷転送デバイス
JPS61198676A (ja) 半導体集積回路装置
JPS6384067A (ja) 半導体装置の製造方法
JPS61290753A (ja) 相補形mis半導体集積回路装置
JPH08264747A (ja) コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
CN1689167B (zh) 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法
JPS62286279A (ja) 電荷転送デバイス
JP2853786B2 (ja) 固体撮像装置の製造方法
JPS6286862A (ja) 電荷転送デバイス
JPH088348B2 (ja) 電荷転送デバイス
JPS6393149A (ja) 固体撮像装置及びその製造方法
JP2833256B2 (ja) 固体撮像装置の製造方法
JPS62179154A (ja) 電荷転送デバイス
JP2906961B2 (ja) 固体撮像装置
JPS6272165A (ja) 電荷転送デバイス
JPH0235779A (ja) 半導体装置
JPS62120018A (ja) 半導体装置の製造方法
JPH03159172A (ja) 固体撮像素子
JPS63228747A (ja) 固体撮像素子
JPH02229439A (ja) 電荷転送装置およびその駆動方法
JPS63237462A (ja) スタテイツク型半導体記憶装置およびその製造方法
JPH0414878A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term