JPH088348B2

JPH088348B2 - 電荷転送デバイス

Info

Publication number: JPH088348B2
Application number: JP1918286A
Authority: JP
Inventors: 秀樹武藤
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1986-02-01
Filing date: 1986-02-01
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPS62179155A

Description

【発明の詳細な説明】技術分野本発明は電荷転送デバイスに関し、特に各セルの一部
の半導体表面に反転層が含まれ、その反転層の仮想電極
としての働きによりセル領域をゲート誘導のポテンシャ
ル変化から防護するようにした埋め込みチャネル型単相
電荷転送デバイス（CCD）に関するものである。

背景技術単相CCDは、例えばCCDの信号チャネル上に連続的な導
体ゲート層を設けたもの知られている。この単相CCDは
表面チャネル装置、すなわち半導体表面を信号電荷パケ
ットが移動するようにしたCCDである。このような単相C
CDは通常の多層CCDに比較して信号処理能力が小さく、
大振幅のクロックパルスを必要とする欠点がある。

また、埋め込みチャネル型CCDは、半導体薄層内の誘
導チャネルの中で可動電荷の蓄積および転送が行われ
る。一般の表面移動型CCDでは通常、酸化物とシリコン
の間の界面でトラッピング効果が生じるが、埋め込みチ
ャネル型CCDではこのトラッピング効果を防ぐことがで
きるため、電荷転送効率が向上する。また、界面におけ
るキャリア分散がなくなるため、電荷転送効率も高めら
れる。その結果、従来より高い周波数での動作が可能で
ある。

このような埋め込みチャネル型の単相CCDとしてVP−C
CD（バーチャルフェイズCCD）がある。これは例えば、
多重セル型信号チャネルに含まれる各セルが４つの領域
I II III IVを有し、これらの領域内には、半導体表面
から適切な深さまで不純物の打込みまたは拡散が行わ
れ、各領域の不純物分布はそれぞれ異っている。少なく
とも領域I IIの上面にはゲート電極が設けられ、各領域
固有の不純物分布によって、ゲートオン時、ゲートオフ
時の各領域内発生最大ポテンシャルが決定される。

領域III IVの半導体表面には反転層が設けられ、この
反転層によって領域III IVがゲート電極に印加された電
圧によるポテンシャル変化から防護され、ゲート電極に
印加される電圧のオン、オフによりポテンシャルが変化
しない。したがって、ゲート電極に単相のクロック信号
を印加することにより領域I IIのポテンシャル最大値は
領域III IVの固定的ポテンシャル最大値を基準として反
復的に上下する。そして両方のゲート状態において領域
IIのポテンシャル最大値が領域Ｉより高く、領域IVのポ
テンシャル最大値が領域IIIより高く保たれているか
ら、電荷移動の方向性が得られる。

このようなVP−CCDは撮像素子として用いる場合、従
来のFT−CCDのように半導体層の全面を電荷転送用のポ
リシリコン電極により被覆しているものとは異なり、領
域I IIのみをポリシリコン電極により被覆すればよいか
ら入射光に対する感度が良い。しかし、少なくとも受光
部の半分の領域I IIがポリシリコン電極により被覆され
ているため、この部分から入射する光の感度、特に青色
光の感度が低い欠点があった。

この欠点を解消するものとして、領域I IIにpn接合ダ
イオードを接触させて配設し、pn接合ダイオードに電圧
を印加してゲート電極として使用するものが考えられ
る。このような構成とすれば、領域I IIをポリシリコン
電極により被覆しないので、この部分から入射する感度
を向上させることができる。

しかし、pn接合ダイオードを電荷転送電極としている
ため、電極の抵抗が大きくなり、高速の転送ができない
欠点があり、pn接合ダイオードの抵抗を小さくして高速
の転送を行うために、アルミなどの駆動用の電極をpn接
合ダイオードに接続して設ける必要があった。その結
果、このような駆動用の電極が受光部を覆うため開口率
が小さくなり感度が低下する欠点があった。

また、pn接合ダイオードのｐ層が領域III IVにおける
反転層と連続している場合には、pn接合ダイオードのｎ
層が特に青色光を吸収するために、pn接合ダイオードの
ｎ層の下部においては青色光の感度が低下する欠点があ
った。

さらに、基板の深部に発生した光電荷が転送チャネル
に進入してスメアを発生させる欠点もあった。

目的本発明はこのような従来技術の欠点を解消し、撮像素
子として用いる場合に、入射光に対する感度が良く、し
かも高速で駆動することのできる埋め込みチャネル型の
単相電荷転送デバイスを提供することを目的とする。

発明の開示本発明によれば、一伝導型の半導体基板の一方の主表
面に、複数のセルを含む埋め込みチャネルを有し、各セ
ルの一部に形成された反転層によって、ゲート誘導によ
るポテンシャル変化から各セルの一部が選択的に防護さ
れている電荷転送デバイスは、基板の主表面に逆伝導型
のウエルが形成され、ウエル上に埋め込みチャネルが形
成されるとともに、ウエルはその一部が深さおよび濃度
の少なくとも一方を異なるように形成され、基板および
ウエルに電荷転送用の電圧が印加されるものである。

実施例の説明次に添付図面を参照して本発明による電荷転送デバイ
スの実施例を詳細に説明する。

第１図に本発明による電荷転送デバイスのチャネル方
向の断面の一例とその断面に対して垂直な断面が示され
ている。

ｎ型シリコンの基板２にｐ型ウエル４が形成され、ｐ
型ウエル４には段差が形成されている。ｐ型ウエル４に
はｎ型領域６によりｎ型のCCDチャネルが形成されてい
る。複数のセルが互いに分離された状態でチャネルの長
手方向に伸びており、各セルは４つの領域I II III IV
を有している。ｎ型チャネルを形成するｎ型領域６は後
述するように４つの領域I II III IVごとにそれぞれ異
なった量の不純物（ドナー）が打ち込まれている。ｎ型
領域６の上部にはｐ型領域８が４つの領域I II III IV
に一様に形成されている。ｐ型領域８の厚さは0.15〜0.
7μｍ、好ましくは0.2〜0.4μｍとする。

ｐ型ウエル４は、領域I IIの下部においては薄く、領
域III IVの下部においては厚く形成されている。領域I
IIにおいては、ｎ型の基板２およびｐ型ウエル４により
形成されるpn接合ダイオードが電荷転送のためのクロッ
クルスを印加するゲート電極として使用され、基板２に
は単相のクロックパルスを印加するための電源Vsubが接
続され、ｐ型ウエル４は接地されている。

領域III IVのｎ型チャネルのポテンシャル上限値は、
打ち込まれたドナー不純物の量によって決定され、固定
されている。一方、領域I IIのｎ型チャネルのポテンシ
ャル上限値は、ｎ型基板２およびｐ型ウエル４により形
成されるダイオードに、電源から印加されるクロックパ
ルスによるゲートポテンシャルと、打ち込まれたドナー
不純物の量によって決定され、可変である。これらの４
つの領域の４つのポテンシャルによって電荷を転送す
る。

基板２のドーピング密度は、1x10¹⁴〜1x10¹⁶/cm³であ
る。また、各セルの領域I II III IVのｐ型領域８の上
面には、SiO₂の絶縁膜（図示せず）が設けられ、絶縁膜
の上面はPSGなどにより形成されるパッシベーション膜
（図示せず）により覆われている。

第３図（ａ）に領域I IIの不純物濃度分布を示す。燐
のドーピング量は領域Ｉに対して少量、領域IIに対して
は多量に行われている。硼素のドーピングは、燐のドー
ピングに比較して浅い部分および深い部分に行われてい
る。

第３図（ｂ）に領域III IVの不純物濃度分布を示す。
燐のドーピング量は領域IIIに対しては少量、領域IVに
対しては多量に行われている。領域IIIに対する燐のド
ーピング量は領域IIに比べて多量である。硼素のドーピ
ングは、燐のドーピングに比較して浅い部分および深い
部分まで行われている。領域III IV硼素の接合深さXjb
は領域I IIの深さXjaよりも深く、これにより領域III I
Vにおいては領域I IIよりもｐウエル４が深くまで形成
されている。

第４図（ａ）〜（ｄ）には、与えられたゲートポテン
シャル条件における各セル内の４つの埋め込みチャネル
領域のそれぞれのポテンシャル状態が半導体の表面から
の距離の関数として表わされている。第４図（ａ）はゲ
ートオン時（ｐ型ウエル４に対してｎ型基板２に正の比
較的大きな電圧を印加した状態）における領域I IIのポ
テンシャル状態を示す。第４図（ｂ）はゲートオン時に
おける領域III IVのポテンシャル状態を示す。第４図
（ｃ）はゲートオフ時（ｎ型基板２に比較的小さな電圧
を印加した状態）における領域I IIのポテンシャル状態
を示す。第４図（ｄ）はゲートオフ時における領域III
IVのポテンシャル状態を示す。

第４図（ａ）〜（ｄ）からわかるように、ゲートオン
時には各領域のポテンシャルの最大値φmaxの間に次の
関係が成り立つ。

φmax II＞φmax I＞φmax IV＞φmax III 一方、ゲートオフ時には次の関係が成り立つ。

φmax IV＞φmax III＞φmax II＞φmax I 電荷転送は、ゲート電圧（ｎ型基板２に印加する電
圧）がオン、オフの状態を繰り返すことにより行われ
る。

第５図に各領域のポテンシャルの最大値φmaxがポテ
ンシャル井戸の階段状パターンで表されている。ゲート
オン状態の場合は、太線で示されるポテンシャル井戸パ
ターンで表され、そのパターンは領域IIIを始点として
右側に下がっていく４段階ポテンシャルパターンになっ
ており、領域IIが最低レベルになっている。一方、ゲー
トオフ状態の場合は、領域Ｉを始点として右側に下がっ
ていく４段階ポテンシャルパターンになっている。

例えば領域IIに蓄積される信号電荷について考える
と、ゲートオン時には領域IIのφmaxが最も高くなって
いるので、電子電荷はこの領域内に閉じ込められる。ゲ
ートオフになると、φmax IIおよびφmax Iは共に低下
する。このとき領域III IVは厚く形成されたｐ型ウエル
４が反転層を形成するから、これによてゲートポテンシ
ャルから遮蔽され、φmax IIIおよびφmax IVは一定で
ある。

すなわち、ｐ型ウエル４の深さを領域III IVにおいて
領域I IIよりも深く形成しているから、ｎ型基板２にク
ロックパルスを印加した場合に、領域I IIのｐ型ウエル
４は完全に空乏化されるが、領域III IVのｐ型ウエル４
は一部しか空乏化されない。したがって、領域III IVに
おいてはｐ型ウエル４が反転層を形成し、ゲートポテン
シャルから遮蔽される。

ゲートオフの時点で領域IIIのポテンシャルが領域II
よりも高くなるから、領域IIIを通って領域IVに信号電
荷が移動する。ゲートポテンシャルを再びオン状態に引
き上げると、電荷は領域IIへと流れる。このようにして
電荷転送は、電源Vsubからｎ型基板２に単相のクロック
パルスを印加することによって行われる。

本実施例によれば、ｐ型ウエル４の深さを領域III IV
において領域I IIよりも深くしたことにより、領域I II
においては、ｎ型基板２とｐ型ウエル４により形成され
るpn接合ダイオードにクロックパルスが印加され、領域
III IVにおいははｐ型ウエル４が反転層を形成し、ゲー
トポテンシャルから遮蔽される。したがって、従来のよ
うにクロックパルスを印加するためのゲート電極を領域
I IIの表面に設ける必要がないばかりでなく、クロック
パルスを印加するためのpn接合ダイオードも領域I IIの
表面に設ける必要がない。

したがって、pn接合ダイオードをゲート電極として用
いる場合のように、抵抗を小さくするためにアルミなど
の電極を受光部に設ける必要がないから、開口率を大き
くすることができる。さらに、撮像素子として使用する
場合に入射光がゲート電極またはpn接合ダイオードのｎ
層を通過することなく直接入射するから、感度の低下を
防止でき、特に青色光の感度が向上する。

また、ｐ型ウエル４によりｎ型基板２の深部で発生し
た光電荷がｎ型チャネルに侵入するのを防ぐことができ
るから、スメアを防止することができる。

第２図には本発明の他の実施例の断面図が示されてい
る。

この実施例においては、ｐ型ウエル４は、深さが均一
であるが、領域III IVの部分が領域I IIの部分よりも不
純物濃度を高く形成されている。

この実施例によれば、ｐ型ウエル４の不純物濃度を領
域III IVにおいて領域I IIよりも濃くしたことにより、
領域I IIにおいては、ｎ型基板２とｐ型ウエル４により
形成されるpn接合ダイオードにクロックパルスが印加さ
れ、領域III IVにおいては高濃度のｐ型ウエル４が反転
層を形成し、ゲートポテンシャルから遮蔽される。

したがって、この実施例によっても第１図の実施例と
同様に、pn接合ダイオードをゲート電極として用いる場
合のように抵抗を小さくするためにアルミなどの電極を
受光部に設ける必要がないから、開口率を大きくするこ
とができる。さらに、撮像素子として使用する場合に入
射光がゲート電極またはpn接合ダイオードのｎ層を通過
することなく直接入射するから、感度の低下を防止で
き、特に青色光の感度が向上する。

なお、第１図の実施例のようにｐ型ウエル４の深さを
領域I IIと領域III IVとで異なるようにするとともに、
第２図の実施例のようにｐ型ウエル４の不純物濃度を領
域I IIと領域III IVとで異なるようにしてもよい。

第１図に示す電荷転送デバイスの製造工程の一実施例
が第６図（ａ）〜（ｈ）に示されている。

まず、第６図（ａ）に示されるように、ドーピング密
度2x10¹⁵/cm³のｎ型の単結晶シリコン基板２が使用され
る。このｎ型基板２の表面に酸化法によって酸化層20を
所望の厚さ例えば300オングストロームに形成する。

次に第６図（ａ）に示すように酸化層20を通して硼素
（Ｂ）をエネルギ100keV、線量3x10¹²/cm²で打ち込む。
これにより領域I IIの厚さのｐ型ウエル４が形成され
る。

次に第６図（ｂ）に示すように領域III IVの部分が開
口されたマスク22を形成し、酸化層20を通して硼素
（Ｂ）をエネルギ100keV、線量3x10¹²/cm²で打ち込む。
これにより第６図（ｃ）に示すように領域III IVの部分
が領域I IIの部分よりも厚いｐ型ウエル４が形成され
る。

硼素（Ｂ）の打ち込み後には熱処理が行われ、打ち込
まれた硼素（Ｂ）がシリコン内に適切な深さまで拡散し
て正しいポテンシャル分布状態が形成される。

次に第６図（ｄ）に示すように酸化層20を通してリン
（Ｐ）をエネルギ200keV、線量3x10¹²/cm²で打ち込む。
これにより領域Ｉの濃度のｎチャネル部分が形成され
る。

次に第６図（ｅ）に示すような領域IIの部分が開口さ
れたマスク24を形成し、酸化層20を通してリン（Ｐ）を
エネルギ200keV、線量1x10¹²/cm²で打ち込む。この打ち
込みと第６図（ｄ）の打ち込みにより領域IIの濃度のｎ
チャネル部分が形成される。

さらに第６図（ｆ）に示すような領域IIIの部分が開
口されたマスク26を形成し、酸化層20を通してリン
（Ｐ）をエネルギ200keV、線量3x10¹²/cm²で打ち込む。
この打ち込みと第６図（ｄ）の打ち込みにより領域III
のｎチャネル部分が形成される。

さらに第６図（ｇ）に示すような領域IVの部分が開口
されたマスク28を形成し、酸化層20を通してリン（Ｐ）
をエネルギ200keV、線量5x10¹²/cm²で打ち込む。この打
ち込みと第６図（ｄ）の打ち込みにより領域IVのｎチャ
ネル部分が形成される。

さらに第６図（ｈ）に示すように酸化層20を通して硼
素（Ｂ）をエネルギ40keV、線量1x10¹³/cm²で打ち込
む。この打ち込みによりｐ型領域６が形成される。

なお、各不純物の打ち込み後には熱処理が行われ、打
ち込み不純物がシリコン内に適切な深さまで拡散して正
いいポテンシャル分布状態が形成される。

さらに酸化層20の上面にPSGなどのパッシベーション
膜（図示せず）を形成することにより第１図に示す電荷
転送デバイスが得られる。

第２図に示す電荷転送デバイスの製造工程の一実施例
が第７図（ａ）〜（ｃ）に示されている。

まず、第７図（ａ）に示されるように、ドーピング密
度2x10¹⁵/cm³のｎ型の単結晶シリコン基板２が使用され
る。このｎ型基板２に表面に酸化法によって酸化層20を
所望の厚さ例えば300オングストロームに形成する。

次に第７図（ａ）に示すように酸化層20を通して硼素
（Ｂ）のエネルギ100keV、線量3x10¹²/cm²で打ち込む。
これにより領域I IIの濃度のｐ型ウエル４が形成され
る。

次に第７図（ｂ）に示すように領域III IVの部分が開
口されたマスク22を形成し、酸化層20を通して硼素
（Ｂ）をエネルギー200keV、線量3x10¹²/cm²で打ち込
む。この硼素（Ｂ）の打ち込みは第７図（ａ）における
硼素（Ｂ）の打ち込みよりも高エネルギーで行われる。
これにより第７図（ｃ）に示すように領域III IVの部分
が領域I IIの部分よりも高濃度のｐ型ウエル４が形成さ
れる。

硼素（Ｂ）の各打ち込み後には熱処理が行われ、打ち
込まれた硼素（Ｂ）がシリコン内に適切な深さまで拡散
して正しいポテンシャル分布状態が形成される。

その後、第６図（ｄ）〜（ｈ）と同様の工程により第
２図に示す電荷転送デバイスが得られる。

なお、いずれの製造工程においても、ｎ型シリコン基
板を材料としてｐ型チャネルのCCDを製作する場合には
各極性を逆にすればよい。また、アンチモン化インジウ
ムやテルル化水銀カドミウムなどのIII−Ｖ、II−IV化
合物を含む半導体を使用してもよい。

効果本発明によれば、クロックパルスを印加するためのゲ
ート電極をデバイスの表面に設ける必要がない。また、
pn接合ダイオードをゲート電極として用いる場合のよう
に抵抗を小さくするためにアルミなどの電極を受光部に
設ける必要もないから、開口率を大きくすることができ
る。さらに、撮像素子として使用する場合に入射光がゲ
ート電極またはpn接合ダイオードを通過することなく直
接入射するから、感度の低下を防止でき、特に青色光の
感度が向上する。

また、ウエルにより基板の深部で発生した光電荷が転
送チャネルに侵入するのを防ぐことができるから、スメ
アを防止することができる。

【図面の簡単な説明】

第１図は本発明による電荷転送デバイスの一実施例を示
す断面斜視図、第２図は本発明による電荷転送デバイスの他の実施例を
示す断面斜視図、第３図（ａ）は領域I IIの不純物濃度分布を示すグラ
フ、第３図（ｂ）は領域III IVの不純物濃度分布を示すグラ
フ、第４図（ａ）はゲートオン時における領域I IIのポテン
シャル状態を示すグラフ、第４図（ｂ）はゲートオン時における領域III IVのポテ
ンシャル状態を示すグラフ、第４図（ｃ）はゲートオフ時における領域I IIのポテン
シャル状態を示すグラフ、第４図（ｄ）はゲートオフ時における領域III IVのポテ
ンシャル状態を示すグラフ、第５図は各領域のポテンシャル井戸を示すグラフ、第６図（ａ）〜（ｈ）は第１図に示す電荷転送デバイス
の製造工程を示す図、第７図（ａ）〜（ｃ）は第２図に示す電荷転送デバイス
の製造工程の一部を示す図である。主要部分の符号の説明２……基板４……ｐ型ウエル６……ｎ型領域８……ｐ型領域 Vsub……電源

Claims

【特許請求の範囲】

【請求項１】一伝導型の半導体基板の一方の主表面に、
複数のセルを含む埋め込みチャネルを有し、該各セルの
一部に形成された反転層によって、ゲートポテンシャル
の変化から各セルの一部が選択的に防護されている電荷
転送デバイスにおいて、該デバイスは、前記基板の主表面に逆伝導型のウエルが形成され、該ウ
エル上の各セルには、不純物濃度が異なる第１ないし第
４の埋め込みチャネル領域であって、第１、第２、第３
および第４の埋め込みチャネル領域の順に前記不純物濃
度が高い第１ないし第４の埋め込みチャネル領域が形成
されるとともに、第１および第２の埋め込みチャネル領
域に対応するウエルの不純物量が、第３および第４の埋
め込みチャネル領域に対応するウエルの不純物量よりも
低くなるように、該ウエルの一部の深さおよび不純物濃
度の少なくとも一方が異なって形成され、前記基板およ
びウエルに電荷転送用の電圧が印加されることを特徴と
する電荷転送デバイス。
【請求項２】特許請求の範囲第１項に記載のデバイスに
おいて、前記半導体基板がｎ型シリコン、前記ウエルが
ｐ型シリコンであり、前記埋め込みチャネルがｎ型伝導
性を示すことを特徴とする電荷転送デバイス。