JPS62179154A - 電荷転送デバイス - Google Patents
電荷転送デバイスInfo
- Publication number
- JPS62179154A JPS62179154A JP1918186A JP1918186A JPS62179154A JP S62179154 A JPS62179154 A JP S62179154A JP 1918186 A JP1918186 A JP 1918186A JP 1918186 A JP1918186 A JP 1918186A JP S62179154 A JPS62179154 A JP S62179154A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- impurity concentration
- transfer device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000276457 Gadidae Species 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- MCMSPRNYOJJPIZ-UHFFFAOYSA-N cadmium;mercury;tellurium Chemical compound [Cd]=[Te]=[Hg] MCMSPRNYOJJPIZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は電荷転送デバイスに関し、特に各セルの一部の
半導体表面に反転層が含まれ、その反転層の仮想電極と
しての働きによりセル領域をゲート誘導のポテンシャル
変化から防護するようにした埋め込みチャネル型電荷転
送デバイス(can)に関するものである。
半導体表面に反転層が含まれ、その反転層の仮想電極と
しての働きによりセル領域をゲート誘導のポテンシャル
変化から防護するようにした埋め込みチャネル型電荷転
送デバイス(can)に関するものである。
症」口丸貨
埋め込みチャネル型CODは、半導体薄層内の誘導チャ
ネルの中で可動電荷の蓄積および転送が行われる。一般
の表面移動型CCDでは通常、酸化物とシリコンの間の
界面でトラッピング効果が生じるが、埋め込みチャネル
型CCDではこのトラッピング効果を防ぐことができる
ため、電荷転送効率が向上する。また、界面におけるキ
ャリア分散がなくなるため、電荷転送効率も高められる
。その結果、従来より高い周波数での動作が可撤である
。
ネルの中で可動電荷の蓄積および転送が行われる。一般
の表面移動型CCDでは通常、酸化物とシリコンの間の
界面でトラッピング効果が生じるが、埋め込みチャネル
型CCDではこのトラッピング効果を防ぐことができる
ため、電荷転送効率が向上する。また、界面におけるキ
ャリア分散がなくなるため、電荷転送効率も高められる
。その結果、従来より高い周波数での動作が可撤である
。
このような埋め込みチャネル型の単相CCDとしてVP
−COD (バーチセルフェイズcan )がある、こ
れは例えば、多重セル型信号チャネルに含まれる各セル
が4つの領域l11m1Vを有し、これらの領域内には
、半導体表面から適切な深さまで不純物の打込みまたは
拡散が行われ、各領域の不純物分布はそれぞれ異ってい
る。少なくとも領域IIIの上面にはゲート電極が設け
られ、各領域固有の不純物分布によって、ゲートオン時
、ゲートオフ時の各領域内発生最大ポテンシャルが法定
される。
−COD (バーチセルフェイズcan )がある、こ
れは例えば、多重セル型信号チャネルに含まれる各セル
が4つの領域l11m1Vを有し、これらの領域内には
、半導体表面から適切な深さまで不純物の打込みまたは
拡散が行われ、各領域の不純物分布はそれぞれ異ってい
る。少なくとも領域IIIの上面にはゲート電極が設け
られ、各領域固有の不純物分布によって、ゲートオン時
、ゲートオフ時の各領域内発生最大ポテンシャルが法定
される。
領域■■の半導体表面には反転層が設けられ、この反転
層によって領域■■がゲート電極に印加された電圧によ
るポテンシャル変化から防護され、ゲート電極に印加さ
れる電圧のオン、オフによりポテンシャルが変化しない
。
層によって領域■■がゲート電極に印加された電圧によ
るポテンシャル変化から防護され、ゲート電極に印加さ
れる電圧のオン、オフによりポテンシャルが変化しない
。
したがって、ゲート電極に単相のクロック信号を印加す
ることにより領域IIIのポテンシャル最大値は領域m
■の固定的ポテンシャル最大値を基準として反復的に上
下する。そして両方のゲート状態において領域Hのポテ
ンシャル最大値が領域Iより高く、領域■のポテンシャ
ル最大値が領域■より高く保たれているから、電荷移動
の方向性が得られる。
ることにより領域IIIのポテンシャル最大値は領域m
■の固定的ポテンシャル最大値を基準として反復的に上
下する。そして両方のゲート状態において領域Hのポテ
ンシャル最大値が領域Iより高く、領域■のポテンシャ
ル最大値が領域■より高く保たれているから、電荷移動
の方向性が得られる。
このようなVP−CODは1例えば前記の領域111m
■の不純物濃度をすべて異なるように設定しなければな
らないため、不純物濃度の条件設定が難しく、マスクず
れに対する余裕度が少ない欠点があった。
■の不純物濃度をすべて異なるように設定しなければな
らないため、不純物濃度の条件設定が難しく、マスクず
れに対する余裕度が少ない欠点があった。
目 的
本発明はこのような従来技術の欠点を解消し。
不純物濃度の設定が容易で、マスクずれに対する余裕度
の大きい埋め込みチャネル型の電荷転送デバイスを提供
することを目的とする。
の大きい埋め込みチャネル型の電荷転送デバイスを提供
することを目的とする。
及見立■j
本発明によれば、一伝導型の半導体基板の一方の主表面
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面に形成された反転層によ
って、ゲーT’S導によるポテンシャル変化から各セル
の一部が選択的に防護されている電荷転送デバイスは、
各セルの表面の反転層の形成されていない部分に2相の
ゲート電極を有するものである。
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面に形成された反転層によ
って、ゲーT’S導によるポテンシャル変化から各セル
の一部が選択的に防護されている電荷転送デバイスは、
各セルの表面の反転層の形成されていない部分に2相の
ゲート電極を有するものである。
衷1」1L叉」
次に添付図面を参照して本発明による電荷転送デバイス
の実施例を詳細に説明する。
の実施例を詳細に説明する。
第1図に本発明による電荷転送デバイスのチャネル方向
の断面の一例が示されている。
の断面の一例が示されている。
p型シリコンの基板2に形成されたn型領域4によりn
型のCCDチャネルが形成されている。複数のセルが互
いに分離された状態でチャネルの長手方向に伸びており
、各セルは3つの領域I■■を有している。n型チャネ
ルを形成するn型領域4は3つの領域111mにおいて
同量の不純物(ドナー)が打ち込まれている。領域工に
おいてはn型領域4の上部にp型領域6が形成されてい
る。
型のCCDチャネルが形成されている。複数のセルが互
いに分離された状態でチャネルの長手方向に伸びており
、各セルは3つの領域I■■を有している。n型チャネ
ルを形成するn型領域4は3つの領域111mにおいて
同量の不純物(ドナー)が打ち込まれている。領域工に
おいてはn型領域4の上部にp型領域6が形成されてい
る。
このp型領域6は領域工がゲート誘導によるポテンシャ
ル変化を受けないようにするための遮蔽効果を持つ仮想
電極として機能する。p型領域Bの厚さは0.15〜0
.71Lm、好ましくは0.2〜0.4 gmとする。
ル変化を受けないようにするための遮蔽効果を持つ仮想
電極として機能する。p型領域Bの厚さは0.15〜0
.71Lm、好ましくは0.2〜0.4 gmとする。
領域Iのp型領域6の上部および領域■mのn型領域4
の上部には5i02の絶縁N8が形成され。
の上部には5i02の絶縁N8が形成され。
領域■■の絶縁層8の上部にはそれぞれ電極10.12
が形成されている。電極10および12は本実施例では
ポリシリコンにより形成され、電荷転送のためのクロッ
クパルスを印加するゲート1に極として使用され、クロ
ックパルス源φ1およびφ2に接続されている。
が形成されている。電極10および12は本実施例では
ポリシリコンにより形成され、電荷転送のためのクロッ
クパルスを印加するゲート1に極として使用され、クロ
ックパルス源φ1およびφ2に接続されている。
基板2のドーピング密度は、l!10 〜1x1018
/C−である。また、各セルの上面はPSGなどにより
形成されるパッシベーション膜(図示せず)により攬わ
れでいる。
/C−である。また、各セルの上面はPSGなどにより
形成されるパッシベーション膜(図示せず)により攬わ
れでいる。
領域工のn型チャネルのポテンシャル上限値は打ち込ま
れたドナー不純物の量によって決定され、固定されてい
る。一方、領域■■のn型チャネルのポテンシャル上限
値は電極10.12に印加されるクロックパルスによる
ゲートポテンシャルと打ち込まれたドナー不純物の掛に
よって決定され、可変である。これらの3つの領域の3
つのポテンシャルによって電荷を矢印方向に転送する。
れたドナー不純物の量によって決定され、固定されてい
る。一方、領域■■のn型チャネルのポテンシャル上限
値は電極10.12に印加されるクロックパルスによる
ゲートポテンシャルと打ち込まれたドナー不純物の掛に
よって決定され、可変である。これらの3つの領域の3
つのポテンシャルによって電荷を矢印方向に転送する。
第2図にはクロックパルス源φ1およびφ2に印加する
電圧のタイミングチャートを示す、第3図には第2図の
時刻t1. t2、t3のそれぞれにおける各領域のポ
テンシャルの最大値φSamがポテンシャル井戸の階段
状パターンで表されている。
電圧のタイミングチャートを示す、第3図には第2図の
時刻t1. t2、t3のそれぞれにおける各領域のポ
テンシャルの最大値φSamがポテンシャル井戸の階段
状パターンで表されている。
時刻tlにおいては、クロックパルス源φlには15V
の電圧が印加され、クロックパルス源φ2にはIOVの
電圧が印加されている。したがって各領域のポテンシャ
ルのパターンは、第3図(a)に示すように、領域Iを
始点として右側に下がっていく3段階ポテンシャルパタ
ーンになっており、領域■が最低レベルになっている。
の電圧が印加され、クロックパルス源φ2にはIOVの
電圧が印加されている。したがって各領域のポテンシャ
ルのパターンは、第3図(a)に示すように、領域Iを
始点として右側に下がっていく3段階ポテンシャルパタ
ーンになっており、領域■が最低レベルになっている。
時刻t2においては、クロックパルス源φlには5vの
電圧が印加され、クロックパルス源φ2には0Vの電圧
が印加されている。したがって各領域のポテンシャルの
パターンは、第3図(b)に示すように、領域■を始点
として右側に下がっていく3段階ポテンシャルパターン
になっており、領域工が最低レベルになっている。
電圧が印加され、クロックパルス源φ2には0Vの電圧
が印加されている。したがって各領域のポテンシャルの
パターンは、第3図(b)に示すように、領域■を始点
として右側に下がっていく3段階ポテンシャルパターン
になっており、領域工が最低レベルになっている。
時刻t3においては、クロックパルス源φlには5vの
電圧が印加され、クロックパルス源φ2には10vの電
圧が印加されている。したがって各領域のポテンシャル
のパターンは、第3図(C)に示すように、領域■を始
点として右側に下がっていく3段階ポテンシャルパター
ンになっており、領域■が最低レベルになっている。
電圧が印加され、クロックパルス源φ2には10vの電
圧が印加されている。したがって各領域のポテンシャル
のパターンは、第3図(C)に示すように、領域■を始
点として右側に下がっていく3段階ポテンシャルパター
ンになっており、領域■が最低レベルになっている。
なお、t1〜t3のいずれの時刻においても領域■のポ
テンシャルレベルはVialに保たれている。
テンシャルレベルはVialに保たれている。
例えば領域■に蓄積される信号電荷について考えると、
時刻E1においては領域mのポテンシャルが最も低くな
っているので、信号電荷は領域■に閉じ込められる0時
刻t2になると、領域■■のポテンシャルがともに高く
なる。このとき領域Iはp要領域6の反転層によってゲ
ートポテンシャルから遮蔽されているから、ポテンシャ
ルは一定である。この時点で領域Iのポテンシャルが領
域■よりも低くなるから、領域■に蓄積されていた電荷
は領域Iに移動する。
時刻E1においては領域mのポテンシャルが最も低くな
っているので、信号電荷は領域■に閉じ込められる0時
刻t2になると、領域■■のポテンシャルがともに高く
なる。このとき領域Iはp要領域6の反転層によってゲ
ートポテンシャルから遮蔽されているから、ポテンシャ
ルは一定である。この時点で領域Iのポテンシャルが領
域■よりも低くなるから、領域■に蓄積されていた電荷
は領域Iに移動する。
時刻t3になると、領域Hのポテンシャルが低くなる。
このときも領域Iはp要領域6の反転層によってゲート
ポテンシャルから遮蔽されているから、ポテンシャルは
一定である。この時点で領域Hのポテンシャルが領域I
よりも低くなるから、領域Iにある電荷が領域■に移動
する。
ポテンシャルから遮蔽されているから、ポテンシャルは
一定である。この時点で領域Hのポテンシャルが領域I
よりも低くなるから、領域Iにある電荷が領域■に移動
する。
本実施例によれば、2相のゲート電極10.12にクロ
ックパルスを印加して電荷を転送するから、単相のゲー
ト電極にクロックパルスを印加して電荷を転送するもの
と異なり、ゲート電極10.12の下部の領域■■を必
ずしも異なる不純物濃度にする必要がないから、不純物
濃度の設定が容易である。
ックパルスを印加して電荷を転送するから、単相のゲー
ト電極にクロックパルスを印加して電荷を転送するもの
と異なり、ゲート電極10.12の下部の領域■■を必
ずしも異なる不純物濃度にする必要がないから、不純物
濃度の設定が容易である。
なお、領域■■の不純物濃度を異なるものとしてもよく
、その場合には領域■■の不純物濃度に応じてゲート電
pj10.12に印加する電圧の大きさを変化させれば
よい、したがって、ゲート電極10、12の下部の領域
■■の不純物濃度の設定幅が広く、不純物濃度の設定が
容易である。
、その場合には領域■■の不純物濃度に応じてゲート電
pj10.12に印加する電圧の大きさを変化させれば
よい、したがって、ゲート電極10、12の下部の領域
■■の不純物濃度の設定幅が広く、不純物濃度の設定が
容易である。
さらに、p型頭域Bの下部のn型領域4が、従来のよう
に2つの異なった不純物濃度の領域により構成されるも
のと異なり、本実施例では1つの不純物濃度で、しかも
領域■■と同一の不純物濃度にされている。したがって
、本実施例ではすべてのn型領域の不純物濃度が同一で
あるから不純物濃度の設定が容易である。
に2つの異なった不純物濃度の領域により構成されるも
のと異なり、本実施例では1つの不純物濃度で、しかも
領域■■と同一の不純物濃度にされている。したがって
、本実施例ではすべてのn型領域の不純物濃度が同一で
あるから不純物濃度の設定が容易である。
なお、領域Iの不純物濃度を領域■■と異なる濃度に設
定してもよく、この場合にも領域工■■の不純物濃度に
応じてゲート電極1O112に印加する電圧の大きさを
変化させればよい、したがって、ゲート電極10.12
の下部の領域IIImの不純物濃度の設定幅が広く、不
純物濃度の設定が容易である。
定してもよく、この場合にも領域工■■の不純物濃度に
応じてゲート電極1O112に印加する電圧の大きさを
変化させればよい、したがって、ゲート電極10.12
の下部の領域IIImの不純物濃度の設定幅が広く、不
純物濃度の設定が容易である。
また、後述するように、領域工のnチャネル部分および
p層領域8の形成のためのイオンの打ち込みが、ゲート
電極10.12を領域Iの部分が開口されたマスクとし
て用いて、セルファラインにより形成することができる
ため、マスクを用いてイオンの打ち込みを行うものに比
較してマスクずれの余裕度が大きい。
p層領域8の形成のためのイオンの打ち込みが、ゲート
電極10.12を領域Iの部分が開口されたマスクとし
て用いて、セルファラインにより形成することができる
ため、マスクを用いてイオンの打ち込みを行うものに比
較してマスクずれの余裕度が大きい。
本発明の電荷転送デバイスの製造工程の一実施例が第4
図(a)〜(C)に示されている。
図(a)〜(C)に示されている。
まず、第4図(a)に示されるような、ドーピング密度
2 x 1015/ cm3のp型の単結晶シリコン基
板2が使用される。このP型基板2の表面に酸化法によ
ってSin!の絶縁層8を所望の厚さ例えば300オン
グストロームに形成する。
2 x 1015/ cm3のp型の単結晶シリコン基
板2が使用される。このP型基板2の表面に酸化法によ
ってSin!の絶縁層8を所望の厚さ例えば300オン
グストロームに形成する。
次に第4図(a)に示すように絶縁層8を通してり7
(P)をエネルギ200keV、線量2 ! 1012
/ cta2で打ち込む、これにより領域■mのnチャ
ネル部分が形成される。
(P)をエネルギ200keV、線量2 ! 1012
/ cta2で打ち込む、これにより領域■mのnチャ
ネル部分が形成される。
次に、絶縁層8上に多結晶シリコン層を形成し、フォト
レジストを用いてプラズマエツチングし、第4図(b)
に示すようにゲート電極10.12を形成する。
レジストを用いてプラズマエツチングし、第4図(b)
に示すようにゲート電極10.12を形成する。
次に第4図(b)に示すように、ゲート電極10.12
を領域工の部分が開口されたマスクとして用いて絶縁層
8を通してリン(P)をエネルギ20QkeV、線i
1 x 1012/ c■2で打ち込む。この打ち込み
と第4図(a)の打ち込みにより領域工のnチャネル部
分が形成される。
を領域工の部分が開口されたマスクとして用いて絶縁層
8を通してリン(P)をエネルギ20QkeV、線i
1 x 1012/ c■2で打ち込む。この打ち込み
と第4図(a)の打ち込みにより領域工のnチャネル部
分が形成される。
さらに第4図(C)に示すように絶縁層8を通して硼素
(B)をエネルギ40keV 、線41xlO”’/
c+*2で打ち込む、この打ち込みにより領域工の仮想
電極となるp型頭域6が形成される。
(B)をエネルギ40keV 、線41xlO”’/
c+*2で打ち込む、この打ち込みにより領域工の仮想
電極となるp型頭域6が形成される。
このようにして第1図に示す電荷転送デバイスが製造さ
れる。なお、各不純物の打ち込み後には熱処理が行われ
、打ち込み不純物がシリコン内に適切な深さまで拡散し
て正しいポテンシャル分布状態が形成される。
れる。なお、各不純物の打ち込み後には熱処理が行われ
、打ち込み不純物がシリコン内に適切な深さまで拡散し
て正しいポテンシャル分布状態が形成される。
本実施例の製造方法によれば、領域Iのnチャネル部分
およびp型頭域6の形成のためのイオンの打ち込みが、
ゲー)?l1J4i1Q、12を領域工の部分が開口さ
れたマスクとして用いて、セルファラインにより形成す
るため、フォトレジストマスクを用いてイオンの打ち込
みを行うものに比較してマスクずれの余裕度が大きい。
およびp型頭域6の形成のためのイオンの打ち込みが、
ゲー)?l1J4i1Q、12を領域工の部分が開口さ
れたマスクとして用いて、セルファラインにより形成す
るため、フォトレジストマスクを用いてイオンの打ち込
みを行うものに比較してマスクずれの余裕度が大きい。
また、n型シリコン基板を材料としてp型チャネルのC
ODを製作する場合には各極性を逆にすればよい、また
、アンチモン化インジウムやテルル化水銀カドミウムな
どの■−v、II−IT化合物を含む半導体を使用して
もよい。
ODを製作する場合には各極性を逆にすればよい、また
、アンチモン化インジウムやテルル化水銀カドミウムな
どの■−v、II−IT化合物を含む半導体を使用して
もよい。
級−1
本発明によれば、2相のゲート電極にクロックパルスを
印加して電荷を転送するから、ゲート電極の下部の領域
の不純物濃度の設足輻が広く、不純物濃度の設定が容易
である。
印加して電荷を転送するから、ゲート電極の下部の領域
の不純物濃度の設足輻が広く、不純物濃度の設定が容易
である。
また、イオンの打ち込みが、ゲート電極をマスクとして
用いて、セルファラインにより行われるため、フォトレ
ジストマスクを用いてイオンの打ち込みを行うものに比
較してマスクずれの余裕度が大きく、製造が容易である
。
用いて、セルファラインにより行われるため、フォトレ
ジストマスクを用いてイオンの打ち込みを行うものに比
較してマスクずれの余裕度が大きく、製造が容易である
。
第1図は本発明による電荷転送デバイスの一実施例を示
す断面図、 第2図は第1図のデバイスのクロックパルス源φlφ2
に印加する電圧の一例を示すタイミングチャート、 第3図(a)は時刻t1における領域I■■のポテンシ
ャル状態を示すグラフ。 第3図(b)は時刻t2における領域InIIIのポテ
ンシャル状態を示すグラフ、 第3図(c)は時刻t3における領域l11111のポ
テンシャル状態を示すグラフ、 第4図(a)〜(C)は第1図に示す電荷転送デバイス
の製造工程を示す図である。 −部 の −の説 2、、、、基板 4・・・、n型領域 e 、、、、p型頭域 8、、、、絶縁層 10.12 、 、ゲート電極 φ1.φ2 、クロックパルス源 基1図 #2■ ど、 g、 tJ 第3図 尾4凹 手続補正書 昭和61年12月22日
す断面図、 第2図は第1図のデバイスのクロックパルス源φlφ2
に印加する電圧の一例を示すタイミングチャート、 第3図(a)は時刻t1における領域I■■のポテンシ
ャル状態を示すグラフ。 第3図(b)は時刻t2における領域InIIIのポテ
ンシャル状態を示すグラフ、 第3図(c)は時刻t3における領域l11111のポ
テンシャル状態を示すグラフ、 第4図(a)〜(C)は第1図に示す電荷転送デバイス
の製造工程を示す図である。 −部 の −の説 2、、、、基板 4・・・、n型領域 e 、、、、p型頭域 8、、、、絶縁層 10.12 、 、ゲート電極 φ1.φ2 、クロックパルス源 基1図 #2■ ど、 g、 tJ 第3図 尾4凹 手続補正書 昭和61年12月22日
Claims (1)
- 【特許請求の範囲】 1、一伝導型の半導体基板の一方の主表面に、複数のセ
ルを含む逆伝導型の埋め込みチャネルを有し、該各セル
の一部の半導体表面に形成された反転層によって、ゲー
ト誘導によるポテンシャル変化から各セルの一部が選択
的に防護されている電荷転送デバイスにおいて、該デバ
イスは、 前記各セルの表面の反転層の形成されていない部分に2
相のゲート電極を有することを特徴とする電荷転送デバ
イス。 2、特許請求の範囲第1項記載のデバイスにおいて、前
記埋め込みチャネルは、前記ゲート電極下部の部分が同
一の不純物濃度に形成されていることを特徴とする電荷
転送デバイス。 3、特許請求の範囲第2項記載のデバイスにおいて、前
記埋め込みチャネルは、前記反転層下部の部分が前記ゲ
ート電極下部の部分と同一の不純物濃度に形成されてい
ることを特徴とする電荷転送デバイス。 4、特許請求の範囲第1項記載のデバイスにおいて、前
記半導体基板がp型シリコンであり、前記埋め込みチャ
ネルがn型伝導性を示すことを特徴とする電荷転送デバ
イス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1918186A JPS62179154A (ja) | 1986-02-01 | 1986-02-01 | 電荷転送デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1918186A JPS62179154A (ja) | 1986-02-01 | 1986-02-01 | 電荷転送デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62179154A true JPS62179154A (ja) | 1987-08-06 |
Family
ID=11992168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1918186A Pending JPS62179154A (ja) | 1986-02-01 | 1986-02-01 | 電荷転送デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62179154A (ja) |
-
1986
- 1986-02-01 JP JP1918186A patent/JPS62179154A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4229752A (en) | Virtual phase charge transfer device | |
EP0580213A1 (en) | High voltage transistor having edge termination utilizing trench technology | |
JPS6446981A (en) | Semiconductor device | |
CN101536163A (zh) | 电荷平衡场效应晶体管 | |
US3996600A (en) | Charge coupled optical scanner with blooming control | |
EP0071335A2 (en) | Field effect transistor | |
US4713329A (en) | Well mask for CMOS process | |
EP0350091A2 (en) | Tilted channel charge-coupled device | |
US6111279A (en) | CCD type solid state image pick-up device | |
JPS55151363A (en) | Mos semiconductor device and fabricating method of the same | |
JPS61198676A (ja) | 半導体集積回路装置 | |
JPS5632764A (en) | Charge coupled device | |
JPS62179154A (ja) | 電荷転送デバイス | |
US4998156A (en) | Structure for a complementary-symmetry COMFET pair | |
JPH06216161A (ja) | 狭いチャネル効果をもつ擬似2相電荷結合素子 | |
US4231810A (en) | Process for producing bi-polar charge coupled devices by ion-implantation | |
JPH0714050B2 (ja) | 電荷転送デバイス | |
JPS61179574A (ja) | 電荷結合素子 | |
GB1322110A (en) | Charge-coupled device | |
JPS6380561A (ja) | 相補型半導体装置の製造方法 | |
JPH0714049B2 (ja) | 電荷転送デバイス | |
JPH0714047B2 (ja) | 電荷転送デバイス | |
US4567640A (en) | Method of fabricating high density CMOS devices | |
JPS6286862A (ja) | 電荷転送デバイス | |
JPS639968A (ja) | 静電誘導トランジスタイメ−ジセンサの素子分離法 |