CN1689167B - 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法 - Google Patents

绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法 Download PDF

Info

Publication number
CN1689167B
CN1689167B CN038239353A CN03823935A CN1689167B CN 1689167 B CN1689167 B CN 1689167B CN 038239353 A CN038239353 A CN 038239353A CN 03823935 A CN03823935 A CN 03823935A CN 1689167 B CN1689167 B CN 1689167B
Authority
CN
China
Prior art keywords
diffusion layer
effect transistor
igfet
gate field
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038239353A
Other languages
English (en)
Other versions
CN1689167A (zh
Inventor
吉田宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1689167A publication Critical patent/CN1689167A/zh
Application granted granted Critical
Publication of CN1689167B publication Critical patent/CN1689167B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种其中几乎不产生快门台阶且几乎不发生穿通和注入的绝缘栅场效应晶体管、一种使用此类晶体管的固态摄像装置、以及用于制造它们的方法。该绝缘栅场效应晶体管(30)是这样的：栅极绝缘膜(31)形成在半导体衬底(11)上，栅极(32)形成在栅极绝缘膜(31)上，且源极区域(33)和漏极区域(34)形成在栅极(31)两侧的半导体衬底(11)中。该晶体管(30)包括P型第一扩散层(12)和P型第二扩散层(13)，该第一扩散层(12)形成在半导体衬底(11)中比形成源极和漏极区域(33，34)更深的位置处，且该第二扩散层(13)形成在半导体衬底(11)中比形成第一扩散层(12)更深的位置处且具有比第一扩散层(12)更高的浓度。构成固态摄像装置的输出电路且形成在半导体衬底中的绝缘栅场效应晶体管的部分或全部可以是这种类型的。

Description

绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法
技术领域
本发明涉及一种绝缘栅场效应晶体管及其制造方法，以及一种摄像装置及其制造方法，本发明尤其涉及防止发生穿通和注入的一种绝缘栅场效应晶体管及其制造方法，以及一种摄像装置及其制造方法。
背景技术
通常，形成CCD摄像元件的输出电路的MOS和MONOS晶体管使用耗尽背栅极(depleted back gate)来获得高增益。
下面将参照图9的示意性截面结构图描述惯常所知的形成CCD(电荷耦合型)摄像元件的输出电路的驱动晶体管。如图9所示，栅极32形成在N型半导体衬底11上，在N型半导体衬底11和栅极32之间设置有栅极绝缘膜31。P型的源极区域33和漏极区域34形成在栅极32两侧的半导体衬底11中。此外，在半导体衬底11中比源极区域33和漏极区域34更深的位置处形成P+型扩散层22。驱动晶体管300就这样形成了。
下面将参照图10的电势图描述驱动晶体管300的沟道下方的电势。如图10所示，驱动晶体管300具有耗尽背栅极以获得如源极跟随器型的输出电路那样的高增益。
接着将参照图11的示意性截面结构图描述惯常所知的CCD摄像装置的输出电路的恒流晶体管。如图11所示，栅极42形成在N型半导体衬底11上，在N型半导体衬底11和栅极42之间设置有栅极绝缘膜41。P型的源极区域43和漏极区域44形成在栅极42两侧的半导体衬底11中。在半导体衬底11中在源极区域43和漏极区域44之间形成N+型扩散层45，在栅极42一侧留有半导体衬底11的一区域。而且，在半导体衬底11中在比源极区域43和漏极区域44更深的位置处形成P+型扩散层22。恒流晶体管400就这样形成了。
下面将参照图12的电势图描述恒流晶体管400的沟道下方的电势。如图12所示，恒流晶体管400的背栅极处于一种所谓的中性状态(零电势状态)。除了恒流晶体管400因为不需要增益而具有中性背栅极之外，还有一种具有耗尽背栅极的恒流晶体管400。在图10所示的驱动晶体管300的电势和图12所示的恒流晶体管400的电势之间的比较表明，考虑到增益和频率特性，为了获得最优工作点，沟道电势是不同的，上述比较还表明耦合电容不同。
而且，在衬底和沟道间的耦合电容方面，驱动晶体管和恒流晶体管彼此不同。图13的电势图示出了使用电子快门时驱动晶体管300的沟道下方的电势，而图14的电势图示出了使用电子快门时恒流晶体管400的沟道下方的电势，两图表明背栅极对沟道的影响看起来不同。当在这种状态下使用电子快门时，输出电路的工作点有所不同，因此发生了“快门台阶(shutter step)”，这是指在所摄制图像的质量中的台阶状水平差。
此外，CCD摄像装置中包含的诸如MOS晶体管、MONOS晶体管等的绝缘栅场效应晶体管多种多样，因此有各种各样形式的工作点和沟道电势。例如，有一种为一定目的需要高增益特性的晶体管，例如具有图11所示的类似结构的复位栅极(reset gate)。图15为电势图，示出了在使用电子快门时此类常规复位栅极晶体管的沟道下方的电势。图中，由虚线表示的电势曲线是在使用电子快门之前的电势曲线，而由实线表示的电势曲线是使用电子快门之后的电势曲线。在使用电子快门之后，由于电势差减小了，因此往往发生从沟道到衬底的穿通或者从衬底到沟道的注入。
不过，考虑到增益和频率特性，摄像装置的输出电路中的源极跟随器驱动晶体管和恒流晶体管在背栅极的电势上彼此不同，以便获得最优工作点。因此，当使用电子快门时，发生了一种现象，其中由于驱动晶体管和恒流晶体管之间在背栅极效应的差异，所以输出电平有所不同(以下简称“快门台阶”)，而且在摄制的图像质量中往往会出现台阶状输出差异这一问题。
此外，为了获得更高的增益，近来已经提高了恒流晶体管的沟道电势，因此往往发生从沟道到衬底的穿通。此外，在CCD摄像装置中已经包含了各种各样的诸如偏置电路等的电路。根据用途，形成这些电路的一些复位栅极和晶体管具有耗尽背栅极以获得高增益。这些晶体管往往也导致穿通和从衬底发生的注入。
本发明的一个目的是提供一种绝缘栅场效应晶体管、一种使用该绝缘栅场效应晶体管的摄像装置，及制造它们的方法，它们能够抑制快门台阶的发生以及抑制穿通和注入的发生。
发明内容
本发明是为了解决上述问题而做出的一种绝缘栅场效应晶体管及其制造方法以及一种摄像装置及其制造方法。
根据本发明，提供了一种绝缘栅场效应晶体管，其具有半导体衬底上的栅极以及在半导体衬底和栅极之间设置的栅极绝缘膜，还具有在栅极两侧的半导体衬底中形成的源极区域和漏极区域，该绝缘栅场效应晶体管包括：在半导体衬底中比源极区域和漏极区域更深的位置处形成的P型第一扩散层；以及在半导体衬底中比第一扩散层更深的位置处形成并具有比第一扩散层更高浓度的P型第二扩散层。
由于该绝缘栅场效应晶体管在半导体衬底中比第一扩散层更深的位置处具有比第一扩散层更高浓度的P型第二扩散层，因此可以在半导体衬底的深处形成中性电势状态。因此，减少了电荷的运动，从而降低了发生穿通和注入的趋势。
根据本发明，提供了一种制造绝缘栅场效应晶体管的方法，该绝缘栅场效应晶体管具有半导体衬底上的栅极，在半导体衬底和栅极之间设置的栅极绝缘膜，还具有在栅极两侧的半导体衬底中形成的源极区域和漏极区域，该方法包括：用于预先在半导体衬底中比在半导体衬底中形成源极区域和漏极区域的区域更深的位置处形成P型第一扩散层的步骤；以及用于预先在半导体衬底中比第一扩散层更深的位置处形成具有比第一扩散层更高浓度的P型第二扩散层的步骤。
由于该制造绝缘栅场效应晶体管的方法在半导体衬底中比第一扩散层更深的位置处形成比第一扩散层更高浓度的P型第二扩散层，因此可以在半导体衬底中的深处形成中性电势状态。这样一来，可以制造减少电荷移动并从而降低发生穿通和注入的趋势的绝缘栅场效应晶体管。
根据本发明，提供了一种电荷耦合型摄像装置中的摄像装置，其中在摄像装置中形成输出电路及形成在半导体衬底中的绝缘栅场效应晶体管的部分或全部包括：在半导体衬底中比该绝缘栅场效应晶体管的每一源极区域和每一漏极区域更深的位置处形成的P型第一扩散层；以及在半导体衬底中比第一扩散层更深的位置处形成并具有比第一扩散层更高浓度的P型第二扩散层。
由于该摄像装置使用根据本发明的绝缘栅场效应晶体管作为形成输出电路且形成在半导体衬底中的绝缘栅场效应晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，该绝缘栅场效应晶体管也不会改变在衬底深处的中性电势状态。因此电荷对沟道的影响受到抑制。
根据本发明，提供了一种在制造电荷耦合型摄像装置的方法中的制造摄像装置的方法，对于形成在摄像装置中的输出电路的绝缘栅场效应晶体管的部分或全部，在形成它们的时候，该方法执行以下步骤：用于预先在形成该绝缘栅场效应晶体管的半导体衬底中、比形成驱动晶体管和恒流晶体管的每一源极区域和每一漏极区域的区域更深的位置处形成P型第一扩散层的步骤；以及用于预先在半导体衬底中在比第一扩散层更深的位置处形成具有比第一扩散层更高浓度的P型第二扩散层的步骤。
由于该制造摄像装置的方法通过根据本发明的绝缘栅场效应晶体管形成了形成该摄像装置的输出电路的绝缘栅场效应晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，形成输出电路的绝缘栅场效应晶体管也不会改变在衬底深处的中性电势状态。因此电荷对沟道的影响受到抑制。
附图说明
图1是根据本发明的绝缘栅场效应晶体管的第一实施例的示意性截面结构图；
图2是第一实施例所述的绝缘栅场效应晶体管沟道下方的电势曲线图；
图3是根据本发明的绝缘栅场效应晶体管的第二实施例的示意性截面结构图；
图4是第二实施例所述的绝缘栅场效应晶体管沟道下方的电势曲线图；
图5(1)是CCD摄像装置的整体示意图，(2)是输出电路示意图，其示出了根据本发明的摄像装置的实施例；
图6是根据该摄像装置的实施例的驱动晶体管沟道下方的电势曲线图；
图7是根据该摄像装置的实施例的恒流晶体管沟道下方的电势曲线图；
图8是根据本发明的制造摄像装置的方法的实施例的工艺流程图；
图9是常规摄像装置的输出电路中使用的驱动晶体管的示意性截面结构图；
图10是示出常规驱动晶体管沟道下方电势的电势图；
图11是常规摄像装置的输出电路中使用的恒流晶体管的示意性截面结构图；
图12是示出常规恒流晶体管沟道下方的电势的电势图；
图13是示出在使用电子快门时常规驱动晶体管沟道下方的电势的电势图；
图14是示出在使用电子快门时常规恒流晶体管沟道下方的电势的电势图；以及
图15是示出在使用电子快门时常规复位栅极晶体管沟道下方的电势的电势图。
具体实施方式
下面将参照图1的示意性截面结构图描述根据本发明的绝缘栅场效应晶体管的第一实施例。
如图1所示，栅极32形成在N型半导体衬底11上，在N型半导体衬底11和栅极32之间设置有栅极绝缘膜31。P型的源极区域33和漏极区域34形成在栅极32两侧的半导体衬底11中。
此外，在半导体衬底11中在比源极区域33和漏极区域34更深的位置处形成P+型第一扩散层12。该第一扩散层12在距半导体衬底11的表面0.6μm或更小的深度处，优选地在0.15μm或更大且0.45μm或更小的深度处，具有峰值杂质浓度。第一扩散层12的杂质浓度为1×1016/cm3或更大且6×1016/cm3或更小，优选地为1.5×1016/cm3或更大且3×1016/cm3或更小。
进一步，在半导体衬底11中在比第一扩散层12更深的位置处形成比第一扩散层12浓度更高的P++型第二扩散层13。该第二扩散层13在距半导体衬底11的表面3μm或更大的深度处，优选在3.5μm或更大且4.5μm或更小的深度处，具有峰值杂质浓度。第二扩散层13的杂质浓度为1.5×1016/cm3或更大且6×1016/cm3或更小，优选为2×1016/cm3或更大且4×1016/cm3或更小。这样就形成了绝缘栅场效应晶体管30。该绝缘栅场效应晶体管30能够在摄像装置的输出电路中被用作驱动晶体管。
接着，将参考图2的电势图描述根据第一实施例的绝缘栅场效应晶体管的电势。
由于该绝缘栅场效应晶体管30在半导体衬底中比第一扩散层更深的位置处具有比第一扩散层更高浓度的P型第二扩散层，因此可以在半导体衬底(衬底)11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)，如图2所示。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。在此类晶体管被用作摄像装置的源极跟随器型信号电流放大器电路的驱动晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此电荷对沟道的影响受到抑制。
接着将参照图3的示意性截面结构图描述根据本发明的绝缘栅场效应晶体管的第二实施例。
如图3所示，栅极42形成在N型半导体衬底11上，在N型半导体衬底11和栅极42之间设置有一栅极绝缘膜41。P型的源极区域43和漏极区域44形成在栅极42两侧的半导体衬底11中。此外，在半导体衬底11中在源极区域43和漏极区域44之间形成N+型扩散层45，在栅极42一侧留有半导体衬底11的一区域。
进一步，在半导体衬底11中在比源极区域43和漏极区域44更深的位置处形成P+型第一扩散层12。该第一扩散层12在距半导体衬底11的表面0.6μm或更小的深度处，优选地在0.15μm或更大且0.45μm或更小的深度处，具有峰值杂质浓度。第一扩散层12的杂质浓度为1×1016/cm3或更大且6×1016/cm3或更小，优选地为1.5×1016/cm3或更大且3×1016/cm3或更小。
进一步，在半导体衬底11中在比第一扩散层12更深的位置处形成比第一扩散层12浓度更高的P++型第二扩散层13。该第二扩散层13在距半导体衬底11的表面3μm或更大的深度处，优选地在3.5μm或更大且4.5μm或更小的深度处，具有峰值杂质浓度。第二扩散层13的杂质浓度为1.5×1016/cm3或更大且6×1016/cm3或更小，优选地为2×1016/cm3或更大且4×1016/cm3或更小。这样就形成了绝缘栅场效应晶体管40。该绝缘栅场效应晶体管40能够被用作摄像装置的输出电路中的恒流晶体管或复位栅极晶体管。
下面将参考图4的电势图描述根据第二实施例的绝缘栅场效应晶体管的电势。
由于该绝缘栅场效应晶体管40在半导体衬底中在比第一扩散层更深位置处具有比第一扩散层更高浓度的P型第二扩散层，因此可以在半导体衬底(衬底)11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)，如图4所示。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。在此类晶体管被用作摄像装置的源极跟随器型信号电流放大器电路的驱动晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此电荷对沟道的影响受到抑制。
在形成CCD摄像元件中所包含的所有电路的MOS和MONOS晶体管中，可以应用参照图1和图3描述的绝缘栅场效应晶体管。
下面将参照图1的制造工艺截面图描述根据本发明的制造绝缘栅场效应晶体管的方法的第一实施例。
如图1所示，在于半导体衬底11上形成栅极绝缘膜31和栅极32以及于半导体衬底11中形成P型源极区域33和漏极区域34之前，先执行如下两个步骤。
在第一步骤中，在比形成P型源极区域33和漏极区域34更深的位置处用P型杂质掺杂半导体衬底11，形成第一扩散层12。该第一扩散层12如此形成，以使其在距半导体衬底11的表面0.6μm或更小的深度处，优选地在0.15μm或更大且0.45μm或更小的深度处，具有峰值杂质浓度。第一扩散层12的杂质浓度为1×1016/cm3或更大且6×1016/cm3或更小，优选地为1.5×1016/cm3或更大且3×1016/cm3或更小。半导体衬底11的掺杂例如通过离子注入法完成。适当设定掺杂时的剂量、注入能量等以便获得该峰值杂质浓度的位置和该杂质浓度。
在第二步骤中，在半导体衬底11中在比第一扩散层12更深的位置处形成比第一扩散层12浓度更高的P++型第二扩散层13。该第二扩散层13如此形成，以使其在距半导体衬底11的表面3μm或更大的深度处，优选地在3.5μm或更大且4.5μm或更小的深度处，具有峰值杂质浓度。第二扩散层13的杂质浓度为1.5×1016/cm3或更大且6×1016/cm3或更小，优选地为2×1016/cm3或更大且4×1016/cm3或更小。半导体衬底11的掺杂例如通过离子注入法完成。适当设定掺杂时的剂量、注入能量等以便获得该峰值杂质浓度的位置和该杂质浓度。举例来说，掺杂可以通过以3MeV或更高的高能量和1×1012/cm2或更高的剂量注入P型杂质(例如硼(B+)或二氟化硼(BF2 +))实现。
尔后，利用通用的晶体管形成技术在半导体衬底11之上和之内形成栅极绝缘膜31和栅极32，以及P型源极区域33和漏极区域34。顺便说一句，可以首先执行用于形成第一扩散层12的第一步骤和用于形成第二扩散层13的第二步骤中的任一个。
由于制造该绝缘栅场效应晶体管30的方法在半导体衬底中在比第一扩散层12更深的位置处形成具有比第一扩散层12更高浓度的P++型第二扩散层13，因此可以在半导体衬底11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。在此类晶体管被用作摄像装置的源极跟随器型信号电流放大器电路的驱动晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此电荷对沟道的影响受到抑制。
下面将参照图3的制造工艺截面图描述根据本发明的制造绝缘栅场效应晶体管的方法的第二实施例。
如图3所示，在制造绝缘栅场效应晶体管40的方法中，如第一实施例那样，执行第一步骤，在比半导体衬底11中形成的P型源极区域43和漏极区域44更深的位置处用P型杂质掺杂半导体衬底11形成第一扩散层12；执行第二步骤，在半导体衬底11中在比第一扩散层12更深的位置处形成比第一扩散层12浓度更高的P++型第二扩散层13。尔后，在半导体衬底11中在源极区域43和漏极区域44之间，在比第一扩散层12更浅的位置处形成N型扩散层45，在半导体衬底11的表面一侧保留半导体衬底11的一区域。顺便提一句，形成第一扩散层12、第二扩散层13和N型扩散层45的顺序是一个例子；任一个扩散层都可以首先形成，且这些扩散层可以以任何顺序形成。尔后，就能够利用通用的晶体管形成技术在半导体衬底11上形成栅极绝缘膜41和栅极42，以及P型源极区域43和漏极区域44了。
由于制造该绝缘栅场效应晶体管40的方法在半导体衬底中在比第一扩散层12更深的位置处形成具有比第一扩散层12更高浓度的P++型第二扩散层13，因此可以在半导体衬底11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。在此类晶体管被用作摄像装置的源极跟随器型信号电流放大器电路的恒流晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此电荷对沟道的影响受到抑制。
下面将参照图5中的示出CCD摄像装置的整体的图(1)和输出电路图(2)以及图1和图3，描述根据本发明的摄像装置的实施例。
如图5所示，摄像装置1大致包括：光接收单元4；水平寄存器5；以及输出电路单元6。光接收单元4包括以矩阵形式排列的光接收传感器2和设置得与每一列光接收传感器相邻的垂直寄存器3。当光进入摄像装置1时，光由光接收单元4的光接收传感器2转换为电信号。电信号通过垂直寄存器3和水平寄存器5从输出电路6被输出。图中的箭头示出了信号转移的方向。
如图(2)所示，该输出电路6是一种源极跟随器型信号电流放大器电路。源极跟随器型信号电流放大器电路中的驱动晶体管7包括具有参照图1所述结构的绝缘栅场效应晶体管30，而源极跟随器型信号电流放大器电路中的恒流晶体管8包括具有参照图3所述的结构的绝缘栅场效应晶体管40。此外，虽然未示出，摄像装置1中的复位栅极晶体管可以采用参照图3所述的绝缘栅场效应晶体管40的结构。因此，摄像装置1可以使用参照图1或图3所述的绝缘栅场效应晶体管作为形成摄像装置1的输出电路6的且形成在半导体衬底中的绝缘栅场效应晶体管的部分或全部。
由于该摄像装置1使用了根据本发明的绝缘栅场效应晶体管用作形成输出电路6且形成在半导体衬底中的驱动晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，该绝缘栅场效应晶体管在衬底深处的中性电势状态也不会改变。因此电荷对沟道的影响受到抑制。这将在下文中描述。
下面将参照图6的电势图描述摄像装置1的实施例中的驱动晶体管的电势。
由于该驱动晶体管7(绝缘栅场效应晶体管30)在半导体衬底11中比第一扩散层12更深的位置处具有比第一扩散层12更高浓度的P型第二扩散层13，因此可以在半导体衬底11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)，如图6所示。因此，即使当使用电子快门时，电势的变化也非常小，背栅极在整个正常工作期间都是中性的，而且不会发生背栅极效应和沟道与半导体衬底之间的电荷注入。此外，由于以高能量注入P型杂质来形成第二扩散层13，同沟道形成的耦合电容非常小，从而不对晶体管的电势变化和增益特性带来影响。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。因此，即使当为了操作摄像装置1的电子快门而向半导体衬底11施加高电压时，中性电势状态也不会改变。因此抑制了电荷对沟道的影响，藉此获得稳定的摄像质量输出。图中，由虚线表示的电势曲线是在使用电子快门之前的电势曲线，而由实线表示的电势曲线是使用电子快门之后的电势曲线。
接下来将参照图7的电势图描述摄像装置1的实施例中的恒流晶体管的电势。
如图7所示，由于该恒流晶体管8(绝缘栅场效应晶体管40)在半导体衬底11中比第一扩散层12更深的位置处具有比第一扩散层12更高浓度的P型第二扩散层13，因此可以在半导体衬底11的深处，亦即，在比高浓度的P型第二扩散层13更深的位置处，形成中性电势状态(零电势状态)。因此，电势的变化非常小，背栅极在整个正常工作期间都是中性的，而且不会发生背栅极效应和沟道与半导体衬底之间的电荷注入。此外，由于以高能量注入P型杂质以形成第二扩散层13，同沟道形成的耦合电容非常小，从而不对晶体管的电势变化和增益特性带来影响。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。因此，即使当为了操作摄像装置1的电子快门而向半导体衬底11施加高电压时，中性电势状态也不会改变。因此抑制了电荷对沟道的影响，藉此获得稳定的摄像质量输出。图中，由虚线表示的电势曲线是在使用电子快门之前的电势曲线，而由实线表示的电势曲线是使用电子快门之后的电势曲线。
接下来将描述制造根据本发明的摄像装置的方法。
在该根据本发明的制造摄像装置的方法中，在使用制造公知电荷耦合型摄像装置的方法形成构成摄像装置的输出电路的绝缘栅场效应晶体管的部分或全部之前，预先执行以下两个步骤。第一步骤是在形成该绝缘栅场效应晶体管的半导体衬底中，在比半导体衬底中形成的绝缘栅场效应晶体管的源极区域和漏极区域的区域更深的位置处形成P型第一扩散层的步骤。第二步骤是在半导体衬底中比第一扩散层更深的位置处形成具有比第一扩散层更高浓度的P型第二扩散层的步骤。可以首先执行第一步骤和第二步骤中的任一个。
接下来将参照图8的工艺流程图描述形成该摄像装置的输出电路的工艺。
如图8所示，首先形成具有N型外延层的外延(Epi)衬底。接着，用掩模掩蔽用于形成CCD光接收部分的区域，并且例如通过离子注入法在输出电路的晶体管形成区域中进行杂质掺杂，用于形成第一扩散层和第二扩散层。此时，第一扩散层的峰值杂质浓度位置及杂质浓度，以及第二扩散层的峰值杂质浓度位置及杂质浓度与此前参照图1或图3所述的绝缘栅场效应晶体管的情况相同。
接着，对半导体衬底中的晶体管形成区域进行掺杂，用于形成沟道。同样，此时，用掩模掩蔽用于形成CCD光接收部分的区域。
接着，在除去用于掺杂的掩模之后，在输出电路的晶体管形成区域中形成栅极绝缘膜，并在光接收部分的转移电极之间形成绝缘膜。然后，在输出电路的晶体管形成区域中形成栅极，并形成光接收部分的转移电极。
接着，用掩模掩蔽光接收区域，并在晶体管形成区域中形成作为源极和漏极的扩散层。进一步，用掩模掩蔽光接收区域，并进行在晶体管形成区域中的布线工序。
在该制造摄像装置的方法中，由于通过根据本发明的绝缘栅场效应晶体管形成了形成该摄像装置的输出电路的绝缘栅场效应晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，形成输出电路的绝缘栅场效应晶体管也不会改变在衬底深处的中性电势状态。因此电荷对沟道的影响受到抑制。
如上所述，由于根据本发明的绝缘栅场效应晶体管在半导体衬底中比第一扩散层更深的位置处具有第一扩散层更高浓度的P型第二扩散层，因此可以在半导体衬底中的深处形成中性电势状态。这样一来，电荷移动减少了，从而降低了发生穿通和注入的趋势。在此类晶体管被用作摄像装置的源极跟随器型信号电流放大器电路的驱动晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此可以抑制电荷对沟道的影响。
由于根据本发明的制造绝缘栅场效应晶体管的方法在半导体衬底中在比第一扩散层更深的位置处形成了比第一扩散层浓度更高的P型第二扩散层，因此可以在半导体衬底中的深处形成中性电势状态。这样一来，有可能制造减少电荷移动并从而降低发生穿通和注入的趋势的绝缘栅场效应晶体管。在此类绝缘栅场效应晶体管被形成为固态摄像装置的源极跟随器型信号电流放大器电路的晶体管时，即使当为了操作该摄像装置的电子快门而向衬底施加高电压时，该中性电势状态也不会改变。因此有可能形成一种晶体管，其中抑制了电荷对沟道的影响。
由于根据本发明的摄像装置使用了根据本发明的绝缘栅场效应晶体管作为形成输出电路且形成在半导体衬底中的绝缘栅场效应晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，该绝缘栅场效应晶体管在衬底深处的中性电势状态也不会改变。因此可以抑制电荷对沟道的影响。因此可以消除快门台阶的问题。并可以消除由形成摄像装置所包含的电路的晶体管和复位栅极中的穿通和到半导体衬底及源自半导体衬底的注入所引起的问题。
由于根据本发明的制造绝缘栅场效应晶体管的方法利用根据本发明的绝缘栅场效应晶体管形成了形成该摄像装置的输出电路的绝缘栅场效应晶体管的部分或全部，因此，即使当为了操作摄像装置的电子快门而在衬底上施加高电压时，形成输出电路的绝缘栅场效应晶体管也不会改变在衬底深处的中性电势状态。因此可以抑制电荷对沟道的影响。因此可以制造能够消除快门台阶问题的摄像装置。并可以制造一种摄像装置，其可以消除因形成摄像装置所包含的电路的晶体管和复位栅极中的穿通和到半导体衬底及源自半导体衬底的注入所引起的问题。

Claims (10)

1.一种绝缘栅场效应晶体管，其具有在第二导电类型的衬底上的栅极，在所述衬底和所述栅极之间设置的栅极绝缘膜，其还具有在所述栅极两侧的所述衬底中形成的源极区域和漏极区域，所述绝缘栅场效应晶体管包括：
第一导电类型的第一扩散层，其形成在所述衬底中比所述源极区域和所述漏极区域更深的位置处；
所述第一导电类型的第二扩散层，其具有比所述第一扩散层更高的浓度且形成在所述衬底中比所述第一扩散层更深的位置处，其中所述第一扩散层和所述第二扩散层在深度方向上通过衬底材料分隔开，所述第一扩散层位于所述栅极、源极区域和漏极区域下方，如此在比第二扩散层更深的位置处，形成中性电势状态。
2.如权利要求1所述的绝缘栅场效应晶体管，
其中所述第一导电类型为P型，所述第二导电类型为N型。
3.如权利要求1所述的绝缘栅场效应晶体管，其中在所述衬底中在所述源极区域和所述漏极区域之间形成所述第二导电类型的第三扩散层，在所述第三扩散层上方留有所述衬底的一区域。
4.一种制造绝缘栅场效应晶体管的方法，所述绝缘栅场效应晶体管具有第二导电类型的衬底上的栅极，在所述衬底和所述栅极之间设置的栅极绝缘膜，还具有在所述栅极两侧的所述衬底中形成的源极区域和漏极区域，所述方法包括：
用于预先在所述衬底中比在所述衬底中形成所述源极区域和所述漏极区域的区域更深位置处形成第一导电类型的第一扩散层的步骤；
用于预先在所述衬底中比所述第一扩散层更深的位置处形成具有比所述第一扩散层更高浓度的所述第一导电类型的第二扩散层的步骤，其中所述第一扩散层和所述第二扩散层在深度方向上通过衬底材料分隔开，所述第一扩散层位于所述栅极、源极区域和漏极区域下方，如此在比第二扩散层更深的位置处，形成中性电势状态。
5.如权利要求4所述的制造绝缘栅场效应晶体管的方法，其中所述第一导电类型是P型，所述第二导电类型是N型。
6.如权利要求4所述的制造绝缘栅场效应晶体管的方法，其中还包括用于预先在形成于所述衬底中的所述源极区域和所述漏极区域之间的区域中形成第二导电类型的第三扩散层的步骤，在所述第三扩散层上方留有所述衬底的一区域。
7.一种摄像装置，其中形成所述摄像装置中的输出电路且形成在第二导电类型的半导体衬底中的绝缘栅场效应晶体管的部分或全部包括：
第一导电类型的第一扩散层，其形成在所述衬底中比所述绝缘栅场效应晶体管的每一源极区域和每一漏极区域更深的位置处；
所述第一导电类型的第二扩散层，其具有比所述第一扩散层更高的浓度且形成在所述衬底中比所述第一扩散层更深的位置处，其中所述第一扩散层和所述第二扩散层在深度方向上通过衬底材料分隔开，所述第一扩散层位于所述栅极、源极区域和漏极区域下方，如此在比第二扩散层更深的位置处，形成中性电势状态。
8.如权利要求7所述的摄像装置，其中在所述衬底中在所述源极区域和所述漏极区域之间形成第二导电类型的第三扩散层，在所述第三扩散层上方留有所述衬底的一区域。
9.一种制造摄像装置的方法，在所述摄像装置中绝缘栅场效应晶体管的部分或全部形成所述摄像装置的输出电路且形成在第二导电类型的衬底中，所述方法包括：
用于预先在形成所述绝缘栅场效应晶体管的所述衬底中、在比形成所述绝缘栅场效应晶体管的源极区域和漏极区域的区域更深的位置处形成第一导电类型的第一扩散层的步骤；
用于预先在比所述第一扩散层更深位置处形成具有比所述第一扩散层更高浓度的所述第一导电类型的第二扩散层的步骤，其中所述第一扩散层和所述第二扩散层在深度方向上通过衬底材料分隔开，如此在比第二扩散层更深的位置处，形成中性电势状态。
10.如权利要求9所述的制造摄像装置的方法，其中还包括用于预先在形成于所述衬底中的所述源极区域和所述漏极区域之间的区域中形成第二导电类型的第三扩散层的步骤，在所述第三扩散层上方留有所述衬底的一区域。
CN038239353A 2002-08-19 2003-08-18 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法 Expired - Fee Related CN1689167B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP237838/2002 2002-08-19
JP2002237838A JP4016192B2 (ja) 2002-08-19 2002-08-19 固体撮像装置とその製造方法
PCT/JP2003/010408 WO2004017416A1 (ja) 2002-08-19 2003-08-18 絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910007978XA Division CN101552290B (zh) 2002-08-19 2003-08-18 绝缘栅场效应晶体管及制造方法和摄像装置及制造方法

Publications (2)

Publication Number Publication Date
CN1689167A CN1689167A (zh) 2005-10-26
CN1689167B true CN1689167B (zh) 2010-08-11

Family

ID=31884444

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910007978XA Expired - Fee Related CN101552290B (zh) 2002-08-19 2003-08-18 绝缘栅场效应晶体管及制造方法和摄像装置及制造方法
CN038239353A Expired - Fee Related CN1689167B (zh) 2002-08-19 2003-08-18 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910007978XA Expired - Fee Related CN101552290B (zh) 2002-08-19 2003-08-18 绝缘栅场效应晶体管及制造方法和摄像装置及制造方法

Country Status (6)

Country Link
US (2) US7374961B2 (zh)
JP (1) JP4016192B2 (zh)
KR (1) KR101013423B1 (zh)
CN (2) CN101552290B (zh)
TW (1) TWI233205B (zh)
WO (1) WO2004017416A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807783B2 (ja) * 2006-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 電荷検出素子
US8536625B2 (en) * 2009-09-11 2013-09-17 Massachusetts Institute Of Technology Electronic shutter with photogenerated charge extinguishment capability for back-illuminated image sensors
KR20200018863A (ko) * 2018-08-13 2020-02-21 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808333A (en) * 1995-10-04 1998-09-15 Sony Corporation Amplifying type solid-state imaging device and method of manufacturing the same
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109861B2 (ja) * 1990-01-19 1995-11-22 株式会社東芝 電荷転送デバイスを含む半導体装置およびその製造方法
JP3097186B2 (ja) 1991-06-04 2000-10-10 ソニー株式会社 固体撮像装置
JPH05335564A (ja) 1992-06-01 1993-12-17 Fujitsu Ltd 半導体装置の製造方法
JP3240828B2 (ja) 1994-04-20 2001-12-25 ソニー株式会社 Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
US6144076A (en) * 1998-12-08 2000-11-07 Lsi Logic Corporation Well formation For CMOS devices integrated circuit structures
FR2802339B1 (fr) * 1999-12-09 2002-03-01 St Microelectronics Sa Transistor mos durcis
JP3591633B2 (ja) 2000-02-17 2004-11-24 日本電気株式会社 固体撮像素子
JP2002008388A (ja) 2000-06-20 2002-01-11 Fujitsu Ltd 液晶表示装置及びそれに用いるシフトレジスタ
JP2002083888A (ja) 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808333A (en) * 1995-10-04 1998-09-15 Sony Corporation Amplifying type solid-state imaging device and method of manufacturing the same
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-83888A 2003.03.22

Also Published As

Publication number Publication date
TW200415783A (en) 2004-08-16
US20050269636A1 (en) 2005-12-08
TWI233205B (en) 2005-05-21
US7374961B2 (en) 2008-05-20
US8188523B2 (en) 2012-05-29
JP4016192B2 (ja) 2007-12-05
US20080197385A1 (en) 2008-08-21
KR20050046006A (ko) 2005-05-17
CN1689167A (zh) 2005-10-26
CN101552290B (zh) 2011-07-27
CN101552290A (zh) 2009-10-07
JP2004079770A (ja) 2004-03-11
KR101013423B1 (ko) 2011-02-14
WO2004017416A1 (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
CN1819148B (zh) Cmos图像传感器的制造方法
KR100265227B1 (ko) 씨모스 트랜지스터의 제조 방법
US20090166693A1 (en) Image Sensor and Manufacturing Method Thereof
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
US20090166690A1 (en) Image Sensor and Method of Manufacturing the Same
CN101211833B (zh) Cmos图像传感器及其制造方法
CN101728432A (zh) 半导体装置、其制造方法及使用其的固态图像拾取装置
JPH0434968A (ja) 相補型電界効果トランジスタおよびその製造方法
CN1689167B (zh) 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法
KR100855282B1 (ko) 이미지 센서 제조 방법
CN1056470C (zh) 互补型金属氧化物半导体场效应晶体管的制造方法
CN1992209A (zh) Cmos图像传感器的制造方法
JPH05283629A (ja) 半導体装置およびその製造方法
KR0133965B1 (ko) Mos 트랜지스터을 가진 반도체 장치 및 그 제조방법
CN1157485A (zh) 互补型金氧半场效应晶体管的制造方法
KR960006064A (ko) 씨씨디(ccd) 영상소자의 제조방법
KR19980046001A (ko) 반도체 소자 및 그의 제조방법
JPS6018957A (ja) 固体撮像素子
JP2853786B2 (ja) 固体撮像装置の製造方法
KR100319449B1 (ko) 극소 채널 소자의 제조방법
JP3064445B2 (ja) 相補型半導体装置の製造方法
KR940008027B1 (ko) Ccd 고체촬상소자 및 그 제조방법
KR20020013781A (ko) 반도체 장치 및 그의 제조방법
JPH11214682A (ja) 半導体装置の製造方法
JPH0770720B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20150818

EXPY Termination of patent right or utility model