WO2004017416A1 - 絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法 - Google Patents

絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法 Download PDF

Info

Publication number
WO2004017416A1
WO2004017416A1 PCT/JP2003/010408 JP0310408W WO2004017416A1 WO 2004017416 A1 WO2004017416 A1 WO 2004017416A1 JP 0310408 W JP0310408 W JP 0310408W WO 2004017416 A1 WO2004017416 A1 WO 2004017416A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
substrate
effect transistor
type
insulated gate
Prior art date
Application number
PCT/JP2003/010408
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Yoshida
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/524,749 priority Critical patent/US7374961B2/en
Priority to CN038239353A priority patent/CN1689167B/zh
Publication of WO2004017416A1 publication Critical patent/WO2004017416A1/ja
Priority to US12/109,892 priority patent/US8188523B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Definitions

  • the present invention relates to an insulated-gate field-effect transistor, a method of manufacturing the same, and an imaging device and a method of manufacturing the same. More specifically, the present invention relates to an insulated-gate field-effect transistor that suppresses the occurrence of punch-through and injection, and a method of manufacturing the same.
  • TECHNICAL FIELD The present invention relates to a method, an imaging device, and a manufacturing method thereof. Background art
  • MOS transistors and MONOS transistors constituting an output circuit of a CCD image sensor have a depleted backgate in order to obtain a high gain.
  • a drive transistor that constitutes an output circuit of a conventionally known CCD (charge-coupled) image sensor will be described with reference to a schematic sectional view of FIG.
  • a gate electrode 32 is formed on an N-type semiconductor substrate 11 via a gate insulating film 31.
  • the semiconductor substrate 11 on both sides of the gate electrode 32 is formed on the gate electrode 32.
  • a P + -type diffusion layer 22 is formed on the semiconductor substrate 11 at a position deeper than the source region 33 and the drain region 34.
  • drive transistor 300 is configured.
  • the pack gate is depleted in order to obtain a high gain as a source follower type output circuit.
  • a 'conventionally known constant current transistor of an output circuit of a CCD imaging device will be described with reference to a schematic sectional view of FIG.
  • a gate electrode 42 is formed on an N-type semiconductor substrate 11 via a gate insulating film 41, and the semiconductor substrate 1 on both sides of the gate electrode 42 is formed.
  • a P-type source region 43 and a drain region 44 are formed.
  • An N + type diffusion layer 45 is formed on the semiconductor substrate 11 between the source region 43 and the drain region 44 with the semiconductor substrate 11 remaining on the gate electrode 42 side.
  • a P + -type diffusion layer 22 is formed in the semiconductor substrate 11 at a position deeper than the source region 43 and the drain region 44.
  • the constant current transistor 400 is configured.
  • the backgate of the constant current transistor 400 is in a so-called neutral state (state of potential 0).
  • the constant current transistor 400 no gain is required. Therefore, in addition to the case where the knock gate is made neutral, there is the case where the knock gate is depleted. Comparing the potential of the drive transistor 300 shown in FIG. 10 with the potential of the constant current transistor 400 shown in FIG. 12, the gain and frequency characteristics are considered. In order to obtain the optimal operating point, the channel potential is different and the coupling capacity is different.
  • the coupling capacitance between the substrate and the channel differs between the drive transistor and the constant current transistor, and the drive transistor 300 has a lower capacitance under the channel when the electronic shutter is applied as shown in FIG.
  • the potential diagram and the potential diagram below the channel of the constant current transistor 400 when the electron shutter is applied as shown in FIG. 14 it can be seen that a difference appears in the pack gate effect received by the channel.
  • the operating point of the output circuit fluctuates, and a “shutter step” occurs in which a level difference appears in image quality.
  • Insulated-gate field-effect transistors such as MOS transistors and MOS transistors built in CCD imagers are diversified, and operating points and channel potentials have various forms.
  • a transistor requiring a high gain characteristic for a purpose such as a reset gate having a configuration similar to that of FIG.
  • the potential below the channel of the conventional reset gate transistor when an electron shutdown is applied as shown in the potential diagram of FIG. 15 is shown.
  • the potential curve shown by the broken line is before the application of the electronic shirt, and the potential curve shown by the solid line is after the application of the electronic shutter. After the application of the electron shutdown, the punch-through from the channel to the substrate or the injection from the substrate to the channel is more likely to occur due to the smaller potential difference.
  • the source follower drive transistor and the constant current transistor in the output circuit of the imaging device need to be connected to the back gate potential in order to obtain the optimum operating point based on the gain and frequency characteristics. Shal is different. For this reason, when an electronic shutter is applied, a phenomenon in which the output level fluctuates due to the difference in the back gate effect between the drive transistor and the constant current transistor (hereinafter referred to as “shutter step”). However, there is a tendency for the output image to have a step difference in the image quality.
  • the present invention provides an insulated gate type field effect transistor that suppresses the occurrence of a shutter step difference and suppresses the occurrence of punch-through and injection, an imaging device using the same, and a method of manufacturing the same.
  • the task is to provide. Disclosure of the invention
  • the present invention provides an insulated gate type field effect transistor, a method for manufacturing the same, and an imaging device and a method for manufacturing the same, which have been made to solve the above problems.
  • a gate electrode is formed on a semiconductor substrate via a gate insulating film, and source and drain regions are formed in the semiconductor substrate on both sides of the gate electrode.
  • An insulated gate field effect transistor wherein the source, A P-type first diffusion layer formed on the semiconductor substrate at a position deeper than the drain region; and a P-type first diffusion layer formed on the semiconductor substrate at a position deeper than the first diffusion layer. It also has a P-type second diffusion layer with a higher concentration.
  • the semiconductor substrate at a position deeper than the first diffusion layer is provided with a P-type second diffusion layer having a higher concentration than the first diffusion layer.
  • a neutral state of potential can be created. For this reason, the fluctuation of the charge is reduced, and punch-through and injection are less likely to occur.
  • a gate electrode is formed on a semiconductor substrate via a gate insulating film, and a source region and a drain region are formed in the semiconductor substrate on both sides of the gate electrode.
  • an imaging device is a charge-coupled imaging device, which constitutes an output circuit of the imaging device, wherein part or all of an insulated gate field effect transistor formed on a semiconductor substrate includes: A P-type first diffusion layer formed on the semiconductor substrate at a position deeper than each source / drain region of the gate-type field effect transistor; and a semiconductor at a position deeper than the first diffusion layer.
  • a P-type second diffusion layer having a higher concentration than the first diffusion layer formed on the substrate is provided.
  • the insulating gate type field effect transistor of the present invention is used for part or all of the insulated gate type field effect transistor that forms an output circuit and is formed on a semiconductor substrate. Therefore, even if a high voltage is applied to the substrate to operate the electronic shirt of the imaging device, the absolute gate type field effect transistor does not change the neutral state of the potential at a deep position in the substrate. The effect of the charge on the channel is suppressed.
  • the method for manufacturing an imaging device is a method for manufacturing a charge-coupled imaging device, comprising: forming a part or all of an insulated gate field effect transistor constituting an output circuit of the imaging device; On the semiconductor substrate on which the insulated gate field effect transistor is formed, a P-type is formed on the semiconductor substrate at a position deeper than a region where the source and drain regions of the drive transistor and the constant current transistor are formed. Forming a first diffusion layer, and forming a P-type second diffusion layer having a higher concentration than the first diffusion layer on the semiconductor substrate at a position deeper than the first diffusion layer. I do.
  • the insulated gate field effect transistor constituting the output circuit of the imaging device is generated. Since it is formed of bright insulated gate field effect transistors, even if a high voltage is applied to the substrate to operate the electronic shutter of the imaging device, the insulated gate field effect that forms the output circuit In a transistor, the effect of charge on the channel is suppressed because the neutral state of the potential at a deep position in the substrate does not fluctuate.
  • FIG. 1 is a schematic configuration sectional view showing a first embodiment of the insulated gate field effect transistor of the present invention.
  • FIG. 2 is a potential diagram under a channel in the insulated gate field effect transistor described in the first embodiment.
  • FIG. 3 is a schematic configuration sectional view showing a second embodiment of the insulated gate field effect transistor of the present invention.
  • FIG. 4 is a potential diagram under the channel in the insulated gate field effect transistor described in the second embodiment.
  • FIG. 5 shows (1) an overall view of a CCD image pickup device and (2) an output circuit diagram showing an embodiment of the image pickup device of the present invention.
  • FIG. 6 is a potential diagram below a channel of the drive transistor according to the embodiment of the imaging device.
  • FIG. 7 is a potential diagram below a channel of the constant current transistor according to the embodiment of the imaging device.
  • FIG. 8 is a flowchart showing an embodiment of a method of manufacturing an imaging device according to the present invention.
  • FIG. 9 is a schematic cross-sectional view of a drive transistor used in an output circuit of a conventional imaging device.
  • FIG. 10 is a potential diagram showing a potential below a channel of a conventional drive transistor.
  • FIG. 11 is a schematic sectional view of the configuration of a constant current transistor used in an output circuit of a conventional imaging device.
  • FIG. 12 is a potential diagram showing a potential below a channel of a conventional constant current transistor.
  • Fig. 13 is a potential diagram showing the potential under the channel of a conventional drive transistor when an electron shutter is applied.
  • FIG. 14 is a potential diagram showing a potential under a channel in a conventional constant current transistor when an electron shutter is applied.
  • FIG. 15 is a potential diagram showing a potential under a channel of a conventional reset gate transistor when an electronic shutter is applied.
  • a gate electrode 32 is formed on an N-type semiconductor substrate 11 via a gate insulating film 31, and the semiconductor substrate 11 on both sides of the gate electrode 32 is formed.
  • a P + -type first diffusion layer 12 is formed in the semiconductor substrate 11 at a position deeper than the source region 33 and the drain region 34.
  • the first diffusion layer 12 has an impurity concentration lower than the surface of the semiconductor substrate 11. Is located at a depth of 0.6 m or less, preferably at a depth of 0.15 zm or more and 0.45 m or less.
  • the impurity concentration of the first diffusion layer 1 2 Ri Oh below 1 XI 0 16 / cm 3 or more 6 XI 0 16 / cm 3, preferably 1. 5 X 1 0 16 / cm 3 or more 3 X 1 0 16 / cm 3 or less.
  • the second diffusion layer 13 has an impurity concentration peak position at a depth of 3 or more from the surface of the semiconductor substrate 11, preferably at a depth of 3.5 m or more and 4.5 m or less. Further, the impurity concentration of the second diffusion layer 13 is 1-5 ⁇ 10 16 / cm 3 or more and 6 ⁇ 10 16 / cm 3 or less, preferably 2 XI 0 16 cm 3 or more 4 X 10 16 / cm 3 or less.
  • the insulated gate field effect transistor 30 is configured. This insulated gate field effect transistor 30 can be used as a drive transistor in an output circuit of an imaging device.
  • the semiconductor substrate at a position deeper than the first diffusion layer is provided with the P-type second diffusion layer having a higher concentration than the first diffusion layer.
  • the neutral state of the potential (state of potential 0) is placed deep in the semiconductor substrate (substrate) 11, that is, deeper than the high-concentration P-type second diffusion layer 13. Can be created. For this reason, the fluctuation of the charge is reduced, and punch-through injection is less likely to occur.
  • such a transistor is used as a source follower in an imaging device. When used as a drive transistor in a ⁇ -type signal current amplifier, the neutral state of the potential does not change even if a high voltage is applied to the substrate to operate the electronic shutter of the imaging device. The effect of the charge is suppressed.
  • a gate electrode 42 is formed on an N-type semiconductor substrate 11 via a gate insulating film 41, and the semiconductor substrate 11 on both sides of the gate electrode 42 is formed.
  • a P-type source region 43 and a drain region 44 are formed.
  • an N-type diffusion layer 45 is formed with the semiconductor substrate 11 remaining on the gate electrode 42 side. I have.
  • a P + -type first diffusion layer 12 is formed in the semiconductor substrate 11 at a position deeper than the source region 43 and the drain region 44.
  • the first diffusion layer 12 has an impurity concentration peak position at a depth of 0.6 m or less from the surface of the semiconductor substrate 11, preferably a depth of 0.15 m or more and 0.45 m or less. There is.
  • the impurity concentration of the first diffusion layer 12 is 1 ⁇ 10 16 / cm 3 or more and 6 XI 0 16 / cm 3 or less, preferably 1.5 X 10 16 Z cm 3 or more 3 X 10 16 Z cm 3 or less.
  • the semiconductor substrate 11 at a position deeper than the first diffusion layer 12 has a P ++ type second diffusion layer 13 having a lower concentration than the first diffusion layer 12.
  • the second diffusion layer 13 has a peak impurity concentration at a depth of 3 m or more, preferably 3.5 m or more and 4.5 m or less, from the surface of the semiconductor substrate 11.
  • Second diffusion layer 1 The impurity concentration of No. 3 is 1.5 ⁇ 10 16 / cm 3 or more and 6 ⁇ 10 16 cm or less, preferably 2 ⁇ 10 16 / cm 3 or more and 4 ⁇ 10 16 / cm 3 or less.
  • the insulated gate field effect transistor 40 is configured. This insulated gate field effect transistor 40 can be used as a constant current transistor or a reset gate transistor in an output circuit of an imaging device.
  • the semiconductor substrate at a position deeper than the first diffusion layer is provided with the P-type second diffusion layer having a higher concentration than the first diffusion layer.
  • the neutral state of the potential (state of potential 0) is located deep in the semiconductor substrate (substrate) 11, that is, deeper than the high-concentration P-type second diffusion layer 13. Can be created. For this reason, the fluctuation of the charge is reduced, and punch-through and injection are less likely to occur.
  • a transistor is used as a drive transistor of a source follower type signal current amplifier circuit of an imaging device, even if a high voltage is applied to the substrate in order to operate the electronic shirt of the imaging device, the potential remains low. Since the neutral state does not change, the effect of charge on the channel is suppressed.
  • the insulated gate field effect transistor described with reference to FIGS. 1 and 3 can be applied to MOS and MONOS type transistors constituting all the circuits incorporated in the CCD image sensor.
  • a gate insulating film 31 and a gate electrode 32 are formed on a semiconductor substrate 11, and a 4P type source region 33 and a drain region 34 are formed on the semiconductor substrate 11. Before forming, the following two steps are performed in advance.
  • the semiconductor substrate 11 is doped with P-type impurities at a position deeper than the region where the P-type source region 33 and the drain region 34 are formed.
  • the first diffusion layer 12 is formed.
  • the first diffusion layer 12 has an impurity concentration peak position at a depth of 0.6 m or less from the surface of the semiconductor substrate 11, preferably at a depth of 0.15 m or more and 0.45 m or less. So that And the first impurity concentration of the diffusion layer 1 2 becomes less 1 X 1 0 16 Bruno cm 3 or more 6 X 1 0 16 / cm 3 , preferably 1. 5 X 1 0 16 / cm 3 or more 3 X 1 0 16 / cm 3 or less.
  • the doping of the impurity is performed by, for example, ion implantation.
  • the dose amount, the implantation energy, and the like at that time are appropriately set so as to be at the peak position of the impurity concentration and the impurity concentration.
  • a P ++ type second diffusion layer 13 having a higher concentration than the first diffusion layer 12 is formed on the semiconductor substrate 11 at a position deeper than the first diffusion layer 12.
  • the second diffusion layer 13 has a peak position of impurity concentration at a depth of 3 ⁇ m or more, preferably 3 to 4.5 m from the surface of the semiconductor substrate 11.
  • the impurity concentration of the second diffusion layer 1 1. 5 X 1 0 16 / cm or higher 6 X 1 0 16 Bruno cm 3 or less and it is preferably 2 X 1 0 16 Bruno cm 3 or more 4 X 1 0 16 / cm 3 or less.
  • the doping of the impurity is performed by, for example, an ion implantation method.
  • Dose amount at that time, implantation The energy and the like are appropriately set so as to be at the peak position of the impurity concentration and the impurity concentration.
  • P-type impurities eg, boron (B +), boron difluoride (BF 2 +), etc.
  • B + boron
  • BF 2 + boron difluoride
  • a dose of 1 XI 12 / cm 2 or more It can be realized by injection.
  • a gate insulating film 31, a gate electrode 32, a 4P-type source region 33, and a drain region 34 are formed on the semiconductor substrate 11 by a normal transistor forming technique. Either the first step of forming the first diffusion layer 12 or the second step of forming the second diffusion layer 13 may be performed first.
  • the semiconductor substrate 11 located deeper than the first diffusion layer 12 has a P "-type second concentration higher than that of the first diffusion layer 12. Due to the formation of the diffusion layer 13, the potential neutral state (potential 0 state) is placed deep in the semiconductor substrate 11, that is, deeper than the high-concentration P-type second diffusion layer 13. As a result, the fluctuation of the electric charge is reduced, and the punch-through injection is less likely to occur.
  • the neutral state of the potential does not change even if a high voltage is applied to the substrate to operate the electronic shirt of the imaging device, so the charge to the channel Sound is suppressed.
  • an insulated gate field effect transistor As in the first embodiment, the manufacturing method of the semiconductor device 11 is such that the semiconductor substrate 11 is formed on the semiconductor substrate 11 at a position deeper than the region where the P-type source region 43 and the drain region 44 are formed. A first step of doping a P-type impurity into the first diffusion layer to form a first diffusion layer; and a first diffusion layer on the semiconductor substrate at a position deeper than the first diffusion layer. After performing a second step of forming a higher concentration P + + type second diffusion layer 13, the source region 43 and the drain region 44 of the semiconductor substrate 11 are formed.
  • An N-type diffusion layer 45 is formed at a position shallower than the first diffusion layer 12 while leaving the semiconductor substrate 11 region on the surface side of the semiconductor substrate 11 in the region between them.
  • the order of forming the first diffusion layer 12, the second diffusion layer 13, and the N-type diffusion layer 45 is an example, and any diffusion layer may be formed first. Absent. Thereafter, a gate insulating film 41, a gate electrode 42, a P-type source region 43, and a drain region 44 may be formed on the semiconductor substrate 11 by a normal transistor forming technique.
  • the semiconductor substrate 11 at a position deeper than the first diffusion layer 12 has a P ++ type second impurity of higher concentration than the first diffusion layer 12.
  • a neutral state of potential (potential 0 state) is created at a deep position of the semiconductor substrate 11, that is, at a position deeper than the high-concentration P-type second diffusion layer 13. be able to. For this reason, the fluctuation of the charge is reduced, and punch-through and injection are less likely to occur.
  • FIG. 5 Overall CCD image capturing device diagram, (2) Output circuit diagram, and FIGS. 1 and 3.
  • the imaging apparatus 1 generally includes a light receiving sensor 2 arranged in a matrix and a vertical resister 3 arranged adjacent to each light receiving sensor row. It consists of a section 4, a horizontal register 5, and an output circuit section 6. When light enters the imaging device 1, the light is converted into an electric signal by the light receiving sensor 2 of the light receiving unit 4, and is output from the output circuit 6 through the vertical register 3 and the horizontal register 5.
  • the arrow in the figure indicates the signal transfer direction.
  • the output circuit 6 is a source follower type current amplifier circuit as shown in FIG. 2B, and its drive transistor 7 is composed of an insulated gate type field effect transistor 30 having the configuration described with reference to FIG.
  • the constant current transistor 8 comprises the insulated gate field effect transistor 40 described with reference to FIG.
  • the configuration of the insulated gate field effect transistor 40 described with reference to FIG. 3 can also be employed for the reset gate transistor of the imaging device 1.
  • a part or all of the insulated gate type field effect transistor which forms the output circuit 6 and is formed on the semiconductor substrate is the same as in FIG. Can employ the insulated gate field effect transistor described with reference to FIG.
  • the insulated gate field effect transistor of the present invention is used for part or all of the drive transistors formed on the semiconductor substrate and constituting the output circuit 6, Even if a high voltage is applied to the semiconductor substrate to operate the electronic shutter of the device 1, the insulated gate field effect transistor does not change the neutral state of the potential deep in the semiconductor substrate. The influence of the charge on the channel is suppressed. This will be described below.
  • the semiconductor substrate 11 located at a position deeper than the first diffusion layer 12 has a higher concentration of P-type than the first diffusion layer 12. Since the second diffusion layer 13 was provided, as shown in FIG. 6, the potential was deeper in the semiconductor substrate 11, that is, deeper than the high-concentration P-type second diffusion layer 13. Neutral state (state of potential 0) can be created. As a result, even if an electronic shutter is applied, the potential fluctuation is extremely reduced, and the back gate becomes neutral throughout the entire normal operating region, thereby causing the back gate effect and the charge inflow between the channel and the semiconductor substrate. No longer occurs.
  • the P-type impurity is implanted at a high energy to form the second diffusion layer 13
  • the coupling capacitance with the channel is extremely small, which affects the potential fluctuation and the gain characteristics of the transistor. Not for this reason, charge fluctuation is reduced, and punch-through and injection are less likely to occur.
  • the neutral state of the potential does not fluctuate. The output of the obtained image quality is obtained.
  • the potential curve shown by the dashed line is And the potential curve shown by the solid line is after application of the electronic shirt.
  • the potential of the constant current transistor according to the embodiment of the imaging device 1 will be described with reference to the potential diagram of FIG.
  • the constant current transistor 8 insulated gate field effect transistor 40
  • the first diffusion layer 12 and the first diffusion layer 12 are disposed on the semiconductor substrate 11 at a position deeper than the first diffusion layer 12. Since the P-type second diffusion layer 13 with a higher concentration is provided, the potential is deeper in the semiconductor substrate 11, that is, deeper than the second P-type diffusion layer 13 with a higher concentration.
  • the neutral state (state of potential 0) of can be created. As a result, the potential fluctuation becomes extremely small, and the back gate becomes neutral throughout the entire normal operation region, so that the back gate effect and the inflow of charges between the channel and the semiconductor substrate do not occur.
  • the P-type impurity is implanted at a high energy to form the second diffusion layer 13
  • the coupling capacitance with the channel is extremely small and does not affect the potential fluctuation and the gain characteristics of the transistor. For this reason, the fluctuation of the charge is reduced, and punch-through and injection are less likely to occur.
  • the neutral state of the potential does not fluctuate. The output of the obtained image quality is obtained.
  • the potential curve shown by the broken line is before applying the electronic shutter, and the potential curve shown by the solid line is after the application of the electronic shirt.
  • the method for manufacturing an imaging device according to the present invention includes a generally known charge-coupled imaging method.
  • the following two steps are performed in advance when forming a part or all of the insulated gate type field effect transistor constituting the output circuit of the imaging device.
  • the semiconductor substrate on which the insulated gate field effect transistor is formed is placed on the semiconductor substrate at a position deeper than the region where the source and drain regions of the insulated gate field effect transistor are formed. This is a step of forming a first diffusion layer of a mold.
  • the second step is a step of forming a P-type second diffusion layer having a higher concentration than the first diffusion layer on the semiconductor substrate at a position deeper than the first diffusion layer. Either the first step or the second step may be performed first. Next, the steps of forming the output circuit portion of the imaging device will be described with reference to the flowchart of FIG.
  • an epitaxial (Epi) substrate having an N-type epitaxial layer is formed.
  • impurity doping for forming the first diffusion layer and the second diffusion layer in the transistor formation area of the output circuit is performed, for example, by ion implantation.
  • the position of the impurity concentration peak in the first diffusion layer, the impurity concentration, the position of the impurity concentration peak in the second diffusion layer, and the impurity concentration are determined by the insulating gate described earlier with reference to FIGS. 1 and 3. It is the same as the condition of the type field effect transistor.
  • the semiconductor substrate is doped with an impurity for channel formation in the transistor formation region. Also at this time, the area where the CCD light receiving section is formed is masked.
  • a gate insulating film is formed in the transistor forming region of the output circuit, and an insulating film between the transfer electrodes of the light receiving unit is formed.
  • the output circuit A gate electrode is formed in the region for forming a transistor and a transfer electrode for the light receiving section is formed.
  • a diffusion layer serving as a source and a drain is formed in the transistor forming region by masking the light receiving portion region. Further, a wiring step of a transistor formation region is performed using the light receiving region as a mask.
  • a part or all of the insulated gate field effect transistor constituting the output circuit of the imaging device is formed by the insulated gate field effect transistor of the present invention.
  • the insulated gate field-effect transistor that constitutes the output circuit has a fluctuating neutral state of the potential at a deep position in the substrate. The effect of charge on the channel is suppressed.
  • the P-type second diffusion layer having a higher concentration than the first diffusion layer is formed on the semiconductor substrate at a position deeper than the first diffusion layer.
  • the layer it is possible to create a neutral state of potential deep in the semiconductor substrate. For this reason, the fluctuation of the electric charge is reduced, and it is difficult to cause non-contact or injection.
  • the potential remains high even when a high voltage is applied to the substrate in order to operate the electronic shirt of the imaging device. Since the neutral state does not change, the effect of charge on the channel can be suppressed.
  • the semiconductor substrate located at a position deeper than the first diffusion layer is located at a position deeper than the first diffusion layer. Since a high-concentration P-type second diffusion layer is also formed, a neutral state of potential can be created at a deep position in the semiconductor substrate. Therefore, it is possible to manufacture an insulated-gate field-effect transistor in which the fluctuation of the electric charge is small and the punch-through and the injection are hard to occur.
  • the substrate is used to operate an electronic shirt of the imaging device. Since the neutral state of the potential does not change even when a high voltage is applied, it is possible to form a transistor in which the influence of charges on the channel is suppressed.
  • the insulating gate field-effect transistor of the present invention is used for part or all of the insulated gate field-effect transistor that forms the output circuit and is formed on the semiconductor substrate. Therefore, even if a high voltage is applied to the substrate to operate the electronic shirt of the imaging device, the insulated gate field effect transistor does not change the neutral state of the potential at a deep position in the substrate. The effect of the charge on the channel can be suppressed. Therefore, it is possible to eliminate the occurrence of the problem of the shutter step difference. In addition, in transistors and reset gates that constitute a built-in circuit of the imaging device, punch-through with a semiconductor substrate and the occurrence of problems due to injection can be eliminated.
  • a part or all of the insulated gate field effect transistor constituting the output circuit of the imaging device is insulated gate type field effect transistor of the present invention. Even when a high voltage is applied to the substrate to operate the electronic shirt of the imaging device, the insulated gate field-effect transistor that constitutes the output circuit is formed. During the scan, the neutral state of the potential at a deep position in the substrate does not fluctuate, and the effect of charge on the channel can be suppressed. Therefore, it is possible to manufacture an imaging device that can eliminate the occurrence of the problem of the evening difference in the shirt. Further, in a transistor or a reset gate constituting a built-in circuit of the imaging device, it is possible to manufacture an imaging device free from punch-through with a semiconductor substrate and occurrence of problems due to injection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　シャッタ段差の発生を抑制し、またパンチスルーやインジェクションの発生を抑制した絶縁ゲート型電界効果トランジスタおよびそれを用いた固体撮像装置およびそれらの製造方法である。半導体基板（１１）上にゲート絶縁膜（３１）を介してゲート電極（３２）が形成され、ゲート電極（３１）の両側における半導体基板（１１）にソース領域（３３）、ドレイン領域（３４）が形成された絶縁ゲート型電界効果トランジスタ（３０）であって、ソース領域（３３）、ドレイン領域（３４）よりも深い位置の半導体基板（１１）に形成されたＰ型の第１拡散層（１２）と、第１拡散層（１２）よりも深い位置の半導体基板（１１）に形成された第１拡散層（１２）よりも高濃度のＰ型の第２拡散層（１３）とを備えたもので、固体撮像装置の出力回路を構成するもので半導体基板に形成された絶縁ゲート型電界効果トランジスタの一部もしくは全てに用いることができる。

Description

明細書 絶縁ゲー ト型電界効果 トランジスタとその製造方法、 および撮像 装置とその製造方法 技術分野
本発明は、 絶縁ゲー ト型電界効果トランジスタとその製造方法 および撮像装置とその製造方法に関し、 詳しく はパンチスルーや ィ ンジェクショ ンの発生を抑えた絶縁ゲー ト型電界効果 ト ラン ジス夕とその製造方法および撮像装置とその製造方法に関する。 背景技術
従来、 C C D撮像素子の出力回路を構成する M O S及び M O N O S トランジスタには、 高利得を得るためバックゲー トを空乏化 させているものを用いている。
従来から知られている C C D (電荷結合型） 撮像素子の出力回 路を構成する ドライブトランジスタを、 第 9 図の概略構成断面図 によって説明する。 第 9 図に示すように、 N型の半導体基板 1 1 上にはゲート絶縁膜 3 1 を介してゲート電極 3 2が形成され、 こ のゲー ト電極 3 2 の両側における上記半導体基板 1 1 には P型 のソース領域 3 3、 ドレイ ン領域 3 4が形成されている。 またこ のソース領域 3 3 、 ドレイ ン領域 3 4より も深い位置の上記半導 体基板 1 1 には P + 型の拡散層 2 2が形成されている。 このよう に、 ドライブトランジスタ 3 0 0が構成されている。
上記 ドライブ ト ラ ンジスタ 3 0 0 のチャネル下部のポテンシ ャルを、 第 1 0 図のポテンシャル図によって説明する。 第 1 0 図 に示すよう に、 ドライブト ランジスタ 3 0 0では、 ソースフォロ ァ型出力回路として高利得を得るため、 パックゲー トを空乏化さ せている。
次に、 '従来から知られている、 C C D撮像装置の出力回路の定 電流 ト ラ ンジスタを第 1 1 図の概略構成断面図によって説明す る。 第 1 1 図に示すように、 N型の半導体基板 1 1上にはゲー ト 絶縁膜 4 1 を介してゲー ト電極 4 2が形成され、 このゲー ト電極 4 2 の両側における上記半導体基板 1 1 には P型のソース領域 4 3、 ドレイ ン領域 4 4が形成されている。 このソース領域 4 3 、 ド レイ ン領域 4 4間における半導体基板 1 1 に、 ゲー ト電極 4 2 側に半導体基板 1 1領域を残した状態で N + 型の拡散層 4 5が形 成されている。 またこのソース領域 4 3、 ドレイ ン領域 4 4より も深い位置の上記半導体基板 1 1 には P + 型の拡散層 2 2が形成 されている。 このように、 定電流トランジスタ 4 0 0が構成され ている。
上記定電流 ト ランジスタ 4 0 0 のチャネル下部のポテンシャ ルを、 第 1 2 図のポテンシャル図によって説明する。 第 1 2 図に 示すよう に、 定電流トランジスタ 4 0 0 のバックゲ一 トがいわゆ るニュー トラル状態 （ポテンシャル 0 の状態） となっている。 定 電流トランジスタ 4 0 0では、 利得は必要無いため、 ノ ックゲ一 卜をニュー 卜ラルにしたものの他に、 空乏化させたものも存在す る。 また第 1 0 図に示された ドライブトランジスタ 3 0 0のポテ ン シ ャルと第 1 2 図に示された定電流 ト ランジスタ 4 0 0 のポ テンシャルとを比較すると、 利得や周波数特性をふまえた最適な 動作点を得るためにチャネルポテンシャルは異なり、 結合容量が 異なっている。 さ らに、 ドライブトランジスタ と定電流 トランジスタとでは、 基板とチャンネルとの結合容量が異なっており、 第 1 3 図に示す 電子シャ ツタ印加時における ド ライ ブ ト ランジスタ 3 0 0 のチ ャネル下のポテンシャル図、 および第 1 4図に示す電子シャ ツタ 印加時における定電流 トランジスタ 4 0 0 のチャネル下のポテ ンシャル図によれば、 チャネルが受けるパックゲー ト効果に差が 現われる ことがわかる。 この状態で電子シャ ツタを印加した際、 出力回路の動作点が変動し、 撮像画質にレベルの段差が現われる 「シャ ツ夕段差」 が生ずる。
また、 C C D撮像装置に内蔵される M O S トランジスタおよび M 0 N O S ト ランジスタ等の絶縁ゲー ト型電界効果 ト ラ ンジス 夕は多様化しており、 動作点およびチャネルポテンシャルもさま ざまな形態が存在する。 例えば前記第 1 1 図と同様なる構成をと るリセッ トゲー トのように、 目的として高利得特性が必要な トラ ンジス夕がある。 このようなリセッ トゲー ト ト ランジスタでは、 第 1 5 図のポテンシャル図に示すような電子シャ ツ夕印加時に おける従来のリ セッ トゲー ト ト ランジスタのチャネル下のポテ ンシャルを示す。 図面において、 破線で示すポテンシャル曲線は 電子シャツ夕印加前であり、 実線で示すポテンシャル曲線は電子 シャ ツ夕印加後である。 電子シャ ツ夕を印加した後では、 ポテン シャル差が小さ く なるためにチャネルから基板へのパンチスル —または基板からチャネルへのィ ンジェクショ ンが起こ りやす くなる。
しかしながら、 撮像装置の出力回路におけるソースフォロアの ドライブトランジスタゃ定電流トランジスタは、 利得や周波数特 性をふまえた最適な動作点を得るために、 バックゲー トのポテン シャルが異なっている。 このため、 電子シャ ツタを印加した際に はドライ ブ ト ランジスタ と定電流 ト ランジスタのバックゲ一 ト 効果の違いによ り 出力レベルが変動する現象 （以降、 「シャ ツタ 段差」 という） が発生し、 撮像画質に出力の段差が現われる不具 合が起こ りやすい。
また、 近年はさ らに高利得化をはかるため、 定電流トランジス 夕のチャネルポテンシャルが高く なつてきており、 チャネルから 基板へのパンチスルーが起こりやすく なつている。 さ らに、 ノ イ ァス回路などの多様な回路を C C D撮像装置へ内蔵するよう に もなつてきている。 それらを構成する トランジスタや、 リセッ ト ゲー トについても 目的によっては高利得のためバックゲー ト を 空乏化させているものがある。 これら も同様にパンチスル一や、 基板からのイ ンジェクショ ンが発生しやすい。
本発明は、 シャ ツ夕段差の発生を抑制し、 またパンチスルーや イ ンジェク ショ ンの発生を抑制した絶縁ゲー ト型電界効果 ト ラ ンジス夕およびそれを用いた撮像装置およびそれらの製造方法 を提供することを課題としている。 発明の開示
本発明は、 上記課題を解決するためになされた絶縁ゲ一 ト型電 界効果 ト ランジスタとその製造方法および撮像装置とその製造 方法である。
本発明の絶縁ゲー ト型電界効果 トランジスタは、 半導体基板上 にゲー ト絶縁膜を介してゲート電極が形成され、 前記ゲー ト電極 の両側における前記半導体基板にソース、 ドレイ ン領域が形成さ れた絶縁ゲー ト型電界効果トランジスタであって、 前記ソース、 ド レイ ン領域よ り も深い位置の前記半導体基板に形成された P 型の第 1拡散層と、 前記第 1拡散層よ り も深い位置の前記半導体 基板に形成された前記第 1拡散層よ り も高濃度の P型の第 2拡 散層とを備えたものである。
上記絶縁ゲー ト型電界効果トランジスタでは、 第 1拡散層より も深い位置の半導体基板に第 1 拡散層よ り も高濃度の P型の第 2拡散層を備えたことから、 半導体基板の深い位置にポテンシャ ルのニュートラル状態を作り出すことができる。 このため、 電荷 のぶれが少なくなり、 パンチスルーやイ ンジェクショ ンを起こし 難くなる。
本発明の絶縁ゲー ト型電界効果トランジスタの製造方法は、 半 導体基板上にゲー ト絶縁膜を介してゲー ト電極が形成され、 前記 ゲー ト電極の両側における前記半導体基板にソース、 ドレイン領 域が形成された絶縁ゲー ト型電界効果 ト ランジスタの製造方法 であって、 予め、 前記半導体基板に、 前記ソース、 ドレイ ン領域 が形成される領域よ り も深い位置の前記半導体基板に P型の第 1拡散層を形成する工程と、 前記第 1拡散層よ り も深い位置の前 記半導体基板に前記第 1.拡散層よ り も高濃度の P型の第 2拡散 層を形成する工程とを備えている。
上記絶縁ゲー ト型電界効果トランジスタの製造方法では、 第 1 拡散層よ り も深い位置の半導体基板に第 1 拡散層よ り も高濃度 の P型の第 2拡散層を形成することから、 半導体基板の深い位置 にポテンシャルのニュー トラル状態を作り出すことができる。 こ のため、 電荷のぶれが少ない、 パンチスルーやインジェクショ ン を起こし難く なる絶縁ゲー ト型電界効果 ト ランジスタを製造で きる。 本発明の撮像装置は、 電荷結合型の撮像装置において、 前記撮 像装置の出力回路を構成するもので半導体基板に形成された絶 縁ゲー ト型電界効果 トランジスタの一部もしく は全ては、 前記絶 緣ゲー ト型電界効果 トランジスタの各ソース、 ド レイン領域より も深い位置の前記半導体基板に形成された P型の第 1拡散層と、 前記第 1拡散層よ り も深い位置の前記半導体基板に形成された 前記第 1拡散層よ り も高濃度の P型の第 2拡散層とを備えたも のである。
上記撮像装置では、 出力回路を構成するもので半導体基板に形 成された絶縁ゲー ト型電界効果 トランジスタの一部も し く は全 てに本発明の絶縁ゲー ト型電界効果 ト ラ ンジスタを用いる こ と から、 撮像装置の電子シャツ夕を動作させるために基板に高い電 圧をかけても、 絶緣ゲー ト型電界効果 トランジスタは、 基板の深 い位置におけるポテンシャルのニュー ト ラル状態が変動しない ので、 チャネルへの電荷の影響が抑制される。
本発明の撮像装置の製造方法は、 電荷結合型の撮像装置の製造 方法において、 前記撮像装置の出力回路を構成する絶縁ゲート型 電界効果トランジスタの一部もしく は全てを形成する際に、 予め 前記絶縁ゲー ト型電界効果 ト ランジスタが形成される半導体基 板に、 前記ドライブトランジスタと前記定電流トランジスタの各 ソース、 ドレイ ン領域が形成される領域より も深い位置の前記半 導体基板に P型の第 1拡散層を形成する工程と、 前記第 1拡散層 よ り も深い位置の前記半導体基板に前記第 1 拡散層よ り も高濃 度の P型の第 2拡散層を形成する工程とを行う。
上記撮像装置の製造方法では、 撮像装置の出力回路を構成する 絶縁ゲー ト型電界効果 ト ランジスタの一部も し く は全てを本発 明の絶縁ゲ一 卜型電界効果 トランジスタで形成することから、 撮 像装置の電子シャ ツ夕を動作させるために基板に高い電圧をか けても、 出力回路を構成する絶縁ゲー ト型電界効果トランジスタ は、 基板の深い位置におけるポテンシャルのニュー トラル状態が 変動しないものとなっているので、 チャネルへの電荷の影響が抑 制される。 図面の簡単な説明
第 1 図は、 本発明の絶縁ゲー ト型電界効果トランジスタに係る 第 1実施の形態を示す概略構成断面図である。
第 2図は、 第 1実施の形態で説明した絶縁ゲー ト型電界効果ト ランジス夕のチャネル下のポテンシャル図である。
第 3 図は、 本発明の絶縁ゲー ト型電界効果トランジスタに係る 第 2実施の形態を示す概略構成断面図である。
第 4図は、 第 2実施の形態で説明した絶縁ゲート型電界効果ト ランジス夕のチャネル下のポテンシャル図である。
第 5図は、 本発明の撮像装置に係る実施の形態を示す （ 1 ) C C D撮像装置全体図と （ 2 ) 出力回路図である。
第 6図は、 撮像装置の実施の形態に係る ドライブトランジスタ のチャネル下のポテンシャル図である。
第 7図は、 撮像装置の実施の形態に係る定電流トランジスタの チャネル下のポテンシャル図である。
第 8 図は、 本発明の撮像装置の製造方法に係る実施の形態を示 すフローチヤ一 卜である。
第 9図は、 従来の撮像装置の出力回路に用いられていた ドライ ブトランジス夕の概略構成断面図である。 第 1 0 図は、 従来の ドライブトランジスタのチャネル下のポテ ンシャルを示すポテンシャル図である。
第 1 1 図は、 従来の撮像装置の出力回路に用いられていた定電 流トランジスタの概略構成断面図である。
第 1 2 図は、 従来の定電流 トランジスタのチャネル下のポテン シャルを示すポテンシャル図である。
第 1 3 図は、 電子シャ ツタ印加時における従来の ドライブトラ ンジス夕のチャネル下のポテンシャルを示すポテンシャル図で める。
第 1 4図は、 電子シャ ツタ印加時における従来の定電流トラン ジス夕のチャネル下のポテンシャルを示すポテンシャル図であ る。
第 1 5 図は、 電子シャ ツタ印加時における従来のリセッ トゲー ト トランジスタのチャネル下のポテンシャルを示すポテンシャ ル図である。 発明を実施するための最良の形態
本発明の絶縁ゲー ト型電界効果 ト ランジスタに係る第 1 実施 の形態を、 第 1 図の概略構成断面図によって説明する。
第 1 図に示すように、 N型の半導体基板 1 1 上にはゲー ト絶縁 膜 3 1 を介してゲー ト電極 3 2が形成され、 このゲー ト電極 3 2 の両側における上記半導体基板 1 1 には P型のソース領域 3 3 、 ドレイン領域 3 4が形成されている。
またこのソース領域 3 3、 ドレイ ン領域 3 4より も深い位置の 上記半導体基板 1 1 には P + 型の第 1拡散層 1 2が形成されてい る。 この第 1拡散層 1 2 は、 半導体基板 1 1表面より不純物濃度 のピーク位置が 0 . 6 m以下の深さにあり、 好ましく は 0. 1 5 z m以上 0 . 4 5 m以下の深さにある。 また第 1拡散層 1 2 の不純物濃度は 1 X I 0 16/ c m3 以上 6 X I 016/ c m3 以下で あ り、好ましく は 1 . 5 X 1 016/ c m3 以上 3 X 1 016/ c m 3 以 下である。
さ らに上記第 1 拡散層 1 2 よ り も深い位置の半導体基板 1 1 には第 1拡散層 1 2 よ り も高濃度の P + +型の第 2拡散層 1 3が形 成されている。 この第 2拡散層 1 3 は、 半導体基板 1 1表面より 不純物濃度のピーク位置が 3 以上の深さにあ り、 好ましく は 3. 5 m以上 4. 5 m以下の深さにある。 また第 2拡散層 1 3 の不純物濃度は 1 - 5 X 1 0 16/ c m3 以上 6 X 1 0 16/ c m3 以下であり、 好ましく は 2 X I 016 c m3 以上 4 X 1 016/ c m3 以下である。 このように、 絶縁ゲー ト型電界効果トランジスタ 3 0が構成されている。 この絶縁ゲー ト型電界効果トランジスタ 3 0 は、 撮像装置の出力回路における ドライブトランジスタに用い ることができる。
次に、 第 1実施の形態の絶縁ゲー ト型電界効果トランジスタの ポテンシャルを、 第 2図のポテンシャル図によって説明する。
上記絶縁ゲー ト型電界効果トランジスタ 3 0では、 第 1拡散層 よ り も深い位置の半導体基板に第 1 拡散層よ り も高濃度の P型 の第 2拡散層を備えたことから、 第 2 図に示すように、 半導体基 板 （基板） 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散 層 1 3より も深い位置にポテンシャルのニュー トラル状態 （ポテ ンシャル 0 の状態） を作り 出すことができる。 このため、 電荷の ぶれが少なくなり、 パンチスルーゃィ ンジェクショ ンを起こし難 くなる。 またこのような トランジスタを撮像装置のソースフォロ ヮ型信号電流増幅回路の ドライ ブトランジスタに用いた場合に は、 撮像装置の電子シャ ツ夕を動作させるために基板に高い電圧 をかけてもポテンシャルのニュー トラル状態が変動しないので、 チャネルへの電荷の影響が抑制される。
次に、 本発明の絶縁ゲー ト型電界効果トランジスタに係る第 2 実施の形態を、 第 3 図の概略構成断面図によって説明する。
第 3 図に示すように、 N型の半導体基板 1 1 上にはゲー ト絶縁 膜 4 1 を介してゲー ト電極 4 2が形成され、 このゲー ト電極 4 2 の両側における上記半導体基板 1 1 には P型のソース領域 4 3、 ドレイ ン領域 4 4が形成されている。 またソース領域 4 3、 ドレ イ ン領域 4 4間に置ける半導体基板 1 1 には、 ゲー ト電極 4 2側 に半導体基板 1 1 領域を残した状態で N型の拡散層 4 5 が形成 されている。
さ らに、 上記ソース領域 4 3、 ドレイ ン領域 4 4より も深い位 置の上記半導体基板 1 1 には P + 型の第 1拡散層 1 2が形成され ている。 この第 1拡散層 1 2は、 半導体基板 1 1表面よ り不純物 濃度のピーク位置が 0 . 6 m以下の深さにあ り、 好ましく は 0. 1 5 m以上 0 . 4 5 m以下の深さにある。 また第 1拡散層 1 2 の不純物濃度は 1 X 1 016/ c m3 以上 6 X I 016/ c m3 以下 であり、 好ましく は 1 . 5 X 1 016Z c m3 以上 3 X 1 016Z c m 3 以下である。
さ ら に上記第 1 拡散層 1 2 よ り も深い位置の半導体基板 1 1 には第 1拡散層 1 2 よ り も髙濃度の P + +型の第 2拡散層 1 3 が形 成されている。 この第 2拡散層 1 3は、 半導体基板 1 1表面より 不純物濃度のピーク位置が 3 ^ m以上の深さにあ り、 好ましくは 3 . 5 m以上 4. 5 m以下の深さにある。 また第 2拡散層 1 3 の不純物濃度は 1 . 5 X 1 0 16/ c m3 以上 6 X 1 0 16 c m 以下であり、 好ましく は 2 X 1 0 16/ c m3 以上 4 X 1 016/ c m 3 以下である。 このよう に、 絶縁ゲート型電界効果トランジスタ 4 0が構成されている。 この絶縁ゲー ト型電界効果トランジスタ 4 0 は、 撮像装置の出力回路における定電流 トランジスタやリセ ッ トゲート トランジスタに用いることができる。
第 2実施の形態の絶縁ゲー ト型電界効果 ト ランジスタのボテ ンシャルを、 第 4図のポテンシャル図によって説明する。
上記絶縁ゲー ト型電界効果トランジスタ 4 0では、 第 1拡散層 よ り も深い位置の半導体基板に第 1拡散層よ り も高濃度の P型 の第 2拡散層を備えたことから、 第 4図に示すよう に、 半導体基 板 （基板） 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散 層 1 3 よりも深い位置にポテンシャルのニュー トラル状態 （ポテ ンシャル 0の状態） を作り 出すことができる。 このため、 電荷の ぶれが少なくなり、 パンチスルーやイ ンジェクショ ンを起こし難 くなる。 またこのような トランジスタを撮像装置のソ一スフォロ ヮ型信号電流増幅回路の ドライ ブトラ ンジスタに用いた場合に は、 撮像装置の電子シャツ夕を動作させるために基板に高い電圧 をかけてもポテンシャルのニュー トラル状態が変動しないので、 チャネルへの電荷の影響が抑制される。
上記第 1 図および第 3 図によって説明した絶縁ゲー ト型電界 効果トランジスタは、 C C D撮像素子に内蔵されている全ての回 路を構成する M O S および M O N O S型 ト ランジスタに適用す ることができる。
本発明の絶縁ゲ一 ト型電界効果 トランジスタ製造方法に係る 第 1実施の形態を、 前記第 1 図の製造工程断面図によって説明す る。
前記第 1 図に示すよう に、 半導体基板 1 1 上にゲー ト絶縁膜 3 1 、 ゲー ト電極 3 2、 および半導体基板 1 1 に 4 P型のソース領 域 3 3、 ドレイ ン領域 3 4 を形成する前に、 予め、 次の 2工程を 行う。
第 1 の工程は、 半導体基板 1 1 に、 P型のソース領域 3 3、 ド レイ ン領域 3 4が形成される領域よ り も深い位置の半導体基板 1 1 に P型の不純物を ドーピングして第 1拡散層 1 2 を形成す る。 この第 1拡散層 1 2 は、 半導体基板 1 1表面より不純物濃度 のピーク位置が 0 . 6 m以下の深さになり、 好ましく は 0 . 1 5 m以上 0 . 4 5 m以下の深さになるよう にする。 および第 1 拡散層 1 2 の不純物濃度は 1 X 1 0 16ノ c m3 以上 6 X 1 0 16 / c m3 以下となり、 好ましく は 1 . 5 X 1 0 16/ c m3 以上 3 X 1 0 16/ c m3 以下となるようにする。上記不純物の ドーピングは. 例えばイオン注入方によ り行われる。 そのときの ドーズ量、 注入 エネルギー等は、 上記不純物濃度のピーク位置となるようにおよ び不純物濃度となるように、 適宜設定する。
第 2の工程は、 上記第 1拡散層 1 2 よ り も深い位置の半導体基 板 1 1 に第 1 拡散層 1 2 よ り も高濃度の P ++型の第 2拡散層 1 3 を形成する。 この第 2拡散層 1 3は、 半導体基板 1 1表面よ り不 純物濃度のピーク位置が 3 ^ m以上の深さになり、 好ましく は 3 , 以上 4 . 5 m以下の深さになるよう にする。 および第 2 拡散層 1 3 の不純物濃度は、 1 . 5 X 1 0 16/ c m 以上 6 X 1 0 16ノ c m3 以下となり、 好ましくは 2 X 1 0 16ノ c m3 以上 4 X 1 0 16/ c m3 以下となるよう にする。 上記不純物の ドーピングは、 例えばイオン注入方によ り行われる。 そのときの ドーズ量、 注入 エネルギー等は、 上記不純物濃度のピーク位置となるようにおよ び不純物濃度となるよう に、 適宜設定する。 例えば、 3 M e V以 上の高工ネルギ一かつ 1 X I 0 1 2 / c m 2 以上の ドーズ量で P型 不純物 （例えばホウ素 （ B + )、 二フッ化ホウ素 （ B F 2 + ) 等） を注入することにより実現できる。
その後、 通常の トランジスタ形成技術によって、 上記半導体基 板 1 1 に、 ゲー ト絶縁膜 3 1、 ゲー ト電極 3 2 、 4 P型のソース 領域 3 3、 ドレイ ン領域 3 4を形成する。 なお、 上記第 1拡散層 1 2 を形成する第 1 の工程と第 2拡散層 1 3 を形成する第 2 の 工程とはどち らを先に行ってもよい。
上記絶縁ゲー ト型電界効果トランジスタ 3 0 の製造方法では、 第 1拡散層 1 2 よ り も深い位置の半導体基板 1 1 に第 1拡散層 1 2 よ り も高濃度の P "型の第 2拡散層 1 3 を形成することから 半導体基板 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散 層 1 3 よ り も深い位置にポテンシャルのニュー トラル状態 （ポテ ンシャル 0 の状態） を作り出すことができる。 このため、 電荷の ぶれが少なくなり、 パンチスルーゃィ ンジェクショ ンを起こ し難 くなる。 またこのような トランジスタを撮像装置のソ一スフォロ ヮ型信号電流増幅回路の ドライ ブ ト ランジスタに用いた場合に は、 撮像装置の電子シャツ夕を動作させるために基板に高い電圧 をかけてもポテンシャルのニュー ト ラル状態が変動しないので、 チャネルへの電荷の影響が抑制される。
本発明の絶縁ゲー ト型電界効果 ト ランジスタ製造方法に係る 第 2実施の形態を、 前記第 3図の製造工程断面図によって説明す る。
前記第 3 図に示すよう に、 絶縁ゲー ト型電界効果トランジスタ 4 0 の製造方法は、 前記第 1実施の形態と同様に、 半導体基板 1 1 に、 P型のソース領域 4 3、 ドレイ ン領域 4 4が形成される領 域よ り も深い位置の半導体基板 1 1 に P型の不純物を ドーピン グして第 1拡散層 1 2 を形成する第 1 の工程と、 上記第 1拡散層 1 2 より も深い位置の半導体基板 1 1 に第 1 拡散層 1 2 よ り も 高濃度の P + +型の第 2拡散層 1 3 を形成する第 2 の工程とを行つ た後に、 半導体基板 1 1 のソース領域 4 3、 ドレイ ン領域 4 4が 形成される間の領域に、 半導体基板 1 1表面側に半導体基板 1 1 領域を残した状態で前記第 1 拡散層 1 2 よ り も浅い位置に N型 の拡散層 4 5 を形成する。 なお、 上記第 1拡散層 1 2、 第 2拡散 層 1 3 、 N型の拡散層 4 5 の形成順は一例であって、 どの拡散層 を先に形成してもよく、 その形成順は問わない。 その後、 通常の トランジスタ形成技術によって、 半導体基板 1 1 上に、 ゲー ト絶 緣膜 4 1、 ゲー ト電極 4 2 、 P型のソース領域 4 3、 ドレイン領 域 4 4を形成すればよい。
上記絶緣ゲー ト型電界効果 トランジスタ 4 0 の製造方法では、 第 1拡散層 1 2 よ り も深い位置の半導体基板 1 1 に第 1 拡散層 1 2 より も高濃度の P + +型の第 2拡散層 1 3 を形成する ことから 半導体基板 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散 層 1 3より も深い位置にポテンシャルのニュー トラル状態 （ポテ ンシャル 0 の状態） を作り出すことができる。 このため、 電荷の ぶれが少なく なり、 パンチスルーやインジェクショ ンを起こし難 くなる。 またこのような トランジスタを撮像装置のソースフォロ ヮ型信号電流増幅回路の定電流トランジスタに用いた場合には、 撮像装置の電子シャ ツタを動作させるために基板に高い電圧を かけてもポテンシャルのニュー トラル状態が変動しないので、 チ ャネルへの電荷の影響が抑制される。
本発明の撮像装置に係る実施の形態を、 前記第 5 図の （ 1 ) C C D撮像装置全体図と （ 2 )出力回路図および前記第 1 図と第 3 図によって説明する。
前記第 5 図に示すよう に、 撮像装置 1 は、 概略、 マ ト リ ックス 状に配置された受光センサ 2 と各受光センサ列に隣接して配置 された垂直レジス夕 3 とで構成される受光部 4 と水平レジス夕 5 と出力回路部 6 とで構成されている。 撮像装置 1 に光が入射す ると、 上記受光部 4の受光センサ 2 によって電気信号に変換され 垂直レジスタ 3 、 水平レジス夕 5 を通って出力回路 6 よ り出力さ れる。 図中の矢印は信号転送方向を示す。
この出力回路 6 は、 図 （ 2 ) に示すよう に、 ソースフォロワ型 電流増幅回路であり、 その ドライブトランジスタ 7 は前記第 1 図 によって説明した構成の絶縁ゲー ト型電界効果 ト ランジスタ 3 0からなり、 定電流 トランジスタ 8 は前記第 3 図によって説明し た絶縁ゲー ト型電界効果 トランジスタ 4 0からなつている。 また 図示はしていないが、 上記撮像装置 1 のリセッ トゲート トランジ スタにも前記第 3 図によって説明した絶縁ゲー ト型電界効果 ト ランジスタ 4 0 の構成を採用することができる。 このように、 撮 像装置 1では、 その出力回路 6 を構成するもので半導体基板に形 成された絶縁ゲ一 ト型電界効果 トランジスタの一部も しく は全 てに前記第 1 図も し く は前記第 3 図によって説明した絶縁ゲー ト型電界効果トランジスタを採用することができる。
上記撮像装置 1 では、 出力回路 6 を構成するもので半導体基板 に形成された ドライ ブ ト ランジスタの一部も しく は全てに本発 明の絶縁ゲー ト型電界効果 トランジスタを用いることから、 撮像 装置 1 の電子シャ ッタを動作させるために半導体基板に高い電 圧をかけても、 絶縁ゲー ト型電界効果 トランジスタは、 半導体基 板の深い位置におけるポテンシャルのニュー ト ラル状態が変動 しないので、 チャネルへの電荷の影響が抑制される。 このことを 以下に説明する。
上記撮像装置 1 の実施の形態に係る ドライブ ト ランジスタの ポテンシャルを、 第 6 図のポテンシャル図によって説明する。
上記ドライブトランジスタ 7 (絶縁ゲー ト型電界効果トランジ スタ 3 0 ) では、 第 1拡散層 1 2 よ り も深い位置の半導体基板 1 1 に第 1 拡散層 1 2 よ り も高濃度の P型の第 2拡散層 1 3 を備 えたことから、 第 6 図に示すよう に、 半導体基板 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散層 1 3 より も深い位置にポテ ンシャルのニュー トラル状態 (ポテンシャル 0 の状態） を作り 出 すことができる。 これにより、 電子シャツタを印加しても、 ポテ ンシャル変動が極めて少なくなり、 バックゲー トが通常の動作領 域全域においてニュ一 トラルとなって、 バックゲー ト効果および チャネルと半導体基板との間の電荷流入が起こ らなくなる。 しか も第 2拡散層 1 3 を形成するために P型不純物を高エネルギー で注入しているため、 チャネルとの結合容量は極めて小さ く 、 ト ランジス夕のポテンシャル変動、 利得特性には影響を及ぼさない このため、 電荷のぶれが少なくなり、 パンチスルーやインジェク シヨ ンを起こし難くなる。 このよう に、 撮像装置 1 の電子シャ ツ 夕を動作させるために半導体基板 1 1 に高い電圧をかけてもポ テンシャルのニュー トラル状態が変動しないので、 チャネルへの 電荷の影響が抑制され、 安定した撮像画質の出力が得られる。 図 面において、 破線で示すポテンシャル曲線は電子シャツタ印加前 であり、 実線で示すポテンシャル曲線は電子シャツ夕印加後であ る。
次に、 上記撮像装置 1 の実施の形態に係る定電流トランジスタ のポテンシャルを、 第 7 図のポテンシャル図によって説明する。 第 7 図に示すように、 上記定電流トランジスタ 8 (絶縁ゲー ト 型電界効果トランジスタ 4 0 ) では、 第 1拡散層 1 2 よ り も深い 位置の半導体基板 1 1 に第 1 拡散層 1 2 よ り も高濃度の P型の 第 2拡散層 1 3 を備えたことから、 半導体基板 1 1 の深い位置、 すなわち、 高濃度の P型の第 2拡散層 1 3 よ り も深い位置にポテ ンシャルのニュー トラル状態 (ポテンシャル 0 の状態） を作り出 すことができる。 これにより、 ポテンシャル変動が極めて少なく なり、 バックゲー トが通常の動作領域全域においてニュー 卜ラル となって、 バックゲ一 ト効果及びチャネルと半導体基板との間の 電荷流入が起こ らなくなる。 しかも第 2拡散層 1 3 を形成するた めに P型不純物を高エネルギーで注入しているため、 チャネルと の結合容量は極めて小さく、 ト ランジスタのポテンシャル変動、 利得特性には影響を及ぼさない。 このため、 電荷のぶれが少なく なり、 パンチスルーやインジェクショ ンを起こし難くなる。 この ように、 撮像装置 1 の電子シャツ夕を動作させるために半導体基 板 1 1 に高い電圧をかけてもポテンシャルのニュー ト ラル状態 が変動しないので、 チャネルへの電荷の影響が抑制され、 安定し た撮像画質の出力が得られる。 図面において、 破線で示すポテン シャル曲線は電子シャ ツタ印加前であり、 実線で示すポテンシャ ル曲線は電子シャツ夕印加後である。
次に、 本発明の撮像装置の製造方法について説明する。 本発明 の撮像装置の製造方法は、 一般に知られている電荷結合型の撮像 装置の製造方法において、 撮像装置の出力回路を構成する絶縁ゲ ー ト型電界効果 ト ランジスタの一部も し く は全てを形成する際 に、 予め次の 2工程を行う。 第 1 の工程は、 絶縁ゲート型電界効 果トランジスタが形成される半導体基板に、 絶縁ゲー ト型電界効 果トランジスタのソース、 ドレイ ン領域が形成される領域よ り も 深い位置の半導体基板に P型の第 1 拡散層を形成する工程であ る。 第 2 の工程は、 第 1拡散層よ り も深い位置の半導体基板に第 1拡散層よ り も'高濃度の P型の第 2拡散層を形成する工程であ る。 この第 1 の工程と第 2の工程はどち らを先に行ってもよい。 次に、 第 8 図のフローチャートによって、 撮像装置の出力回路 部分を形成する工程を説明する。
第 8 図に示すよう に、 先ず N - 型ェピタキシャル層を有するェ ピタキシャル （ E p i ) 基板を形成する。 次に、 C C D受光部が 形成される領域をマスク して、 出力回路の トランジスタ形成領域 に第 1 拡散層と第 2拡散層とを形成するための不純物 ド一ピン グを、 例えばイオン注入法を用いて行う。 このとき、 第 1拡散層 の不純物濃度ピークの位置、 不純物濃度、 第 2拡散層の不純物濃 度ピークの位置、 不純物濃度は、 第 1 図および第 3 図を用いて先 に説明した絶縁ゲー ト型電界効果 ト ランジス夕の条件と同一で ある。
次に、 トランジスタ形成領域にチャネル形成用の不純物を半導 体基板に ドーピングする。 このときも C C D受光部が形成される 領域はマスクしておく。
次いで、 上記ドーピングに用いたマスクを除去した後、 出力回 路の ト ランジスタ形成領域にゲー ト絶縁膜を形成するとともに 受光部の転送電極間の絶縁膜を形成する。 続いて、 出力回路の ト ランジス夕形成領域にゲー ト電極を形成する と ともに受光部の 転送電極を形成する。
次いで、 受光部領域をマスクして、 トランジスタ形成領域にソ —ス、 ド レイ ンとなる拡散層を形成する。 さ らに、 受光部領域を マスク して、 トランジスタ形成領域の結線工程を行う。
上記撮像装置の製造方法では、 撮像装置の出力回路を構成する 絶縁ゲ一 卜型電界効果 ト ランジスタの一部も し く は全てを本発 明の絶縁ゲー ト型電界効果トランジスタで形成することから、 撮 像装置の電子シャ ツ夕を動作させるために基板に高い電圧をか けても、 出力回路を構成する絶縁ゲー ト型電界効果トランジスタ は、 基板の深い位置におけるポテンシャルのニュー トラル状態が 変動しないものとなっているので、 チャネルへの電荷の影響が抑 制される。
以上、 説明したよう に本発明の絶縁ゲー ト型電界効果トランジ スタによれば、 第 1拡散層より も深い位置の半導体基板に第 1 拡 散層よ り も高濃度の P型の第 2拡散層を備えたので、 半導体基板 の深い位置にポテンシャルのニュー ト ラル状態を作り出すこ と ができる。 このため、 電荷のぶれが少なくなり、 ノ\°ンチスル一や インジェクショ ンを起こし難くなる。 またこのようなトランジス タを撮像装置のソ一スフォロワ型信号電流増幅回路の ドライ ブ トランジスタに用いた場合には、 撮像装置の電子シャツ夕を動作 させるために基板に高い電圧をかけてもポテンシャルのニュー トラル状態が変動しないので、 チャネルへの電荷の影響を抑制で きる。
本発明の絶縁ゲー ト型電界効果 ト ランジスタの製造方法によ れば、 第 1 拡散層よ り も深い位置の半導体基板に第 1拡散層よ り も高濃度の P型の第 2拡散層を形成するので、 半導体基板の深い 位置にポテンシャルのニュー トラル状態を作り 出すこ とができ る。 このため、 電荷のぶれが少ない、 パンチスルーやイ ンジェク シヨ ンを起こ し難く なる絶縁ゲー ト型電界効果 ト ランジスタを 製造できる。 また固体撮像装置のソースフォロワ型信号電流増幅 回路の ト ランジスタにこのような絶縁ゲー ト型電界効果ト ラン ジスタを形成した塲合には、 撮像装置の電子シャツ夕を動作させ るために基板に高い電圧をかけてもポテンシャルのニュー ト ラ ル状態が変動しないので、 チャネルへの電荷の影響が抑制される トランジスタを形成することができる。
本発明の撮像装置によれば、 出力回路を構成するもので半導体 基板に形成された絶縁ゲー ト型電界効果 ト ランジスタの一部も しく は全てに本発明の絶縁ゲー ト型電界効果 ト ランジスタを用 いるので、 撮像装置の電子シャツ夕を動作させるために基板に高 い電圧をかけても、 絶縁ゲー ト型電界効果トランジスタは、 基板 の深い位置におけるポテンシャルのニュー ト ラル状態が変動し ないので、 チャネルへの電荷の影響を抑制することができる。 よ つて、 シャ ツ夕段差の不具合の発生を解消することができる。 ま た、 撮像装置の内蔵回路を構成する トランジスタやリセッ トゲー トにおいて、 半導体基板とのパンチスルーおよびインジェクショ ンによる不具合の発生を無くすことができる。
本発明の撮像装置の製造方法によれば、 撮像装置の出力回路を 構成する絶縁ゲー ト型電界効果 ト ラ ンジスタの一部もしく は全 てを本発明の絶緣ゲー ト型電界効果 卜 ランジス夕で形成するの で、 撮像装置の電子シャツ夕を動作させるために基板に高い電圧 をかけても、 出力回路を構成する絶縁ゲー ト型電界効果トランジ ス夕は、 基板の深い位置におけるポテンシャルのニュー トラル状 態が変動しないものとなり、 チャネルへの電荷の影響を抑制する ことができるものとなる。 よって、 シャツ夕段差の不具合の発生 を解消する ことができる撮像装置を製造することができる。 また 撮像装置の内蔵回路を構成する ト ランジスタやリセッ トゲ一 卜 において、 半導体基板とのパンチスルーおよびインジェクショ ン による不具合の発生が無い撮像装置を製造することができる。

Claims

請求の範囲
1 . 基板上にゲ一 ト絶縁膜を介してゲー ト電極が形成され、 前 記ゲー ト電極の両側における前記基板にソース、 ドレイ ン領域が 形成された絶縁ゲー ト型電界効果 トランジスタであって、
前記ソース、 ドレイ ン領域より も深い位置の前記基板に形成さ れた第 1導電型の第 1拡散層と、
前記第 1 拡散層よ り も深い位置の前記基板に形成された前記 第 1拡散層よ り も高濃度の第 1導電型の第 2拡散層と
を含む絶縁ゲー ト型電界効果トランジスタ。
2 . 前記ソース、 ド レイン領域間に置ける前記基板に、 前記ゲ 一ト電極側に前記基板領域を残した状態で第 2導電型の拡散層 が形成されている、 請求の範囲第 1項に記載の絶縁ゲー ト型電界 効果トランジスタ。
3 . 前記第 1導電型は P型、 前記第 2導電型は N型である、 請 求の範囲第 2項に記載の絶縁ゲー ト型電界効果トランジスタ。
4 . 基板上にゲ一 ト絶縁膜を介してゲー ト電極を形成し、 前記 ゲー ト電極の両側における前記基板にソース、 ドレイン領域を形 成する絶縁ゲー ト型電界効果 トランジスタの製造方法であって、 予め、 前記基板に、 前記ソース、 ドレイ ン領域が形成される領 域よ り も深い位置の前記基板に第 1 導電型の第 1 拡散層を形成 する工程と、
前記第 1 拡散層よ り も深い位置の前記基板に前記第 1 拡散層 よ り も高濃度の第 1導電型の第 2拡散層を形成する工程と
を含む絶縁ゲート型電界効果トランジスタの製造方法。
5 . 予め、 前記基板の前記ソース、 ドレイ ン領域が形成される 間の領域に、 前記基板表面側に前記基板領域を残した状態で N型 の拡散層を形成する、 請求の範囲第 4項に記載の絶縁ゲ一 ト型電 界効果トランジスタの製造方法。
6 . 撮像装置における出力回路を構成するもので基板に形成さ れた絶縁ゲー ト型電界効果ト ランジスタの一部もしく は全てが、 前記絶緣ゲ一 ト型電界効果 トランジス夕の各ソース、 ドレイ ン 領域よ り も深い位置の前記基板に形成された第 1 導電型の第 1 拡散層と、
前記第 1 拡散層よ り も深い位置の前記基板に形成された前記 第 1拡散層より も高濃度の第 1導電型の第 2拡散層と
を含む撮像装置。
7 . 撮像装置における出力回路を構成するもので基板に形成さ れた絶縁ゲー ト型電界効果 ト ランジス夕の一部もしく は全てを 製造する方法において、
予め、 前記絶縁ゲート型電界効果 トランジスタが形成される基 板に、 前記絶縁ゲー ト型電界効果 トランジスタのソース、 ドレイ ン領域が形成される領域よ り も深い位置の前記基板に第 1 導電 型の第 1拡散層を形成する工程と、
前記第 1 拡散層よ り も深い位置の前記基板に前記第 1 拡散層 より も高濃度の第 1導電型の第 2拡散層を形成する工程と
を含む撮像装置の製造方法。
PCT/JP2003/010408 2002-08-19 2003-08-18 絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法 WO2004017416A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/524,749 US7374961B2 (en) 2002-08-19 2003-08-18 Insulated gate field-effect transistor and its manufacturing method, and imaging device and its manufacturing method
CN038239353A CN1689167B (zh) 2002-08-19 2003-08-18 绝缘栅场效应晶体管及其制造方法和摄像装置及其制造方法
US12/109,892 US8188523B2 (en) 2002-08-19 2008-04-25 Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002237838A JP4016192B2 (ja) 2002-08-19 2002-08-19 固体撮像装置とその製造方法
JP2002-237838 2002-08-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10524749 A-371-Of-International 2003-08-18
US12/109,892 Division US8188523B2 (en) 2002-08-19 2008-04-25 Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same

Publications (1)

Publication Number Publication Date
WO2004017416A1 true WO2004017416A1 (ja) 2004-02-26

Family

ID=31884444

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010408 WO2004017416A1 (ja) 2002-08-19 2003-08-18 絶縁ゲート型電界効果トランジスタとその製造方法、および撮像装置とその製造方法

Country Status (6)

Country Link
US (2) US7374961B2 (ja)
JP (1) JP4016192B2 (ja)
KR (1) KR101013423B1 (ja)
CN (2) CN101552290B (ja)
TW (1) TWI233205B (ja)
WO (1) WO2004017416A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807783B2 (ja) * 2006-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 電荷検出素子
US8536625B2 (en) * 2009-09-11 2013-09-17 Massachusetts Institute Of Technology Electronic shutter with photogenerated charge extinguishment capability for back-illuminated image sensors
KR20200018863A (ko) * 2018-08-13 2020-02-21 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517164A1 (en) * 1991-06-04 1992-12-09 Sony Corporation Solid-state image sensor
JPH05335564A (ja) * 1992-06-01 1993-12-17 Fujitsu Ltd 半導体装置の製造方法
JPH07297295A (ja) * 1994-04-20 1995-11-10 Sony Corp Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JP2001230406A (ja) * 2000-02-17 2001-08-24 Nec Corp 固体撮像素子
JP2002083888A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109861B2 (ja) * 1990-01-19 1995-11-22 株式会社東芝 電荷転送デバイスを含む半導体装置およびその製造方法
JPH09162380A (ja) * 1995-10-04 1997-06-20 Sony Corp 増幅型固体撮像素子及びその製造方法
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6144076A (en) * 1998-12-08 2000-11-07 Lsi Logic Corporation Well formation For CMOS devices integrated circuit structures
FR2802339B1 (fr) * 1999-12-09 2002-03-01 St Microelectronics Sa Transistor mos durcis
JP2002008388A (ja) 2000-06-20 2002-01-11 Fujitsu Ltd 液晶表示装置及びそれに用いるシフトレジスタ
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0517164A1 (en) * 1991-06-04 1992-12-09 Sony Corporation Solid-state image sensor
JPH05335564A (ja) * 1992-06-01 1993-12-17 Fujitsu Ltd 半導体装置の製造方法
JPH07297295A (ja) * 1994-04-20 1995-11-10 Sony Corp Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置
JP2001230406A (ja) * 2000-02-17 2001-08-24 Nec Corp 固体撮像素子
JP2002083888A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200415783A (en) 2004-08-16
US20050269636A1 (en) 2005-12-08
TWI233205B (en) 2005-05-21
US7374961B2 (en) 2008-05-20
US8188523B2 (en) 2012-05-29
JP4016192B2 (ja) 2007-12-05
US20080197385A1 (en) 2008-08-21
KR20050046006A (ko) 2005-05-17
CN1689167A (zh) 2005-10-26
CN1689167B (zh) 2010-08-11
CN101552290B (zh) 2011-07-27
CN101552290A (zh) 2009-10-07
JP2004079770A (ja) 2004-03-11
KR101013423B1 (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
US20090166693A1 (en) Image Sensor and Manufacturing Method Thereof
JPH01205470A (ja) 半導体装置およびその製造方法
US7755150B2 (en) MOS solid-state image pickup device and manufacturing method thereof
US6054357A (en) Semiconductor device and method for fabricating the same
KR20060106667A (ko) 고내압 반도체장치 및 그 제조방법
CN101075625A (zh) 固态成像器件
US6287886B1 (en) Method of forming a CMOS image sensor
US8188523B2 (en) Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same
US8318559B2 (en) Method of fabricating CMOS transistor
JP5050512B2 (ja) 固体撮像装置の製造方法および半導体装置の製造方法
US9093346B2 (en) Photoelectric conversion device and imaging system
JP6161454B2 (ja) 光電変換装置、その製造方法及びカメラ
JP3744438B2 (ja) 半導体装置
JP4198158B2 (ja) 半導体集積回路及びその製造方法
JP2006310770A (ja) 高耐圧半導体装置及びその製造方法
US6365463B2 (en) Method for forming a high-precision analog transistor with a low threshold voltage roll-up and a digital transistor with a high threshold voltage roll-up
EP1225627A2 (en) Semiconductor integrated circuit device and manufacture method therefor
JP2883407B2 (ja) 半導体装置及びその製造方法
JP2507981B2 (ja) 相補形ｍｉｓトランジスタの製造方法
JPH09186325A (ja) Ｍｏｓ電界効果トランジスタの製造方法
KR100741881B1 (ko) 시모스 이미지 센서의 트랜지스터 및 그의 제조방법
JPH06196643A (ja) 半導体装置
US20220085155A1 (en) Transistor device, ternary inverter device including same, and manufacturing method therefor
US20070111359A1 (en) Solid-state image pickup device and method for manufacturing the same
JPH0513430A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

WWE Wipo information: entry into national phase

Ref document number: 1020057002299

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10524749

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038239353

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057002299

Country of ref document: KR