JPH02254840A - オフセットqpsk方式用の復調器 - Google Patents

オフセットqpsk方式用の復調器

Info

Publication number
JPH02254840A
JPH02254840A JP7633889A JP7633889A JPH02254840A JP H02254840 A JPH02254840 A JP H02254840A JP 7633889 A JP7633889 A JP 7633889A JP 7633889 A JP7633889 A JP 7633889A JP H02254840 A JPH02254840 A JP H02254840A
Authority
JP
Japan
Prior art keywords
data
circuit
demodulated data
outputs
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7633889A
Other languages
English (en)
Other versions
JPH0642686B2 (ja
Inventor
Makoto Nishikawa
誠 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP7633889A priority Critical patent/JPH0642686B2/ja
Publication of JPH02254840A publication Critical patent/JPH02254840A/ja
Publication of JPH0642686B2 publication Critical patent/JPH0642686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はオフセットQ P S K (0ffset 
Quadrature PhascShift Key
ing:以下「〇−QPSKJ)方式用の復調器に係り
、特に復調データの識別タイミングの制御技術に関する
(従来の技術) 0−QPSK方式は、例えば刊行物「最新ディジタル衛
星通信J(埋木、小板他訳、昭和61年5月、味日本技
術経済センター発行(JATEC出版発売)の例えば5
6頁に紹介されている通り、2系列のディジタル信号の
変調方式であるQPSK (直交位相変調)方式の一種
であって、2系列のディジタル信号において一方が他方
の1/2シンボル遅延した関係となるようにし、位相遷
移量の減少を図った方式である。
この0−QPSK方式用の復調器としては、従来、例え
ば第5図に示すものが知られている。第5図において、
Slは受信復調ベースバンド信号である0−QPSK被
変調信号であり、この0−QPSK被変調信号S1は同
期検波回路51と同52とへそれぞれ入力する。また、
キャリア再生回路53は、同期検波回路51と同52の
各出力を受けてキャリアを再生し、それを同期検波回路
51へ基準搬送波として与えるとともに、−2−移相器
54へ出力する。−2−移相器54は再生されたキャリ
アを士移相し、それを基準搬送波として同期検波回路5
2へ与える。
その結果、同期検波回路51からは、再生されたキャリ
アと同相側のチャネル(これを「Iチャネル」と称する
)の復調データS2が得られ、これは識別器55とクロ
ック再生回路57とへ出力される。また、同期検波回路
52からは、再生されたキャリアと直交する側のチャネ
ル(これを「Qチャネル」と称する)の復調データS3
が得られ、これは識別器56へ出力される。
そして、クロック再生回路57は■チャネルの復調デー
タS2からクロックを再生する。この再生クロックS4
は、サンプリングクロックとして、識別器55へ直接供
給されるとと6に、インバータ58を介して識別器56
へ供給される。つまり、■チャネルの復調データS2が
Qチャネルの復調データS3よりも1/2シンボル宛進
んでいるのであり、識別器55では再生クロックS4の
前縁で出力データS5を形成し、また識別器56では再
生クロックS4の後縁で出力データS6を形成する。こ
れにより、IチャネルとQチャネルの対応したデータビ
ットは位相が揃えられて出力されることになる。
(発明が解決しようとする課題) ところで、0−QPSK被変調信号を同期検波によって
復調する場合、再生キャリアの引き込みタイミング(位
相)は、第6図(a)の(1)〜(4)までの4つの位
相をとり得るから、復調データ(S2.S3)の組合せ
は第6図(b)に示すように4通り存在する。そうする
と、出力データ(S5.S6)は第7図に示すようにな
る。
第7図(a)は、■チャネルとQチャネルの復調データ
が入れ替っていない場合(第6図(a)(b)における
(1)と(3)の場合)を示すが、再生クロックS4の
前縁で復調データS2をサンプリングし、後縁で復調デ
ータS3をサンプリングするから、出力データ(S5.
S6)は(■1゜Q 1)、(I 2+ Q 2)、・
・・となり、両チャネルの対応するデータビットは位相
が揃えられて出力される。
一方、第7図(b)は、■チャネルとQチャネルの復調
データが入れ替っている場合(第6図(a>(b)にお
ける(2)と(4)の場合ンを示すが、再生クロックS
4はエチャネルの復調データS2に基づき生成されるこ
とは第7図(a)と同様であるから、出力データ(S5
.S6)は(Q o、 I t)、(Q 1. I 2
)、・・・のようになり、両チャネルの対応するデータ
ビットは1ビットずれた関係となる。即ち、両チャネル
の位相を揃え、・・・(Q It I り、(Q 2.
 I 2)、・・・なる出力データを得るには、再生ク
ロックS14を反転させたものでサンプリングしなけれ
ばならないということになる。
以上要するに、0−QPSK被変調信号の同期検波復調
においては、2系列の復調データ相互間においてデータ
変化点が180”ずれているため、再生キャリアの引き
込み位相によって2通りの識別タイミングが存在し、所
望の出力データを取得する識別タイミングの確定ができ
ないという困難な問題がある。
本発明は、このような問題に鑑みなされたもので、その
目的は、両チャネルの復調データ相互間において1ビッ
トずれがある場合とない場合のある事実、および、復調
データはデータ部に特定符号部が前置されているという
事実を利用して、識別タイミングの確定困難性を回避で
きるオフセッhQPsK方式用の復調器を提供すること
にある。
(課題を解決するための手段) 前記目的を達成するために、本発明のオフセットQPS
K方式用の復調器は次の如き構成を有する。
即ち、本発明のオフセットQPSK方式用の復調器は、
オフセットQPSK被変調信号を同期検波し直交関係に
ある2系列の復調データ(以下、一方を「第1復調デー
タ」、他方を「第2復調データ」という)を形成出力す
る直交検波回路と;前記第1復調データを受けてそのデ
ータ部に前置される特定符号部を検出し検出信号を出力
するとともに、その特定符号部の位相反転有無を示す第
1極性信号を出力する第1特定符号部検出回路と: 前
記第2復調データを受けて1ビット遅延させて出力する
遅延回路と; 前記第2復調データと前記遅延回路の出
力とのいずれか一方を選択してその選択データを出力す
る選択回路と; 前記選択データを受けてそのデータ部
に前置される特定符号部の位相反転有無を示す第2極性
信号を出力する第2特定符号部検出回路と; 前記第1
極性信号と前記第2極性信号とを受けて両信号が異極性
を示すときは前記選択回路に前記遅延回路の出力を選択
させ、両信号が同極性を示すときは選択回路に前記第2
復調データを選択させることを前記検出信号に応答して
行う制御回路と; 前記第1復調データと前記選択デー
タとのそれぞれのタイミング調整を行い、それを復調デ
ータとして後段の識別器へ出力するリタイミング回路と
;を備えていることを特徴とするものである。
(作 用) 次に、前記の如く構成される本発明のオフセットQPS
K方式用の復調器の作用を説明する。
第1特定符号部検出回路は第1復調データの特定符号部
を監視する。また、選択回路は当初第2復調データを選
択出力しているので、第2特定符号部検出回路は第2復
調データの特定符号部を監視する。そして、両極性信号
が同極性であるときは、再復調データはそれぞれ正しい
系列のデータであるから、選択回路には第2復調データ
を選択させる。一方、両極性信号が異極性であるときは
、再復調データはそれぞれ正しい系列ではなく、入れ替
っており、その結果、対応するデータビットには1ビッ
トのずれがあるので、選択回路には遅延回路の出力を選
択させる。つまり、この場合には、2系列の対応するデ
ータビットが単に入れ替っただけの関係にするのである
。これにより、キャリア再生の引き込み位相によって識
別タイミングが2通りとなる問題を解消できることにな
る。
そして、遅延回路や選択回路等を設けたことによる影響
を除くために、第1復調データと選択データとのそれぞ
れのタイミング調整を行うようにすれば、識別器では1
つのサンプルクロックでもって支障なく出力データを形
成できることになる。
斯くして、本発明によれば、オフセットQPSK被変調
信号の同期検波復調において本質的な問題として存在す
る識別タイミングの確定困難性を回避できるオフセット
QPSK方式用の復調器を提供できる効果がある。
(実 施 例) 以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の一実施例に係るオフセットQPSK方
式用の復調器を示す、なお、従来例と同一構成部分には
同一符号名称を付しである。
本実施例の復調器は、第1図に示すように、1ビット遅
延回路1と、セレクタ2と、ユニークワード検出回路3
と、同4と、排他的論理和(EX−OR)回路5と、フ
リップフロップ(FF)6と、リタイミング回路7とを
付加したものであり、リタイミング回路7の2系列の出
力それぞれが識別器55、同56の入力復調データとな
るようにしたものである。
■チャネルの復調データS2は、クロック再生回路57
の他、ユニークワード検出回路3とリタイミング回路7
とへ入力する。また、Qチャネルの復調データS3は、
1ビット遅延回路1を介して、また直接的にセレクタ2
へ入力する。
セレクタ2は、FF6のQ出力の信号状態に応じて、1
ビット遅延回路1の出力たる遅延データSIOと復調デ
ータS3のいずれが一方を選択し、その選択データSl
lをユニークワード検出回路4とリタイミング回路7と
へ出力する。
周知のように、0−QPSK被変調被変調信号S−タ部
とこれに前置される特定符号部(いわゆるユニークワー
ド)とからなるので、復調データ(S2.S3)は、第
2図に示すように、ユニークワードUWがデータ部に前
置された構成となっている。そこで、両チャネルの復調
データからユニークワードUWを検出すれば、両チャネ
ルの位相関係がわかる。ユニークワード検出回#I3と
同4はそのための回路である。具体的に言えば、ユニー
クワード検出回路3は、ユニークワードUWの検出パル
ス信号S12を発生する。この検出パルス信号S12は
FF6のクロック端子Cに印加される。そして、雨検出
回路(3,4)では、ユニークワードUWの位相反転有
無、即ち、ユニークワードUWがIとI、Qと寛のいず
れであるかを検出し、その極性を示す極性信号S13、
同14をそれぞれ出力する。これはEX−OR回路5で
排他的論理和がとられ、その結果である判定信号S15
がFF6のデータ入力端子りに印加される0以上の動作
をタイムチャートに示せば例えば第3図のようになる0
判定信号S16が゛1°。
レベルのときは、FF6のQ出力が°゛1゛1゛レベル
、判定信号S16が0“レベルのときはFF6のQ出力
が“0”レベルとなる。このQ出力の信号状態によって
セレクタ2はその選択対象を特定するのである。
ここで、第4図(a )(b )は、第6図(a >(
b )と同一であるが、極性信号S13と同14が同極
性(第3図(c )(d ))を示すときは、復調デー
タの組合せは第4図(b)の(1)と(3)の場合を意
味する。同様に異極性(第3図(a )(b ))を示
すときは第4図(b)の(2)と(4)の組合せを意味
する。そこで、同極性のときは、FF6のQ出力を“0
”レベルに設定して、セレクタ2にtxvtデータS3
を選択させる。一方、異極性のときは、FF6のQ出力
を“1″レベルに設定してセレクタ2に1ビット遅延回
路1の出力を選択させるのである。その結果、第7図で
説明した識別タイミングが2通り存在する問題を解決で
きることになる。なお、以上の説明から明らかなように
、EX−OR回路5とFF6は全体として制御回路を構
成しているということができる。
最後に、リタイミング回路7は、再生クロックS4に従
って次の2つの動作を主として行う。
第1は、1ビット遅延回路1とセレクタ2等の付加の影
響除去のため、復調データS2と選択データSllのタ
イミングを調整することである。
第2は、極性信号S13と同S14を利用して、識別器
(55,56)へ出力する復調データを第4図(c)に
示すように位相反転の補正をして出力することである。
なお、この補正操作は、良く知られているので説明を省
略するが、識別器(55,56>の後段で行っても良い
、また、■チャネルとQチャネルの入れ替え操作も良く
知られている通りであって、識別器(55,56)の前
後のいずれの段階で行っても良い事項である。
(発明の効果) 以上説明したように、本発明のオフセットQPSK方式
用の復調器によれば、再復調データの特定符号部の位相
反転有無を検出し、その位相状態を示す極性信号が異極
性を示すときは、両系列の復調データは入れ替っており
、1ビットのずれがあるので、一方のtX調データを1
ビット遅延させ、2系列の対応するデータビットが単に
入れ替った関係となるようにしたので、同期検波復調に
おいて本質的な問題として存在する識別タイミングの確
定困難性を回避できるオフセットQPSK方式用の復調
器を提供できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係るオフセットQPSK方
式用の復調器の構成ブロック図、第2図は復調データ(
S2.S3)のフォーマット、第3図はユニークワード
検出関係の動作タイムチャート、第4図はオフセットQ
PSK方式における位相不確定性に対する本実施例の復
調動作の説明図、第5図は従来のオフセットQPSK方
式用の復調器の構成ブロック図、第6図はオフセットQ
PSK方式における位相不確定性の説明図、第7図は位
相不確定がある場合の従来例回路の動作説明図である。 1・・・・・・1ビット遅延回路、 2・・・・・・セ
レクタ、3.4・・・・・・ユニークワード検出回路、
 5・・・・・・排他的論理和(EX−OR>回路、 
6・・・・・・フリップフロップ(FF)、 7・・・
・・・リタイミング回路、51.52・・・・・・同期
検波回路、 53・・・・・・キャリア再生回路、 5
4・・・・・・T移相器、55.56・・・・・・識別
器、 57・・・・・・クロック再生回路、 58・・
・・・・インバータ。 代理人 弁理士  八 幡  義 博 り束のオフヒツトQPSK3’に用の4I聞オシの都り
失7例第 5 凶 (a)            (1:+)オフ七、 
トQPSK万武j7てお1fろ編目子2壇声オ友第 g
 図

Claims (1)

    【特許請求の範囲】
  1. オフセットQPSK被変調信号を同期検波し直交関係に
    ある2系列の復調データ(以下、一方を「第1復調デー
    タ」、他方を「第2復調データ」という)を形成出力す
    る直交検波回路と;前記第1復調データを受けてそのデ
    ータ部に前置される特定符号部を検出し検出信号を出力
    するとともに、その特定符号部の位相反転有無を示す第
    1極性信号を出力する第1特定符号部検出回路と;前記
    第2復調データを受けて1ビット遅延させて出力する遅
    延回路と;前記第2復調データと前記遅延回路の出力と
    のいずれか一方を選択してその選択データを出力する選
    択回路と;前記選択データを受けてそのデータ部に前置
    される特定符号部の位相反転有無を示す第2極性信号を
    出力する第2特定符号部検出回路と;前記第1極性信号
    と前記第2極性信号とを受けて両信号が異極性を示すと
    きは前記選択回路に前記遅延回路の出力を選択させ、両
    信号が同極性を示すときは選択回路に前記第2復調デー
    タを選択させることを前記検出信号に応答して行う制御
    回路と;前記第1復調データと前記選択データとのそれ
    ぞれのタイミング調整を行い、それを復調データとして
    後段の識別器へ出力するリタイミング回路と;を備えて
    いることを特徴とするオフセットQPSK方式用の復調
    器。
JP7633889A 1989-03-28 1989-03-28 オフセットqpsk方式用の復調器 Expired - Fee Related JPH0642686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7633889A JPH0642686B2 (ja) 1989-03-28 1989-03-28 オフセットqpsk方式用の復調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7633889A JPH0642686B2 (ja) 1989-03-28 1989-03-28 オフセットqpsk方式用の復調器

Publications (2)

Publication Number Publication Date
JPH02254840A true JPH02254840A (ja) 1990-10-15
JPH0642686B2 JPH0642686B2 (ja) 1994-06-01

Family

ID=13602577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7633889A Expired - Fee Related JPH0642686B2 (ja) 1989-03-28 1989-03-28 オフセットqpsk方式用の復調器

Country Status (1)

Country Link
JP (1) JPH0642686B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985535B2 (ja) * 2008-04-24 2012-07-25 三菱電機株式会社 復調回路

Also Published As

Publication number Publication date
JPH0642686B2 (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
JPH021675A (ja) オフセットqpsk方式用の搬送波再生回路
JP3371175B2 (ja) 伝送方式
CA2110017C (en) Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals
JPH02254840A (ja) オフセットqpsk方式用の復調器
US8355479B2 (en) Signal processing apparatus and signal processing method
JPH11196147A (ja) キャリア再生回路
JPS58194450A (ja) 復調装置
JPH06261088A (ja) 復調器オフセット除去回路
JP2522398B2 (ja) 位相制御装置
JP2001237908A (ja) Qpsk/qam同期獲得装置
JPH0818614A (ja) 同期用符号検出回路
JP3167341B2 (ja) 連続位相変調信号復調回路
JPS6159579B2 (ja)
JP2000013459A (ja) 位相不確定性を有する復調信号の位相不確定性除去回路及びフレーム同期回路
JP3118132B2 (ja) データ受信装置
JPS62180634A (ja) フレ−ム同期方式
JP4847373B2 (ja) フレーム同期検出方法
JPH0234552B2 (ja)
JPH0787147A (ja) 復調装置
JPH0468737A (ja) 差動位相変調通信方式用復調器
JPH0644771B2 (ja) オフセツト4相位相変調波復調器のクロツク制御方法
JP2007214884A (ja) 復調装置
JP2002271434A (ja) 搬送波再生回路
JPH09312641A (ja) シンボル同期回路
JP2000286911A (ja) フレーム同期方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees