JPH02252028A - 二重化制御方式 - Google Patents
二重化制御方式Info
- Publication number
- JPH02252028A JPH02252028A JP7250789A JP7250789A JPH02252028A JP H02252028 A JPH02252028 A JP H02252028A JP 7250789 A JP7250789 A JP 7250789A JP 7250789 A JP7250789 A JP 7250789A JP H02252028 A JPH02252028 A JP H02252028A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- standby
- main device
- main
- synchronous operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化制御方式に関する。
従来の二重化制御方式においては、主装置と待機予備装
置の運転状態を同期運転から非同期運転に変更する際、
主装置より待機予備装置へ信号を送ると、待機予備装置
は運転状態表示を非同期に書き換え、その後主装置へ信
号を返し、主装置は信号を受は取って初めて運転状態表
示を非同期に書き換えるようになっていた。
置の運転状態を同期運転から非同期運転に変更する際、
主装置より待機予備装置へ信号を送ると、待機予備装置
は運転状態表示を非同期に書き換え、その後主装置へ信
号を返し、主装置は信号を受は取って初めて運転状態表
示を非同期に書き換えるようになっていた。
上述した従来の二重化制御方式においては、待機予備装
置上で障害の発生した時には、主装置に対して待機予備
装置が信号を送って来ない場合があり、主装置は運転状
態表示を変更することができずに処理を終了してしまう
という欠点があった。
置上で障害の発生した時には、主装置に対して待機予備
装置が信号を送って来ない場合があり、主装置は運転状
態表示を変更することができずに処理を終了してしまう
という欠点があった。
本発明の二重化制御方式はそれぞれＣＰＵおよびメモリ
と同期あるいは非同期の運転状態を表示する手段とを有
し相互通信可能に接続された主装置および待機予備装置
を備え、同期運転中は前記主装置のＣＰＵが前記主装置
および待機予備装置のメモリに二重に書き込みを行い、
同期運転から非同期運転に変更する際に前記待機予備装
置が障害であるとき前記主装置のみ運転状態表示を変更
する構成である。
と同期あるいは非同期の運転状態を表示する手段とを有
し相互通信可能に接続された主装置および待機予備装置
を備え、同期運転中は前記主装置のＣＰＵが前記主装置
および待機予備装置のメモリに二重に書き込みを行い、
同期運転から非同期運転に変更する際に前記待機予備装
置が障害であるとき前記主装置のみ運転状態表示を変更
する構成である。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第１−図を参照すると、３は主
装置側ＣＰＵであり、その運転状態表示を状態表示部１
で行う。４は待機予備装置側ＣＰ Ｕであり、その運転
状態表示を状態表示部２で行う。
装置側ＣＰＵであり、その運転状態表示を状態表示部１
で行う。４は待機予備装置側ＣＰ Ｕであり、その運転
状態表示を状態表示部２で行う。
ＣＰＵ３とＣＰＵ４との間には通信線９が設けである。
５は主装置側メモリ、６は待機予備装置側メモリであり
、同期運転時は、主装置１ｉｃ Ｐ Ｕ ３より両装置
のメモリ５，６へ同一内容を同時に書き込む６斜線部７
，８は一重化制御用使用領域であり、二重化制御以外で
の使用は禁止されている。
、同期運転時は、主装置１ｉｃ Ｐ Ｕ ３より両装置
のメモリ５，６へ同一内容を同時に書き込む６斜線部７
，８は一重化制御用使用領域であり、二重化制御以外で
の使用は禁止されている。
第２図は本発明の一実施例の処理の流れを示す。
主装置側ＣＰＵＩはＳｌｌで両装置間の通信線９を使用
ｊ−で待機予備装置側ＣＰＵ４へ命令の開始を知らせる
ための信号を送る。待機予備装置側ＣＰＵ４はＳ２１で
信号を受は取ると、Ｓ２２で運転状態表示を非同期運転
状、態１．Ｔｌづ−る。次に、Ｓ２３で処理が終了しノ
：−：、ことを報告するため両装置間の通信線９を使用
して主装置側ＣＰＵ３へ信号を送る。主装置側ＣＰＵ３
はＳ１２で信号を受は取ると、Ｓ１４で運転状態表示を
非同期運転状態にする。待機予備装置」二で障害が起き
ていて信号が送られて来ない場合、主装置は所定時間待
つが（Ｓｉ３）、信号を受は取れなかったときには処理
を中断ぜずに自装置の運転状態表示を非同期運転状態に
して処理を終了する。待機予備装置側ｃｐＵ４は信号送
出後に停止する。
ｊ−で待機予備装置側ＣＰＵ４へ命令の開始を知らせる
ための信号を送る。待機予備装置側ＣＰＵ４はＳ２１で
信号を受は取ると、Ｓ２２で運転状態表示を非同期運転
状、態１．Ｔｌづ−る。次に、Ｓ２３で処理が終了しノ
：−：、ことを報告するため両装置間の通信線９を使用
して主装置側ＣＰＵ３へ信号を送る。主装置側ＣＰＵ３
はＳ１２で信号を受は取ると、Ｓ１４で運転状態表示を
非同期運転状態にする。待機予備装置」二で障害が起き
ていて信号が送られて来ない場合、主装置は所定時間待
つが（Ｓｉ３）、信号を受は取れなかったときには処理
を中断ぜずに自装置の運転状態表示を非同期運転状態に
して処理を終了する。待機予備装置側ｃｐＵ４は信号送
出後に停止する。
以上説明１−かように本発明によれば、主装置と待機予
備装置とが同期運転中に運転状態表示を非同期運転状態
に変更する際、待機予備装置上で障害が発生している時
においては、主装置のみの運転状態表示を変更すること
ができる。
備装置とが同期運転中に運転状態表示を非同期運転状態
に変更する際、待機予備装置上で障害が発生している時
においては、主装置のみの運転状態表示を変更すること
ができる。
第１図および第２図は本発明の一実施例を示す構成図及
び処理の流れを示す図である。 １．２・・・状態表示部、３，４・・・ＣＰＵ、５，６
・・・メモリ、７，８・・・二重化制御用使用領域、９
・・・通信線。
び処理の流れを示す図である。 １．２・・・状態表示部、３，４・・・ＣＰＵ、５，６
・・・メモリ、７，８・・・二重化制御用使用領域、９
・・・通信線。
Claims (1)
- それぞれＣＰＵおよびメモリと同期あるいは非同期の運
転状態を表示する手段とを有し相互通信可能に接続され
た主装置および待機予備装置を備え、同期運転中は前記
主装置のＣＰＵが前記主装置および待機予備装置のメモ
リに二重に書き込みを行い、同期運転から非同期運転に
変更する際に前記待機予備装置が障害であるとき前記主
装置のみ運転状態表示を変更することを特徴とする二重
化制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250789A JPH02252028A (ja) | 1989-03-24 | 1989-03-24 | 二重化制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250789A JPH02252028A (ja) | 1989-03-24 | 1989-03-24 | 二重化制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02252028A true JPH02252028A (ja) | 1990-10-09 |
Family
ID=13491325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250789A Pending JPH02252028A (ja) | 1989-03-24 | 1989-03-24 | 二重化制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02252028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050787A (ja) * | 2001-08-06 | 2003-02-21 | Nec Corp | マルチプロセッサ制御システム |
-
1989
- 1989-03-24 JP JP7250789A patent/JPH02252028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050787A (ja) * | 2001-08-06 | 2003-02-21 | Nec Corp | マルチプロセッサ制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02252028A (ja) | 二重化制御方式 | |
| JPH10133926A (ja) | ミラー化ディスク復旧方法と復旧システム | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JPS6027256A (ja) | パケツト交換機の切替方式 | |
| JP2575883B2 (ja) | 相互バックアップ可能なシーケンサ機構 | |
| JPH04215142A (ja) | 二重化ディスク制御方式 | |
| JPH06259274A (ja) | 二重系システム | |
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JP3093546B2 (ja) | システム運用情報を復旧できるシステム運用情報管理機構 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH0514323A (ja) | 回線制御装置 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPS60237545A (ja) | 計算機の二重化方式 | |
| JPS6126166A (ja) | メモリ同期回路 | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPS63276952A (ja) | 現用／予備運用方式の交換機システム | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH0250737A (ja) | 二重化システム | |
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPH04291828A (ja) | ユニット切替方式 | |
| JPH0561797A (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JPH04310154A (ja) | 受信メッセージのリカバリ方法 |