JPH0225174A - テレビジョン映像信号の画質改善回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は、高画質テレビジョン受像機などに利用される
テレビジョン映像信号の画質改善回路に関するものであ
る。 （従来の技術） 現在開発中の高画質（ＩＤＴＶ　５ＥＤＴＶ）テレビジ
ョン受像機は、ＮＴＳＣなど既存の標準方式の受信テレ
ビジョン映像信号を一旦ディジタル映像信号に変換し、
Ｙ／Ｃ分離に加えて、雑音低減、走査変換、輪郭補償な
ど各種の画質改善処理を施したのちアナログ映像信号に
戻して表示部に供給するように構成されている。 上記画質改善処理の一つとして隣接フレーム間差信号を
利用する雑音低減処理がある。この処理を行う雑音低減
回路は、第８図に示すように、減算器６１．６２、ｌフ
レーム遅延メモリ６３及び動き適応係数制御部６４から
構成される。入力端子ＩＮには、受信テレビジョン映像
信号から分離された輝度信号や色差信号あるいは三原色
信号Ｒ９Ｇ、Ｂなどのコンポーネント・テレビジョン映
像信号成分が供給される。入力端子ＩＮに出現中の現フ
レームのテレビジョン映像信号と、１フレーム遅延メモ
リ６３から出力されるｌフレーム前のテレビジョン映像
信号は減算回路６１で減算され、隣接フレーム間の差信
号となる。この隣接フレーム間の差信号には、映像信号
に無作為的に重畳される雑音成分と、表示画面上の動き
に伴う成分とが含まれる。この隣接フレーム間差信号は
小さくなるほど雑音成分である確率が高くなり、太き（
なるほど動き成分である確率が高くなる。そこで、動き
適応型係数制御部６４では、フレーム間差信号が小さく
なるほどこれに大きな係数が乗算されることにより雑音
成分が抽出され、これが減算回路６２において原映像信
号から減算される。また、走査変換による画質改善処理
を行う走査変換回路は、第９図に示すように、縦列接続
されたｌフィールド遅延メモリ７１，７２、加算回路７
３，７７、垂直方向ハイパスフィルタ７４、垂直方向ロ
ーパスフィルタ７５、減算回路７６、時間軸圧縮多重化
回路７８及び動き適応制御回路７９から構成されている
。 入力端子ＩＮ上の現フレームの映像信号と、ｌイールド
遅延メモリ７２から出力される前フレームの映像信号と
が加算回路７３で加算され、前後のフィールドによる平
均値信号となり、垂直方向のハイパスフィルタ７４を経
て加算回路７７の一方の入力端子に供給される。また、
ｌフィールド遅延メモリ７１の出力は、そのまま時間軸
圧縮・多重化回路７８に供給されると共に、垂直方向ロ
ーパスフィルタ７５において、近接ライン間の平均値信
号となり加算回路７７の他方の入力端子に供給される。 動き適応係数制御回路７９は、減算回路７６から出力さ
れるフレーム間差信号からフレーム間の動きの大きさを
検出し、垂直方向ハイパスフィルタ７４と垂直方向ロー
パスフィルタ７５の係数を動的に制御する。 （発明が解決しようとする課題） 上記従来の画質改善回路では、雑音低減処理と走査変換
処理とを第８図と第９図に示す個別の回路で行っている
。このため、処理対象の映像信号に１フレーム分の遅延
を生じさせる高価な１フレーム遅延メモリがそれぞれの
回路に必要になり、コストがかさむという問題がある。 （課題を解決するための手段） 本発明の画質改善回路は、テレビジョン映像信号に順次
２６３ライン分、１９４７分及び２６１ライン分の遅延
を生じさせる縦列接続された２６３ライン遅延メモリ、
■ライン遅延メモリ及び２６１ライン遅延メモリから成
り入力端子から雑音低減部を通して供給される雑音低減
処理済みのコンポーネントから成る２対１インターレー
ス・テレビジョン映像信号に１フレーム分の遅延を生じ
させるｌフレーム遅延メモリが動き適応型の雑音低減部
と走査変換部とで共用される。 雑音低減部では、共用の１フレーム遅延メモリの出力と
入力端子に供給されるテレビジョン映像信号との減算に
より作成された隣接フレーム間差信号にこの隣接フレー
ム間差信号から検出したフレーム間の動きの大きさに応
じた係数が乗算され、これが入力テレビジョン映像信号
から減算されることにより入力テレビジョン映像信号に
含まれる雑音の低減処理が行われる。 走査変換部では、共用の１フレーム遅延メモリの入出力
端子の映像信号の加算値を縦列接続の１ライン遅延メモ
リを有するライン配列方向のハイパスフィルタを通した
ものを隣接フレーム間の相関に基づく前後のフィールド
によるフィールド間補間映像信号として生成する第１の
加算回路と、共用の１フレーム遅延メモリ内の１ライン
遅延メモリの入出力端子の映像信号を係数回路を介して
合成することにより隣接ライン間の相関に基づくライン
間補間映像信号として生成する第２の加算回路と、これ
ら第１、第２の加算回路の出力を上記隣接フレーム間差
信号の大きさから検出したフレーム間の動きの大きさに
応じた合成比率で合成する動き適応型の合成回路と、こ
の合成回路の出力及び共用の１フレーム遅延メモリ内の
１ライン遅延メモリの入力端子の映像信号を１／２に時
間軸圧縮しつつ多重化して順次走査方式の走査線に変換
する時間軸圧縮・多重化回路とによって走査変換処理が
行われる。 以下、本発明の作用を実施例と共に詳細に説明する。 （実施例） 第１図は、本発明の一実施例に係わるテレビジョン映像
信号の画質改善回路の構成を示すブロック図であり、１
．２は減算回路、３．４は動き適応係数制御回路、５．
６，７はそれぞれ２６３ライン、ｌライン、２６１ライ
ン遅延メモリ、８゜１１．１３．１４は加算回路、９ａ
、９ｂはｌライン遅延メモリ、１０ａ、１０ｂ、１０ｃ
、１２ａ、１２ｂは係数回路、１５は時間軸圧縮・多重
化回路である。 入力端子ＩＮには、ＮＴＳＣ標準方式のＲ，Ｇ。 Ｂ三原色信号や輝度信号２色差信号などのコンポーネン
トから成る２対１インターレース・テレビジョン映像信
号が画質改善処理対象のテレビジョン映像信号として供
給される。このテレビジョン映像信号は減算回路２の加
算入力端子に供給される。この減算回路２の減算入力端
子には、動き適応係数制御回路３においてフレーム間差
信号に基づき生成された雑音成分が供給されている。従
って、減算回路２の出力は、雑音低減処理済みの２対１
インターレース・テレビジョン映像信号となって２６３
ライン遅延メモリ５の入力端子に供給される。この２６
３ライン遅延メモリ５は、入力される２対１インタ一レ
ース映像信号を２６３ライン分遅延させて出力する。同
様に、後段の１ライン遅延メモリ６と２６１ライン遅延
メモリ７は、入力する２対ｌインタ一レース映像信号を
それぞれ１９４２分と２６１ライン分すつ遅延させて出
力する。従って、２６１ライン遅延メモリ７から出力さ
れる映像信号は、２６３ライン遅延メモリ５０入力端子
、すなわち入力端子ＩＮ上に出現中の映像信号よりもｌ
フレーム前の映像信号となる。 入力端子ＩＮに出現中の映像信号と、２６１ライン遅延
メモリ７から出力中の前フレームの映像信号は、減算回
路１で減算されて隣接フレーム間差信号となり、雑音低
減用の動き適応係数制御回路３と、走査変換用の動き適
応係数制御回路４に供給される。 上記隣接フレーム間差信号Ｆを受ける雑音低減用の動き
適応係数制御回路３は、第２図に示すように、係数回路
２１．２２、スイッチ回路２３、符号判別回路２４、絶
対値回路２５、制限値生成回路２６、闇値保持回路２７
．２Ｂ、２９、比較回路３１，３２．３３及びデコーダ
３４がら構成されている。 第１図の減算器１から入力端子１に供給される隣接フレ
ーム間差信号Ｆは、係数回路２１．２２において固定の
係数ｋｌ、に２が乗算されたのちスイッチ２３の接点［
と■とに供給される。上記隣接フレーム間差信号Ｆは、
絶対値回路２５で無極性信号に変換されたのち比較回路
３１．３２３３の一方の入力端子に供給され、それぞれ
の他方の入力端子に闇値保持回路２７，２８．２９から
供給される閾値Ａｌ、Ｂｌ、Ｃ１（ＡＩ＜ＢｌくＣ１）
と比較される。 隣接フレーム間差信号Ｆの絶対値が閾値Ａ１未満であれ
ば、比較回路３１，３２．３３の出力ａ。 ｂ、　　ｃは、第３図の表中の最上段に示すように全て
０となりデコーダ３４からスイッチ２３に切替え信号〔
００〕が供給される。隣接フレーム間差信号Ｆの絶対値
が闇値Ａ１以上Ｂ１未満であれば、比較回路３１の出力
ａのみが１となり、デコーダ３４からスイッチ２３に切
替え信号〔Ｏ１〕が供給される。また、隣接フレーム間
差信号Ｆの絶対値が闇値８１以上０１未満であれば、比
較回路３１．３２の出力ａ、ｂのみが１となり、スイッ
チ２３に切替え信号〔１０〕が供給される。更に、隣接
フレーム間差信号Ｆの絶対値が閾値Ｃ１以上であれば、
比較回路３１．３２．３３の出力ａ。 ｂ、ｃが全て１となり、スイッチ２３に切替え信号〔１
１〕が供給される。 スイッチ２３は、第３図の表に示すように、デコーダ３
４から供給される切替え信号が

〔００〕から（０１）、
　　（１０）、　　（１１）へと順次変化すると、接点
■からｎ、　　ＩＩ［、ＩＶへと順次切り替えられる。 スイッチ２３の接点Ｉには前述のように係数回路２１で
係数ｋｌが乗算された隣接フレーム間差信号に１・Ｆが
供給されている。また、接点Ｈには、係数回路２２で係
数に２（＜ｋｌ）が乗算された隣接フレーム間差信号に
２・Ｆが供給されている。また、スイッチ２３の接点■
には、制限値生成回路２６において閾値Ｂ１と符号判別
回路２４の判別結果に基づき生成された振幅制限値が供
給されると共に、接点■にはＯ値が供給されている。 従って、出力端子０を経て第１図の減算回路２の減算入
力端子に出力される動き適応係数制御回路３の出力は、
第４図の実線で示すように、隣接フレーム間差信号Ｆの
絶対値が闇値Ａ１未満の範囲では係数に１に比例して増
加し、闇値Ａ１以上Ｂ１未満の範囲ではより小さな係数
に２に比例して増加し、闇値８１以上０１未満の範囲で
は一定の振幅制限値となり、閾値Ｃ１以上の範囲では０
となる。上記閾値Ａ１．Ｂｌ、Ｃ１を、それぞれの闇値
保持回路前段のスイッチの切替えによりそれぞれ大きな
閾値Ａ２．Ｂ２．Ｃ２に変更することにより、第４図の
実線に示す振幅制限特性を点線で示す振幅制限特性に変
更することができる。 この結果、雑音低減の効果が画質に応じて調整される。 第１図中で基準となる画素を２６３ライン遅延メモリ５
から出力中の画素αとすれば、後段の１ライン遅延メモ
リ６から出力中の画素βは、第５図に示すように画素α
よりもｌライン前に表示される画素となる。また、２６
１ライン遅延メモリ７から出力中の画素γは、第５図に
示すように、画素αよりも１フイールド前にその表示位
置の半ライン下方に表示された画素である。更に、２６
３ライン遅延メモリ５に入力中の画素δは、第５図に示
すように、画素αよりも１フイールド遅れてその表示位
置の半ライン下方に表示される画素となる。 従って、■ライン遅延メモリ６の入出力端子上の画素信
号αとβは係数回路１２ａ、１２ｂで係数ｂｌが乗じら
れたのち加算回路１３で加算されると、これは隣接ライ
ン間の相関に基づき作成されたライン間の補間画素とな
る。すなわち、加算回路１３から出力される画素信号に
よるラインは第５図の隣接走査線ｎとｎ−１との中間に
挿入される隣接ライン間の相関に基づき生成された補間
ラインｎ°　となる。 一方、２６１ライン遅延メモリ７から出力中の１フイー
ルド前の画素信号Ｔと、２６３ライン遅延メモリ５に入
力中の１フイールド後の画素信号δとが加算回路８にお
いて加算されたのち１ライン遅延メモリ９ａ、９ｂを経
て係数回路１０ａ。 １０ｂ、１０ｃで係数ａＱ、ａｌが乗じられると、これ
は隣接フレーム間の相関に基づき作成された前後のフィ
ールドによるフィールド間の補間画素となる。すなわち
、第５図の隣接走査線ｎとｎｌとの中間に挿入される隣
接フレーム間の相関に基づき生成された補間ラインｎ”
となる。 実際には、ラインフリッカによる画質劣化を防止するた
めに、隣接フレーム間の相関に基づき生成される補間画
素信号に対しては、ライン配列方向（表示画面中の垂直
方向）のハイパスフィルタ処理が施される。このバイパ
ス処理を行うフィルタは、縦列接続されたｌライン遅延
メモリ９ａ。 ９ｂと、係数回路１０ａ、１０ｂ、１０ｃと、加算回路
１１とから構成されている。このハイパスフィルタの係
数回路１０ａ、ｌＯｃに設定される係数ａｌと、係数回
路１０ｂに設定される係数ａＯは、動き適応係数制御回
路４で隣接フレーム間差信号Ｆから検出された動きに応
じて動的に制御される。 この係数ａＱ、ａｌは、係数回路１２ａ、１２ｂに設定
される係数ｂｌとの関連において、隣接フレーム間の相
関と隣接ライン間の相関に基づき生成した２種の補間信
号の動きに応じた合成比率を与える係数をも兼ねている
。このため、３種類の係数は、ａＯ＋２ａ　１＋ｂｌ＝
１／２の関係を満たすように動きの大きさに応じて動的
に制御される。　表示画面が動きの全くない完全な静止
画であれば、隣接フレーム間の相関に基づく成分のみで
フィールド間の補間信号が作成される（ｂｌ＝０）。こ
れとは逆に、表示画面の動きが所定値以上であれば、隣
接ライン間の相関に基づく成分のみでライン間の補間信
号が作成される（ａＯ＝ａｌ＝ｏ）。　上記表示画面中
の動きの大きさの検出と、これに応じた係数（ａＯ，ａ
ｌ、ｂｌ）の動的制御を行う走査変換用の動き適応係数
制御回路４は、第６図に示すように、絶対値回路４■、
閾値保持回路４２．４３．４４、比較回路４５゜４６．
４７、デコーダ４８及び係数生成回路４９がら構成され
ている。 第１図の減算回路１から入力端子■に供給される隣接フ
レーム間差信号Ｆば、絶対値回路４１を経て正極性信号
となり比較回路４５，４６．４７の一方の入力端子に供
給され、他方の入力端子に闇値保持回路４２．４３．４
４から供給される闇値Ａ、Ｂ、Ｃ（Ａ＜Ｂ＜Ｃ）のそれ
ぞれと比較される。隣接フレーム間差信号Ｆの絶対値が
闇値Ａ未満であれば、比較回路４５，４６．４７の出力
ａ、ｂ、ｃは、第７図の表中の最上段に示すように全て
０となり、デコーダ４８からデコード信号

〔００〕が出
力される。隣接フレーム間差信号Ｆの絶対値が闇値Ａ以
上Ｂ未満であれば、比較回路４５の出力ａのみが１とな
り、デコーダ４８からデコード信号〔Ｏ１〕が出力され
る。また、隣接フレーム間差信号Ｆの絶対値が闇値Ｂ以
上Ｃ未満であれば、比較回路４５．４６の出力ａ、ｂの
みが１となり、デコード信号〔１０〕が出力される。 更に、隣接フレーム間差信号Ｆの絶対値が闇値Ｃ以上で
あれば、比較回路４５，４６．４７の出力ａ、ｂ、ｃの
全てが１となり、デコード信号〔ｌＩ〕が出力される。 係数生成回路４９から出力される係Ｂ（ａＯ。 ａｌ、ｂｌ）は、第７図の表に示すように、デコーダ４
８のデコード出力が

〔００〕から順次〔ＯＩＬ　　（１
０）、　　（１１）へと変化するにつれて、（１／２．
　０．　０）から順次（１／２．　−１７８　、Ｉ／４
ン。 （１／４．　−１／８．１／２）　、　　（０，０，１
／２）へと変化する・従って、隣接フレーム間差信号Ｆ
が闇値Ａ未満であるような小さな動きの範囲では、加算
回路１４から出力される補間信号は隣接フレーム間の相
関に基づき作成された前後のフィールドによるフィール
ド間の補間成分だけで構成される。逆に、隣接フレーム
間差信号Ｆが閾値Ｃを越えるような大きな動きの範囲で
は、加算回路１４から出力される補間信号は隣接ライン
間の相関に基づき作成されたライン間補間成分だけで構
成される。 隣接フレーム間差信号Ｆが閾値ＡとＣとの間に存在する
中間的な状態では、フレーム間の相関に基づき生成され
たフィールド間の補間成分と、隣接ライン間の相関に基
づき作成されたライン間の補間成分とに動きの大きさに
応じた比率の係数が乗算されたのち、加算回路１４で合
成される。　時間軸圧縮・多重化回路１５では、２６３
ライン遅延メモリ５から出力される１ライン分の画素信
号と、加算回路１４から供給される１ライン分の補間画
素信号がラインメモリに書込まれ、この書込み速度の２
倍の速度で多重化されつつ順次読出される。この結果、
ＮＴＳＣ標準方弐の方式１インタ一レース走査テレビジ
ヨン映像信号が２倍のライン密度に高められた順次走査
映像信号に変換され、出力端子ＯＵＴから出力される。 （発明の効果） 以上詳細に説明したように、本発明に係わるテレビジョ
ン映像信号の画質改善回路は、２対１インタ一レース走
査テレビジヨン映像信号に対する縦列接続された２６３
ラインメモリ、ｌラインメモリ及び２６１ラインメモリ
から成る１フレーム遅延メモリを、動き適応型の雑音低
減部と走査変換部とで共用する構成であるから、高価な
１フレーム遅延メモリを１個節減でき、画質改善回路全
体の低廉化が実現される。 また、上記動き適応型の走査変換部は、隣接フレーム間
の相関に基づき生成した補間信号にライン配列方向のハ
イパスフィルタ処理を施す構成であるから、動きの中間
レベルにおいてラインフリッカなどに伴う画質劣化を防
止できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるテレビジョン映像信
号の画質改善回路の構成を示すブロック図、第２図は第
１図の雑音低減用の動き適応係数制御回路３の構成を例
示するブロック図、第３図と第４図は第２図の動き適応
係数制御回路の機能を説明するための概念図、第５図は
第１図の走査変換部の機能を説明するための概念図、第
６図は第１図の走査変換用の動き適応係数制御回路４の
構成を例示するブロック図、第７図は第６図の動き適応
係数制御回路の機能を説明するための概念図、第８図は
従来の動き適応型の雑音低減回路の構成を示すブロック
図、第９図は従来の典型的な動き適応型の走査変換回路
の構成を示すブロック図である。 ■、２・・・減算器、３・・・雑音低減用の動き適応係
数制御回路、４・・・走査変換用の動き適応係数制御回
路、５・・・２６３ライン遅延メモリ、６・・・ｌライ
ン遅延メモリ、７・・・２６１ライン遅延メモリ、８，
１１，１３．１４・・・加算回路、９ａ、９ｂ・・・ｌ
ライン遅延メモリ、１０ａ、１０ｂ、１０ｃ、１２ａ、
１２ｂ・・・係数回路、１５・・・時間軸圧縮・多重化
回路。 第２図 凍り１ｐ 第 楓 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 縦列接続された２６３ライン遅延メモリ、１ライン遅延
   メモリ及び２６１ライン遅延メモリから成り入力端子か
   ら雑音低減部を通して供給される雑音低減処理済みのＲ
   、Ｇ、Ｂ原色信号等のコンポーネントから成る２対１イ
   ンターレース・テレビジョン映像信号に１フレーム分の
   遅延を生じさせる１フレーム遅延メモリと、 この１フレーム遅延メモリの出力と前記入力端子に供給
   されるテレビジョン映像信号との減算により作成された
   隣接フレーム間差信号にこの隣接フレーム間差信号から
   検出したフレーム間の動きの大きさに応じた係数を乗算
   し、これを前記入力テレビジョン映像信号から減算する
   ことにより入力テレビジョン映像信号に含まれる雑音を
   低減する動き適応型の雑音低減部と、 前記１フレーム遅延メモリの入出力端子の映像信号の加
   算値を縦列接続の１ライン遅延メモリを有するライン配
   列方向のハイパスフィルタを通したものを隣接フレーム
   間の相関に基づく前後フィールドのフィールド間補間映
   像信号として生成する第１の加算回路と、前記１フレー
   ム遅延メモリ内の１ライン遅延メモリの入出力端子の映
   像信号を係数回路を介して合成することにより隣接ライ
   ン間の相関に基づくライン間補間映像信号として生成す
   る第２の加算回路と、前記第１、第２の加算回路の出力
   を前記隣接フレーム間差信号の大きさから検出したフレ
   ーム間の動きの大きさに応じた合成比率で合成する動き
   適応型の合成回路と、この合成回路の出力及び前記１フ
   レーム遅延メモリ内の１ライン遅延メモリの入力端子の
   映像信号を１／２に時間軸圧縮しつつ多重化して順次走
   査方式の走査線に変換する時間軸圧縮・多重化回路とを
   備えた走査変換部とから構成されることを特徴とするテ
   レビジョン映像信号の画質改善装置。