JPH02244791A - プリント回路パターン形成方法 - Google Patents
プリント回路パターン形成方法Info
- Publication number
- JPH02244791A JPH02244791A JP6368389A JP6368389A JPH02244791A JP H02244791 A JPH02244791 A JP H02244791A JP 6368389 A JP6368389 A JP 6368389A JP 6368389 A JP6368389 A JP 6368389A JP H02244791 A JPH02244791 A JP H02244791A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- resist
- pattern
- mask
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910052802 copper Inorganic materials 0.000 claims abstract description 11
- 239000010949 copper Substances 0.000 claims abstract description 11
- 239000011889 copper foil Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 18
- 238000005530 etching Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000009713 electroplating Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント回路パターン形成方法に関する。特に
パターンめっき法により容易に所望の断面積を有する回
路パターンを形成する方法に関する。
パターンめっき法により容易に所望の断面積を有する回
路パターンを形成する方法に関する。
従来のパターンめっき法によるプリント回路パターン形
成方法の代表例が、新プリント配線板の基礎知識1片岡
利雄、プリン1〜回路ジャーナル社、1.988.P、
115〜P、116に示されている。この方法を第2図
で説明する。基材e、の表面に薄鋸箔α、が張られてい
る銅張積)M板(I:程(1))の表面に感光性レジス
トC1をラミネートしく工程(2))、所望の回路パタ
ーンを写真法により露光し、現像する(工程(3))、
下地薄Mm上にパターン銅めっきd、を施こし、更にエ
ツチングレジストとして金属めっきe、をパターン部に
施こす(工程(4))。めっきレジストC8を剥離した
後、下地の薄銅箔をエツチングする(工程(5))。
成方法の代表例が、新プリント配線板の基礎知識1片岡
利雄、プリン1〜回路ジャーナル社、1.988.P、
115〜P、116に示されている。この方法を第2図
で説明する。基材e、の表面に薄鋸箔α、が張られてい
る銅張積)M板(I:程(1))の表面に感光性レジス
トC1をラミネートしく工程(2))、所望の回路パタ
ーンを写真法により露光し、現像する(工程(3))、
下地薄Mm上にパターン銅めっきd、を施こし、更にエ
ツチングレジストとして金属めっきe、をパターン部に
施こす(工程(4))。めっきレジストC8を剥離した
後、下地の薄銅箔をエツチングする(工程(5))。
C発明が解決しようとする課題〕
上記従来技術においては、第2図の工程(5)に破線と
実線で図示した如く、工程(4)で析出させたパターン
網めっきd、の側壁部が工程(5)の下地薄銅箔のエツ
チングの際に同時にエツチングされ、パターンの断面形
状が破線に示す矩形にはならず実線に示す鼓状になって
しまい、しかも、鼓状になり方が回路パターンの疎密に
よって大きく変動するという問題があった。
実線で図示した如く、工程(4)で析出させたパターン
網めっきd、の側壁部が工程(5)の下地薄銅箔のエツ
チングの際に同時にエツチングされ、パターンの断面形
状が破線に示す矩形にはならず実線に示す鼓状になって
しまい、しかも、鼓状になり方が回路パターンの疎密に
よって大きく変動するという問題があった。
本発明は、このパターンめっき法における回路パターン
側壁部のエツチングによるパターン断面形状のばらつき
を防止し、パターンの疎密にかかわらず、一定の矩形断
面形状が得られるパターン形成方法を提供することを目
的とする。
側壁部のエツチングによるパターン断面形状のばらつき
を防止し、パターンの疎密にかかわらず、一定の矩形断
面形状が得られるパターン形成方法を提供することを目
的とする。
〔課題を解決するための手段〕
上記目的を達成するために、予め下地薄銅の回路パター
ンをホトエツチンク法により形成し、次に写真法を用い
て該回路パターン以外の部分をめっきレジストでマスキ
ングして無電解銅めっきを行なうことにより、前記薄@
箔回路上に所望の厚さの銅めっき回路パターンが得られ
るようにした。
ンをホトエツチンク法により形成し、次に写真法を用い
て該回路パターン以外の部分をめっきレジストでマスキ
ングして無電解銅めっきを行なうことにより、前記薄@
箔回路上に所望の厚さの銅めっき回路パターンが得られ
るようにした。
下地薄銅箔をホトエツチングする際の該回路パターン側
壁部のエツチングによる食われは極めて少ない。更に該
回路パターン以外をマスキングするめっきレジストによ
り得られるめっきパターン側壁部は、はぼ垂直であるた
め、この部分に析mする無電解銅めっきパターンの断面
形状はほぼ矩形となり、その後エツチング工程はない為
、回路パターンの疎密に影響さ扛ずにばらつきの少ない
パターン断面形状を有するプリント回路パターンを得ら
れる。
壁部のエツチングによる食われは極めて少ない。更に該
回路パターン以外をマスキングするめっきレジストによ
り得られるめっきパターン側壁部は、はぼ垂直であるた
め、この部分に析mする無電解銅めっきパターンの断面
形状はほぼ矩形となり、その後エツチング工程はない為
、回路パターンの疎密に影響さ扛ずにばらつきの少ない
パターン断面形状を有するプリント回路パターンを得ら
れる。
以F、本発明の一実施例を第1図により説明する。薄銅
箔α、を張った基材b(工程(1))の表面に感光性レ
ジストC′を塗布し、第一のマスクf、を介して光束g
、により露する(工程(2)) 。
箔α、を張った基材b(工程(1))の表面に感光性レ
ジストC′を塗布し、第一のマスクf、を介して光束g
、により露する(工程(2)) 。
薄銅箔α、の厚さは10μm以下が望ましい6第一のマ
スクf、において、所望の回路パターンp、部は透明で
あり、その巾はW、である。現像後、下地薄銅箔をエツ
チングして下地回路パターンP′ を得る(工程(3)
)。エッチレジストの役割を果たした感光性レジストC
′を剥離した後、基材b、と下地回路パターンp′、を
含む全面に第2の感光性レジストC、を塗布し、第二の
マスクf′を介して光束g、により露光する(工程(4
))。第二のマスクf′において、所望の回路パターン
pは、前記第一のマスクfの回路パターンPと同一であ
るが、回路パターン部が斜光部であり、その巾は前記第
一のマスクf、の回路パターン+ji W 、よりやや
細いW、である。第二のレジストC′の厚さは50μm
以上が望ましく、70μm以上ならば更に望ましい。ま
た、下地回路パターンP′と第二のマスクf′の回路パ
ターンPとは正確に位置合わせする必要があり、合オ〕
せずれは前記第一のマスクfと第二のマスクf′の回路
パターンPの巾W、とW2の差以内であることが望まし
い。次に露された感光性レジスl、 c#を現像し、露
出した下地パターン側壁部に無電解ap1めっきdを析
、115させる(工程(5))、最後にめっきレジスト
の役割を果たした感光性L/レジストを公知の方法で剥
離する(工程(6))。以−1−により容易に矩形断面
形状のプリンI・回路パターンが得られた。
スクf、において、所望の回路パターンp、部は透明で
あり、その巾はW、である。現像後、下地薄銅箔をエツ
チングして下地回路パターンP′ を得る(工程(3)
)。エッチレジストの役割を果たした感光性レジストC
′を剥離した後、基材b、と下地回路パターンp′、を
含む全面に第2の感光性レジストC、を塗布し、第二の
マスクf′を介して光束g、により露光する(工程(4
))。第二のマスクf′において、所望の回路パターン
pは、前記第一のマスクfの回路パターンPと同一であ
るが、回路パターン部が斜光部であり、その巾は前記第
一のマスクf、の回路パターン+ji W 、よりやや
細いW、である。第二のレジストC′の厚さは50μm
以上が望ましく、70μm以上ならば更に望ましい。ま
た、下地回路パターンP′と第二のマスクf′の回路パ
ターンPとは正確に位置合わせする必要があり、合オ〕
せずれは前記第一のマスクfと第二のマスクf′の回路
パターンPの巾W、とW2の差以内であることが望まし
い。次に露された感光性レジスl、 c#を現像し、露
出した下地パターン側壁部に無電解ap1めっきdを析
、115させる(工程(5))、最後にめっきレジスト
の役割を果たした感光性L/レジストを公知の方法で剥
離する(工程(6))。以−1−により容易に矩形断面
形状のプリンI・回路パターンが得られた。
本発明によれば、はぼ矩形のrgi而形面を有するプリ
ント回路パターンを得ることができるので、従来の鼓形
断面形状のプリント回路パターンよりもパターン断面積
のばらつきが小さく、より精細なプリント回路を設計で
きるので、プリント回路を高密度化する上で優利である
。
ント回路パターンを得ることができるので、従来の鼓形
断面形状のプリント回路パターンよりもパターン断面積
のばらつきが小さく、より精細なプリント回路を設計で
きるので、プリント回路を高密度化する上で優利である
。
第1図は、本発明によるプリント回路パターン形成の一
実施例を示すプリント回路パターン部の断面模式図、 第2図は、従来のパターンめっき法によるプリント回路
パターン形成方法を説明するためのプリント回路パター
ン部の断面模式図である。 1・・・薄銅箔、6・・・基材、c′・・・感光性エッ
チレジスト、C・・・感光性めっきレジスト、d・・・
無電解パターン銅めっき f I ・・・第一のマスク
。 f′・・・第二のマスク、と・・・露光光束、P・・・
回路パターン+P’・・・下地回路パターン、W、、W
。 ・・回路パターン[11゜ 回μトIぜアーン
実施例を示すプリント回路パターン部の断面模式図、 第2図は、従来のパターンめっき法によるプリント回路
パターン形成方法を説明するためのプリント回路パター
ン部の断面模式図である。 1・・・薄銅箔、6・・・基材、c′・・・感光性エッ
チレジスト、C・・・感光性めっきレジスト、d・・・
無電解パターン銅めっき f I ・・・第一のマスク
。 f′・・・第二のマスク、と・・・露光光束、P・・・
回路パターン+P’・・・下地回路パターン、W、、W
。 ・・回路パターン[11゜ 回μトIぜアーン
Claims (1)
- 1. 薄銅箔張樹脂積層板の表面に第一の感光性レジス
トを塗布する工程,該レジストを所望の回路パターンを
有する第一のマスクを介して露光し現像する工程,該レ
ジストパターンをエッチレジストとして該積層板の表面
に薄銅箔の第一の回路パターンを形成する工程,該回路
パターンを含む該積層板の表面に第二の感光性レジスト
を塗布する工程,前記第一のマスクと同一の回路パター
ンであって、該回路のパターン巾が前記第一のマスクの
パターン巾より細い回路パターンを有する第二のマスク
を前記積層板表面に予め形成された第一の回路パターン
に正確に位置合わせした上で前記第二のレジストを露光
し現像して前記第一の回路パターン部上のレジストを溶
解除去する工程,露出した前記第一の回路パターン上に
無電解銅めっきにより所望の厚さの銅を析出させる工程
,前記第二のレジストパターン部を剥離除去する工程よ
り成ることを特徴とするプリント回路パターン形成方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6368389A JPH02244791A (ja) | 1989-03-17 | 1989-03-17 | プリント回路パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6368389A JPH02244791A (ja) | 1989-03-17 | 1989-03-17 | プリント回路パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02244791A true JPH02244791A (ja) | 1990-09-28 |
Family
ID=13236417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6368389A Pending JPH02244791A (ja) | 1989-03-17 | 1989-03-17 | プリント回路パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02244791A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280219A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | インダクタ及び又はその近傍の回路配線及びその製造方法 |
-
1989
- 1989-03-17 JP JP6368389A patent/JPH02244791A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280219A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | インダクタ及び又はその近傍の回路配線及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3772101A (en) | Landless plated-through hole photoresist making process | |
US5464662A (en) | Fabrication method of printed wiring board | |
US3700443A (en) | Flatpack lead positioning device | |
JPH02244791A (ja) | プリント回路パターン形成方法 | |
JPH04348591A (ja) | 印刷配線板の製造方法 | |
JPH02244790A (ja) | プリント回路パターン形成方法 | |
JP2001326448A (ja) | プリント基板上の回路パターンを形成する際のエッチングレジストパターンを形成する方法および装置 | |
JPS6141151A (ja) | レジストパタ−ンの形成法 | |
JPH0423488A (ja) | プリント基板の製造方法 | |
JPH04166844A (ja) | スクリーン印刷用メタルマスクの製造方法 | |
JPH0353587A (ja) | レジストパターンの形成方法 | |
JPH04326588A (ja) | 印刷配線板の製造方法 | |
JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
JPH03256393A (ja) | プリント配線板の製造方法 | |
JPH03255693A (ja) | 印刷配線板の製造方法 | |
JPS6054799B2 (ja) | プリント板の製造方法 | |
JPS59147430A (ja) | 微細回路の形成方法 | |
JPH02268497A (ja) | 厚膜基板の製造方法 | |
JPH02117192A (ja) | 印刷配線板の製造方法 | |
JPH06169146A (ja) | プリント基板のレジスト形成方法 | |
JPH01129494A (ja) | プリント回路板の製造方法 | |
JPH04334084A (ja) | 配線基板の製造方法 | |
JPH02251195A (ja) | 印刷配線板の製造方法 | |
JP2701408B2 (ja) | 印刷配線板の製造方法 | |
JPH05218641A (ja) | 印刷配線板の製造方法 |