JPH0224384B2 - - Google Patents

Info

Publication number
JPH0224384B2
JPH0224384B2 JP6367283A JP6367283A JPH0224384B2 JP H0224384 B2 JPH0224384 B2 JP H0224384B2 JP 6367283 A JP6367283 A JP 6367283A JP 6367283 A JP6367283 A JP 6367283A JP H0224384 B2 JPH0224384 B2 JP H0224384B2
Authority
JP
Japan
Prior art keywords
layer
type
ohmic contact
gaas
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6367283A
Other languages
English (en)
Other versions
JPS59189669A (ja
Inventor
Eiji Murata
Hisao Kamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP6367283A priority Critical patent/JPS59189669A/ja
Publication of JPS59189669A publication Critical patent/JPS59189669A/ja
Publication of JPH0224384B2 publication Critical patent/JPH0224384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はp形砒化ガリウム(以下GaAsと称す
る。)基体用のオーム性接触電極およびその製造
方法に関するもので、p形GaAs基体の正孔密度
が比較的低濃度で、かつ薄膜の場合でも良好なオ
ーム性接触を得ることができる化合物半導体オー
ム性接触電極とその製造方法に関する。
〔発明の技術的背景とその問題点〕
p形GaAs基体に対するオーム性接触電極を作
る金属としては、従来、金−亜鉛合金(Au−Zn
合金)や金−ベリウム合金(Au−Be合金)など
金と族元素との合金あるいはチタン(Ti)、タ
ンタル(Ta)アルミニウム(Al)などの金属が
知られている。
これらの金属のうち、Au−Zn合金やAu−Be
合金はオーム性接触電極を作る場合にいづれもp
形GaAs基体に被着したのち、所定の条件で熱処
理を行つている。この熱処理によりZn、Beなど
の族元素がアクセプタ不純物としてGaAs基体
中に導入され、その結果p形GaAs基体表面に高
濃度のp形層(p+層)を形成し、良好なオーム
性接触が得られるものと考えられている。
しかし、このような合金で得られるp+層は、
通常0.1μm以上の厚さを有する。したがつて、例
えば0.05μm程度の薄いpn接合を持つ素子に対し、
Au−Zn合金やAu−Be合金でオーム性接触電極
を作ると、P+層がpn接合に比して厚いため、オ
ーム性接触がp形領域を通り越して、n形領域に
達し(いわゆる「突抜け」と称する現象。)、pn
接合が破壊されてしまう。このため薄いpn接合
を持つ素子に対しては、Au−Zn合金やAu−Be
合金はオーム性接触電極形成用の金属として利用
することができなかつた。
また、Ti、Ta、Alなどの金属はp形GaAs基
体に被着したあとの熱処理が必ずしも必要でない
ため、p形基体が薄い場合でも実用上特に支障は
なかつた。しかし、これらの金属は、先に説明し
たAu−Zn合金やAu−Be合金などとは異なり、
Zn、Beなどの族元素が含まれないため、高濃
度p形層(P+層)が形成されない。したがつて、
これらの金属はp形GaAs基体の正孔密度が高濃
度の場合は良好なオーム性接触が得られるもの
の、低濃度の場合は十分なオーム性接触が得られ
ない欠点があつた。
このため、従来は低濃度でかつ薄いp形GaAs
基体に対して良好なオーム性接触が得られるよう
な電極金属が要望されていた。
〔発明の目的〕
本発明の目的は低濃度でかつ薄いp形GaAs基
体に対しても良好なオーム性接触を実現できるオ
ーム性接触電極およびその製造方法を提供するも
のである。
〔発明の概要〕
本発明はp形GaAs基体の表面に白金とGaAs
を含む層でオーム性接触電極を形成するもので、
p形GaAs基体に白金を被着したのち熱処理し、
基体表面に白金とGaAsとの合金層を形成し、こ
れをオーム性接触電極とするものである。
〔発明の実施例〕
以下図面を参照してパラクタダイオードの場合
を例にとり本発明の一実施例を説明する。
図aはGaAsウエフアであり、GaAs n形低比
抵抗基板(n基板)1とその表面に成長されたn
形高比抵抗エピタキシヤル層(n層)2とからな
つている。
上記構成のGaAsウエフアに対し、図bの矢印
で示すように上方から亜鉛(Zn)イオン3を加
速エネルギ50〜100kev、ドース量5×1012〜1×
1014/cm2の条件でイオン注入する。また、イオン
注入後にアルゴンガスをキヤリアガスとするアル
シン(AsH3)雰囲気中で600〜900℃、15〜60分
間の加熱処理(アニール)することにより、注入
イオン(Znイオン)の活性化を行い、図Cに示
すようにウエフア内にp形層4を形成する。この
p層4の濃度や厚さは、Znイオンの注入条件
(加速エネルギとドース量)およびアニール条件
(温度と時間)で相違することになるが、例えば
濃度を2×1017〜2×1018/cm3、厚さを500〜
1500Åに形成する。
次いでp形層4の上方に、図dに示すように熱
分解二酸化ケイ素(CVDSiO2)膜5を被着する。
また裏面にはAu−Ge合金を蒸着したのち、350
〜450℃の熱処理を行ない図eで示すように裏面
電極6を形成する。裏面電極6形成後に、熱分解
二酸化ケイ素膜の上部に光触技術により所定位置
にフオトレジスト7マスクを形成し、このマスク
7を利用してSiO2膜5を除去し、前記p形層4
裏面の一部4′を露出させる。この状態を図eで
示す。続いてp形層4が露出された方向から白金
(Pt)を50〜450Å程度の厚さで蒸着を行い、リ
フトオフ法を用いて、p形層4の露出面以外の白
金を除去する。この結果図fのようにp形層の露
出面にPt層8が形成される。
次いで300〜500℃の温度で3〜30分間熱処理
し、PtとGaAsとを反応させ、Pt層の形成された
部分に図gで示すようにPt、GaAsを含む合金層
9を形成する。このとき形成される合金層9は、
主としてPtAs2から構成されており、その厚さは
先に蒸着されたPt層8の膜厚の2倍程度である。
したがつて蒸着されるPt層8の膜厚を制御する
ことにより、合金層の厚さが調整できることにな
る。このためpn接合の厚さを考慮してPt層の蒸
着厚さを適当に選べば「突抜け」によるpn接合
の破壊は防止できることになる。合金層の形成後
にCVD SiO2膜5を除去し、先に形成された合金
層9をマスクにして硫酸、過酸化水素、水の混合
液でp形層4およびn層2をエツチングすれば、
図hのようにメサ構造のバラクタダイオードが形
成できる。
本発明によればp形層が低濃度でかつ薄い形状
であつても、接触比抵抗が10-5Ωcm2以下の良好な
オーム性接触が得られ、pn接合の破壊もなく、
また耐圧、リーク電流などの特性にも何ら異常が
認められなかつた。
なお、ptとGaAsとの合金層がp形GaAs層に
対して良好なオーム性接触電極となる理由は明確
ではないが、合金層がp形層に対して、障壁の高
さの充分低いヘテロ接合を形成するためと考えら
れる。
前記した実施例ではptのみの場合で説明した
が、オーム性接触と外部端子との接続を容易にす
るために、例えばptの上に更にAl、Auなどの金
属を設ける構成でもよく、またptの上にモリブデ
ン(Mo)、Ti、Ta、バナジウム(V)タングス
テン(W)などの中間金属もしくはこれらの幾つ
かを組み合せた中間金属を介して、Al、Auなど
の層を設けてもよい。
また、実施例では約2×1017〜2×1018/cm3
低濃度で、しかも500〜1500Å程度の浅いp形層
の場合で説明したが、これより高濃度である場合
や、あるいはこれより深い場合にも適用出来るこ
とは勿論である。
また、実施例ではZnのイオン注入を用いてp
形層の形成を行つたが、例えばBe、マグネシウ
ム(Mg)などの族元素も用いられる。あるい
は、p形層の形成にイオン注入法ではなく、例え
ばZn等の熱拡散法や気相成長法あるいは分子線
エピタキシヤル成長法を用いてもよい。また、実
施例ではメサ構造の場合について述べたが、必ず
しもこの構造に限定されることはなく、予め選択
的にp形層を形成しておき、その部分に本発明の
合金層を形成するプレーナ構造に適用しても、同
様の効果を得ることが出来る。
さらに、実施例ではパラクタダイオードについ
て述べたが、例えば接合形GaAsFETあるいは接
合形GaAsFETを含んで構成される集積回路素子
のゲート電極としても本発明の合金層を用いるこ
とが出来る。
以上述べたように本発明によれば、白金と
GaAs基体との間に合金層を形成することによ
り、比較的低濃度で且つ薄いp形GaAs基体に対
して良好なオーム性接触を容易に得ることがで
き、また浅いpn接合を持つ素子に適用する場合
に「突抜け」による接合の破壊を回避出来る化合
物半導体基体のオーム性接触電極及びその製造方
法を提供できる。
なお、本発明の白金とGaAsとの合金層形成の
際、p形層の一部がこれより低比抵抗の合金層に
変化するので、この部分の抵抗が減少するという
効果も生ずる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する図であ
り、aはエピタキシヤルウエフアを示す図、bは
Znイオンをイオン注入する工程を示す図、cは
アニールによりp形層を形成する工程を示す図、
dはCVD SiO2を被着する工程を示す図、eは
CVD SiO2膜の一部をエツチング除去してp形層
の一部を露出する工程を示す図、fはリフトオフ
法を用いて所定の部分にPtを被着する工程を示
す図、gはPtとGaAsの反応により合金層を形成
する工程を示す図hは各工程により形成されたメ
サ形構造のバラクタダイオードを示す図である。 1はn形低比抵抗GaAs基体、2……n形高比
抵抗エピタキシヤル層、3……Znイオン、4…
…p形層、5……CVD SiO2膜、6……裏面電
極、7……フオトレジスト、8……Pt層、9…
…Pt−GaAs合金層。

Claims (1)

  1. 【特許請求の範囲】 1 p形砒化ガリウム基体に白金と砒化ガリウム
    を含む合金層で形成された化合物半導体オーム性
    接触電極。 2 p形砒化ガリウム基体に白金を被着する工程
    と、前記白金が被着されたp形砒化ガリウム基体
    を熱処理し、基体白金と砒化ガリウムとの合金層
    を形成する工程とから成る化合物半導体オーム性
    接触電極の製造方法。
JP6367283A 1983-04-13 1983-04-13 化合物半導体オ−ム性接触電極およびその製造方法 Granted JPS59189669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6367283A JPS59189669A (ja) 1983-04-13 1983-04-13 化合物半導体オ−ム性接触電極およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6367283A JPS59189669A (ja) 1983-04-13 1983-04-13 化合物半導体オ−ム性接触電極およびその製造方法

Publications (2)

Publication Number Publication Date
JPS59189669A JPS59189669A (ja) 1984-10-27
JPH0224384B2 true JPH0224384B2 (ja) 1990-05-29

Family

ID=13236076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6367283A Granted JPS59189669A (ja) 1983-04-13 1983-04-13 化合物半導体オ−ム性接触電極およびその製造方法

Country Status (1)

Country Link
JP (1) JPS59189669A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219674A (ja) * 1990-01-25 1991-09-27 Toshiba Corp 半導体装置の電極構造及びその製造方法

Also Published As

Publication number Publication date
JPS59189669A (ja) 1984-10-27

Similar Documents

Publication Publication Date Title
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
US5093280A (en) Refractory metal ohmic contacts and method
US4662060A (en) Method of fabricating semiconductor device having low resistance non-alloyed contact layer
JPH1174286A (ja) 電気的絶縁要素を有する安定化されたバイポーラトランジスタ
US4714948A (en) HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer
EP0177246A1 (en) Heterojunction bipolar transistor and method of manufacturing the same
EP0035118A2 (en) III - V group compound semiconductor light-emitting element and method of producing the same
JPH02252267A (ja) 半導体装置の製造方法
JPS61248470A (ja) ▲iii▼―▲v▼族半導体デバイス
CN114171597B (zh) 一种低源极接触电阻的SiC MOSFET器件及其制备方法
JP4000927B2 (ja) 半導体装置およびその製造方法
US5053846A (en) Semiconductor bipolar device with phosphorus doping
JPH0224384B2 (ja)
JP3970142B2 (ja) 炭化けい素のオーミック電極構造および半導体装置
JP3068119B2 (ja) ショットキ障壁を有する半導体装置
JPH0326535B2 (ja)
JPH0645340A (ja) 半導体装置及びその製造方法
JPS5821866A (ja) 半導体装置
JPH0418693B2 (ja)
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6354767A (ja) バイポ−ラトランジスタとその製造方法
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JPS6032349B2 (ja) 半導体装置の製造方法
JPH0797568B2 (ja) ▲iii▼−▲v▼族化合物半導体装置の製造方法
JPH0395824A (ja) 半導体電子放出素子