JPH02240754A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02240754A JPH02240754A JP1063285A JP6328589A JPH02240754A JP H02240754 A JPH02240754 A JP H02240754A JP 1063285 A JP1063285 A JP 1063285A JP 6328589 A JP6328589 A JP 6328589A JP H02240754 A JPH02240754 A JP H02240754A
- Authority
- JP
- Japan
- Prior art keywords
- commands
- input
- cpu
- memory
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 230000005856 abnormality Effects 0.000 claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 15
- 238000012423 maintenance Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にバスを介してＣＰＵ
に接続されている周辺装置の入出力装置の障害原因追跡
方式に関する。 〔従来の技術］ 従来、この種の障害原因追跡方式は、ＣＰＵに対する不
正割込みの発生や転送データの不正変化（謂ゆるデータ
化け）が検出されると、モニタプログラムまたは試験プ
ログラムが入出力動作の異常を検出した旨のメツセージ
を保守者用表示装置に出力するので、障害原因を追跡す
る保守者が前記メツセージを参考にＣＰＵと周辺装置の
インタフェース信号をトレースするためにロジックアナ
ライザ等の外部追跡装置を接続し、さらにモニタプログ
ラムまたは試験プログラムに対して外部追跡装置の信号
蓄積動作を停止させるトリガ信号を発するように改造を
加え、障害現象を再現させることにより、障害原因を追
跡するというものであった。 〔発明が解決しようとする課題］ 上述した従来の情報処理装置の入出力障害追跡方式は、
外部追跡装置をＣＰＵと周辺装置のインタフェース信号
をトレース可能なように接続する必要があり、さらにモ
ニタプログラムまたは試験プログラムに対して部分改造
のパッチを挿入しなければならないので、保守者はハー
ドウェアの動作、およびモニタまたは試験プログラムの
詳細な知識を必要とし、また、パッチミス等の誤りも混
入し易いという欠点がある。 本発明の目的は、周辺装置の異常発生時、モニタプログ
ラムまたは試験プログラムの変更や障害探索用の外部追
跡装置の接続なしに、容易に障害原因を追跡できる情報
処理装置を提供することである。 〔課題を解決するための手段Ｊ 本発明の情報処理装置は、 ＦＩＦＯメモリと。 周辺装置とＣＰＵ間で送受されるコマンドを逐次前記Ｆ
ＩＦＯメモリに格納し、停止信号により格納を停止する
手段と、 周辺装置からの入出力データに異常を検出すると前記停
止信号を出力する手段と、 前記ＦＩＦＯメモリに格納されているコマンドの内容を
表示装置へ出力させる手段を有している。 ［作用］ 周辺装置と中央処理装置間で送受されるコマンドをＦＩ
ＦＯメモリに格納し、周辺装置からの入出力データに異
常を検出するとＦＩＦＯメモリに対する格納を停止し、
ＦＩＦＯメモリに格納されているコマンドの内容を表示
装置に出力させて障害原因を追跡することにより、モニ
タまたは試験プログラムの修正や外部追跡装置の接続等
の作業を行なうことなく直接障害原因の追跡が可能にな
る。
に接続されている周辺装置の入出力装置の障害原因追跡
方式に関する。 〔従来の技術］ 従来、この種の障害原因追跡方式は、ＣＰＵに対する不
正割込みの発生や転送データの不正変化（謂ゆるデータ
化け）が検出されると、モニタプログラムまたは試験プ
ログラムが入出力動作の異常を検出した旨のメツセージ
を保守者用表示装置に出力するので、障害原因を追跡す
る保守者が前記メツセージを参考にＣＰＵと周辺装置の
インタフェース信号をトレースするためにロジックアナ
ライザ等の外部追跡装置を接続し、さらにモニタプログ
ラムまたは試験プログラムに対して外部追跡装置の信号
蓄積動作を停止させるトリガ信号を発するように改造を
加え、障害現象を再現させることにより、障害原因を追
跡するというものであった。 〔発明が解決しようとする課題］ 上述した従来の情報処理装置の入出力障害追跡方式は、
外部追跡装置をＣＰＵと周辺装置のインタフェース信号
をトレース可能なように接続する必要があり、さらにモ
ニタプログラムまたは試験プログラムに対して部分改造
のパッチを挿入しなければならないので、保守者はハー
ドウェアの動作、およびモニタまたは試験プログラムの
詳細な知識を必要とし、また、パッチミス等の誤りも混
入し易いという欠点がある。 本発明の目的は、周辺装置の異常発生時、モニタプログ
ラムまたは試験プログラムの変更や障害探索用の外部追
跡装置の接続なしに、容易に障害原因を追跡できる情報
処理装置を提供することである。 〔課題を解決するための手段Ｊ 本発明の情報処理装置は、 ＦＩＦＯメモリと。 周辺装置とＣＰＵ間で送受されるコマンドを逐次前記Ｆ
ＩＦＯメモリに格納し、停止信号により格納を停止する
手段と、 周辺装置からの入出力データに異常を検出すると前記停
止信号を出力する手段と、 前記ＦＩＦＯメモリに格納されているコマンドの内容を
表示装置へ出力させる手段を有している。 ［作用］ 周辺装置と中央処理装置間で送受されるコマンドをＦＩ
ＦＯメモリに格納し、周辺装置からの入出力データに異
常を検出するとＦＩＦＯメモリに対する格納を停止し、
ＦＩＦＯメモリに格納されているコマンドの内容を表示
装置に出力させて障害原因を追跡することにより、モニ
タまたは試験プログラムの修正や外部追跡装置の接続等
の作業を行なうことなく直接障害原因の追跡が可能にな
る。
次に１本発明の実施例について図面を参照して説明する
。 第１図は本発明の情報処理装置の一実施例の要部のブロ
ック図、第２図は第１図中の入出力動作正常／異常判定
処理ルーチン６、による処理のフローチャートである。 この情報処理装置は、ＣＰＵ３と５主記憶装置Ｓと、ゲ
ート２と、周辺装置５．．５．と、これらの装置が接続
されているバス４と、表示装置７と、ＦＩＦＯメモリ１
を有している。ＦＩＦＯメモリ１には逐次バス４を介し
て入出力されたコマンドがソースとデスティネーション
のアドレスを含んでゲート２を経て格納され、最新の格
納のコマンドからさかのぼって一定量のコマンドが常に
格納されている。主記憶装置６には、特に入出力動作正
常／異常判定処理ルーチン６１とＦＩＦＯメモリ１に格
納されているコマンドの内容を表示装置７に表示させる
表示処理ルーチン６２が含まれている。ＣＰＵ３は本情
報処理装置の処理を制御し、入出力袋ｗ１５．，５２か
らの不正割込みや転送データの不正変化を検出すると第
２図に示す入出力動作正常／異常判定処理ルーチン６、
により、ゲート２を閉じ、表示処理ルーチン６２の起動
によりＦＩＦＯメモリ１の記憶内容を表示装置７に表示
させる。 次に、本実施例の入出力動作正常／異常判定処理ルーチ
ン６、による処理について説明する。 ルーチン６１はＣＰＵ３から周辺装置５．。 ５２へのコマンド発行および周辺装置５．．５２からＣ
ＰＵ３への割込み発生時に起動され、周辺装置５．．５
２とＣＰＵ３間でバス４を介して入出力されたコマンド
の実行後のステータスおよび割込みステータスが正常か
どうか判定しくステップ＋１） 、正常であれば通常処
理、即ちコマンド発行または割込みの後処理（実行すべ
きタスクへの戻り処理）を行なう（ステップ１２）。Ｃ
ＰＵ３が、人力されたコマンドに不正な割込みや不正に
変形されたデータ等の異常を検知すると、停止信号を信
号線３１に出力し、ゲート２を閉じてＦＩＦＯメモリ１
へのコマンドの入力を停止しくステップＩ３）、表示処
理ルーチン６□を起動してＦＩＦＯメモリ１に格納され
ている記憶内容を表示装置７上に表示する（ステップ１
４）。保守者は表示装置７上のコマンドを読み、各入出
力コマンドの実行シーケンスをトレースすることにより
、どの時点でどの周辺装置によって異常入出力動作が行
なわれたかを知ることができる。 〔発明の効果〕 以上説明したように本発明は、入出力障害発生時にＦＩ
ＦＯメモリに格納されていたコマンドを表示装置にシー
ケンシャルに表示することにより、保守者はＣＰＵと周
辺装置間のコマンドの授受状況を読んで異常入出力動作
が行なわれた時点と周辺装置とを知ることができ、外部
追跡装置の接続やモニタプログラムまたは試験プログラ
ムの変更が不要になり、それに伴なう操作ミスやバッチ
ミスの混入をなくし、保守者に高度の熟練度の必要性を
要しなくする効果がある。
。 第１図は本発明の情報処理装置の一実施例の要部のブロ
ック図、第２図は第１図中の入出力動作正常／異常判定
処理ルーチン６、による処理のフローチャートである。 この情報処理装置は、ＣＰＵ３と５主記憶装置Ｓと、ゲ
ート２と、周辺装置５．．５．と、これらの装置が接続
されているバス４と、表示装置７と、ＦＩＦＯメモリ１
を有している。ＦＩＦＯメモリ１には逐次バス４を介し
て入出力されたコマンドがソースとデスティネーション
のアドレスを含んでゲート２を経て格納され、最新の格
納のコマンドからさかのぼって一定量のコマンドが常に
格納されている。主記憶装置６には、特に入出力動作正
常／異常判定処理ルーチン６１とＦＩＦＯメモリ１に格
納されているコマンドの内容を表示装置７に表示させる
表示処理ルーチン６２が含まれている。ＣＰＵ３は本情
報処理装置の処理を制御し、入出力袋ｗ１５．，５２か
らの不正割込みや転送データの不正変化を検出すると第
２図に示す入出力動作正常／異常判定処理ルーチン６、
により、ゲート２を閉じ、表示処理ルーチン６２の起動
によりＦＩＦＯメモリ１の記憶内容を表示装置７に表示
させる。 次に、本実施例の入出力動作正常／異常判定処理ルーチ
ン６、による処理について説明する。 ルーチン６１はＣＰＵ３から周辺装置５．。 ５２へのコマンド発行および周辺装置５．．５２からＣ
ＰＵ３への割込み発生時に起動され、周辺装置５．．５
２とＣＰＵ３間でバス４を介して入出力されたコマンド
の実行後のステータスおよび割込みステータスが正常か
どうか判定しくステップ＋１） 、正常であれば通常処
理、即ちコマンド発行または割込みの後処理（実行すべ
きタスクへの戻り処理）を行なう（ステップ１２）。Ｃ
ＰＵ３が、人力されたコマンドに不正な割込みや不正に
変形されたデータ等の異常を検知すると、停止信号を信
号線３１に出力し、ゲート２を閉じてＦＩＦＯメモリ１
へのコマンドの入力を停止しくステップＩ３）、表示処
理ルーチン６□を起動してＦＩＦＯメモリ１に格納され
ている記憶内容を表示装置７上に表示する（ステップ１
４）。保守者は表示装置７上のコマンドを読み、各入出
力コマンドの実行シーケンスをトレースすることにより
、どの時点でどの周辺装置によって異常入出力動作が行
なわれたかを知ることができる。 〔発明の効果〕 以上説明したように本発明は、入出力障害発生時にＦＩ
ＦＯメモリに格納されていたコマンドを表示装置にシー
ケンシャルに表示することにより、保守者はＣＰＵと周
辺装置間のコマンドの授受状況を読んで異常入出力動作
が行なわれた時点と周辺装置とを知ることができ、外部
追跡装置の接続やモニタプログラムまたは試験プログラ
ムの変更が不要になり、それに伴なう操作ミスやバッチ
ミスの混入をなくし、保守者に高度の熟練度の必要性を
要しなくする効果がある。
第１図は本発明の情報処理装置の一実施例の要部のブロ
ック図、第２図は第１図中の入出力動作正常／異常判定
処理ルーチン６１による処理のフローチャートである。 １−ＦＩＦＯメモリ、 ２・−ゲート、 ３−ＣＰＵ。 ４・・・バス、 ５、、５２−・周辺装置、 ６・・・主記憶装置、 ６、・・・入出力動作正常／異常判定処理ルーチン、６
２−・・表示処理ルーチン。
ック図、第２図は第１図中の入出力動作正常／異常判定
処理ルーチン６１による処理のフローチャートである。 １−ＦＩＦＯメモリ、 ２・−ゲート、 ３−ＣＰＵ。 ４・・・バス、 ５、、５２−・周辺装置、 ６・・・主記憶装置、 ６、・・・入出力動作正常／異常判定処理ルーチン、６
２−・・表示処理ルーチン。
Claims (1)
- 【特許請求の範囲】 １、周辺装置がバスでＣＰＵに接続されている情報処理
装置において、 ＦＩＦＯメモリと、 周辺装置とＣＰＵ間で送受されるコマンドを逐次前記Ｆ
ＩＦＯメモリに格納し、停止信号により格納を停止する
手段と、 周辺装置からの入出力データに異常を検出すると前記停
止信号を出力する手段と、 前記ＦＩＦＯメモリに格納されているコマンドの内容を
表示装置へ出力させる手段を有することを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063285A JPH02240754A (ja) | 1989-03-14 | 1989-03-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063285A JPH02240754A (ja) | 1989-03-14 | 1989-03-14 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02240754A true JPH02240754A (ja) | 1990-09-25 |
Family
ID=13224903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063285A Pending JPH02240754A (ja) | 1989-03-14 | 1989-03-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02240754A (ja) |
-
1989
- 1989-03-14 JP JP1063285A patent/JPH02240754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594890A (en) | Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| JPS6324440A (ja) | 多重プロセッサ・システム用システム管理装置 | |
| JPH02240754A (ja) | 情報処理装置 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JPH02139650A (ja) | 部分ダンプ方式 | |
| JPH0772909A (ja) | プログラマブルコントローラのサポート装置 | |
| JPH02239356A (ja) | 擬似障害発生方式 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS62188453A (ja) | 通信制御装置 | |
| JPH11134261A (ja) | 入出力制御装置 | |
| JPH07230432A (ja) | 計算装置 | |
| JPH06250945A (ja) | プロトコル検査機能付シミュレーション装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPH0594384A (ja) | 情報処理装置のバス監視回路 | |
| JP2000295316A (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JPS6198434A (ja) | フロツピ−デイスク制御装置 | |
| JPH0272443A (ja) | データ処理装置 | |
| JPH08123734A (ja) | データ格納領域のデータの破壊発生チェック方法及びプログラムの暴走チェック方法、並びにデータ格納領域のデータの破壊発生原因探究方法及びプログラムの暴走原因探究方法 |