JPH02239722A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH02239722A JPH02239722A JP1060283A JP6028389A JPH02239722A JP H02239722 A JPH02239722 A JP H02239722A JP 1060283 A JP1060283 A JP 1060283A JP 6028389 A JP6028389 A JP 6028389A JP H02239722 A JPH02239722 A JP H02239722A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- load
- circuit
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、論理回路に関し、特に、コレクタ共通接続点
を有するＥ Ｃ Ｌ （ Ｅｍｔｔｔｅｒ Ｃｏｕｐｌ
ｅｄ ＬｏｇｉＣ：本明細書においてはＥＣＬはＣ Ｍ
Ｌ （ Ｃｕｒｒｅｎｆ． １４ｏｄｅ Ｌｏｇｉｃ
）を含むものとする〕回路の論理回路に関する． ［従来の技術］ 従来、この種のＥＣＬ回路のコレクタ共通接続点を有す
る論理回路は、例えば２人力ＡＮＤ回路の場合、第３図
に示すように、ベースが入力端子３０５に接続されたト
ランジスタ３２１のコレクタと、ベースが入力端子３０
６に接続されたトランジスタ３２４のコレクタとを共通
に高電位側電源に接続し、参照電位印加端子３０４にベ
ースが接続されたトランジスタ３２２、３２３のコレク
タには共通に抵抗３１１とレベルクランプ用ダイオード
３３１との並列回路が負荷として接続されるものであり
、その論理出力はトランジスタ３２７、抵抗３１４から
なるエミッタフォロア回路を介して出力端子３０３から
出力されるものであった．トランジスタ３２１，３２２
のエミッタは共通に定電流源３４１の一端に、また、ト
ランジスタ３２３、３２４のエミッタは共通に定電流源
３４２の一端に接続されており、定電流源３４１、３４
２の他端は、低電位側電源３０２に接続されている． ［発明が解決しようとする問題点］ 上述した従来のＥＣＬ回路のコレクタ共通接続点を有す
る論理回路は、コレクタ共通接続点により共有する負荷
に、二つ以上の定電流源から電流が供給される場合、ロ
ーレベルが必要以上に下がらぬようレベルクランプ用の
ダイオードを負荷抵抗と並列に接続している．しかし、
コレクタ共通接続点により共有する負荷に、一つの定電
流源からのみ電流が供給される場合、電流が負荷抵抗と
同時にレベルクランプ用のダイオードにも流れるため、
その場合、負荷による電圧降下は５３０ｍＶ程度となり
、通常のＥＣＬ回路の論理振幅約６００ｍＶに対し、ロ
ーレベルが約７０ｍＶ不足する．従って、従来の回路で
はノイズマージンが低くなり、誤動作を起こす恐れがあ
った。
を有するＥ Ｃ Ｌ （ Ｅｍｔｔｔｅｒ Ｃｏｕｐｌ
ｅｄ ＬｏｇｉＣ：本明細書においてはＥＣＬはＣ Ｍ
Ｌ （ Ｃｕｒｒｅｎｆ． １４ｏｄｅ Ｌｏｇｉｃ
）を含むものとする〕回路の論理回路に関する． ［従来の技術］ 従来、この種のＥＣＬ回路のコレクタ共通接続点を有す
る論理回路は、例えば２人力ＡＮＤ回路の場合、第３図
に示すように、ベースが入力端子３０５に接続されたト
ランジスタ３２１のコレクタと、ベースが入力端子３０
６に接続されたトランジスタ３２４のコレクタとを共通
に高電位側電源に接続し、参照電位印加端子３０４にベ
ースが接続されたトランジスタ３２２、３２３のコレク
タには共通に抵抗３１１とレベルクランプ用ダイオード
３３１との並列回路が負荷として接続されるものであり
、その論理出力はトランジスタ３２７、抵抗３１４から
なるエミッタフォロア回路を介して出力端子３０３から
出力されるものであった．トランジスタ３２１，３２２
のエミッタは共通に定電流源３４１の一端に、また、ト
ランジスタ３２３、３２４のエミッタは共通に定電流源
３４２の一端に接続されており、定電流源３４１、３４
２の他端は、低電位側電源３０２に接続されている． ［発明が解決しようとする問題点］ 上述した従来のＥＣＬ回路のコレクタ共通接続点を有す
る論理回路は、コレクタ共通接続点により共有する負荷
に、二つ以上の定電流源から電流が供給される場合、ロ
ーレベルが必要以上に下がらぬようレベルクランプ用の
ダイオードを負荷抵抗と並列に接続している．しかし、
コレクタ共通接続点により共有する負荷に、一つの定電
流源からのみ電流が供給される場合、電流が負荷抵抗と
同時にレベルクランプ用のダイオードにも流れるため、
その場合、負荷による電圧降下は５３０ｍＶ程度となり
、通常のＥＣＬ回路の論理振幅約６００ｍＶに対し、ロ
ーレベルが約７０ｍＶ不足する．従って、従来の回路で
はノイズマージンが低くなり、誤動作を起こす恐れがあ
った。
［問題点を解決するための手段］
本発明の論理回路は、第１のトランジスタのコレクタに
負荷として抵抗が接続され第２のトランジスタのコレク
タに負荷として抵抗とレベルクランプ用ダイオードとの
並列回路が接続された第１のＥＣＬ回路と、第１のトラ
ンジスタのコレクタが第１のＥＣＬ回路の第１のトラン
ジスタのコレクタに接続され第２のトランジスタのコレ
クタが第１のＥＣＬ回路の第２のトランジスタのコレク
タに接続された第２のＥＣＬ回路とを具備するものであ
って、少なくとも一方のＥＣＬ回路はその第１のトラン
ジスタ側に参照電位が入力されるものであり、前記並列
回路と２つのコレクタとの接続点は、直接またはエミッ
タフォロア回路を介して、コレクタが電源に接続されエ
ミッタが参照電位が入力される第１のトランジスタを有
するいずれかのＥＣＬ回路の共通エミッタ接続点に接続
されたトランジスタのベースに接続され、かつ、前記抵
抗のみからなる負荷と２つのコレクタとの接続点が論理
出力点となされている． ［実施例コ 次に、本発明の実施例について、図面を参照して説明す
る． 第１図は、本発明の一実施例を示す２人力ＡＮＤ回路の
回路図である。なお、以下の実施例において、第３図に
示した従来例の部分と共通する部分には、下２桁が共通
する参照番号が付されている． 第１図において、ベースに参照電位が入力されるトラン
ジスタ１２２、１２３のコレクタ同士により第１のコレ
クタ共通接続が形成されるとともに、ベースが入力端子
に接続されるトランジスタ１２１、１２４のコレクタ同
士により第２のコレクタ共通接続が形成されている。第
１のコレクタ共通接続点に接続される負荷は抵抗１１２
のみであってこの点が論理出力点とされている。そして
第２のコレクタ共通接続点に接続される負荷は抵抗１１
１およびレベルクランプ用のダイオード１３１からなる
並列回路であって、その点の出力はトランジスタ１２６
および抵抗１１３からなるエミッタフォロア回路を通し
て、コレクタを高電位側電源に接続され、エミッタをト
ランジスタ１２３のエミッタに接続されたトランジスタ
１２５のベースに入力されている． 次に、第１図に図示された回路の動作について説明する
．入力端子１０５および１０６に入力される信号が共に
ハイレベルの時は節点１５１はローレベルとなり、出力
端子１０３はハイレベルとなる。したがって、負荷抵抗
１１２には電流が供給されない．入力端子１０５および
１０６に入力される信号のうちいずれか一方のみがハイ
レベルの時は、節点１５１および出力端子１０３がいず
れもローレベルとなる．この場合、トランジスタ１２２
、１２３はいずれか一方がオン状態となりしかも両者が
同時にオン状態となることはないので、負荷抵抗１１２
には定電流源１４１または１４２のいずれか一方からの
み電流が供給される。
負荷として抵抗が接続され第２のトランジスタのコレク
タに負荷として抵抗とレベルクランプ用ダイオードとの
並列回路が接続された第１のＥＣＬ回路と、第１のトラ
ンジスタのコレクタが第１のＥＣＬ回路の第１のトラン
ジスタのコレクタに接続され第２のトランジスタのコレ
クタが第１のＥＣＬ回路の第２のトランジスタのコレク
タに接続された第２のＥＣＬ回路とを具備するものであ
って、少なくとも一方のＥＣＬ回路はその第１のトラン
ジスタ側に参照電位が入力されるものであり、前記並列
回路と２つのコレクタとの接続点は、直接またはエミッ
タフォロア回路を介して、コレクタが電源に接続されエ
ミッタが参照電位が入力される第１のトランジスタを有
するいずれかのＥＣＬ回路の共通エミッタ接続点に接続
されたトランジスタのベースに接続され、かつ、前記抵
抗のみからなる負荷と２つのコレクタとの接続点が論理
出力点となされている． ［実施例コ 次に、本発明の実施例について、図面を参照して説明す
る． 第１図は、本発明の一実施例を示す２人力ＡＮＤ回路の
回路図である。なお、以下の実施例において、第３図に
示した従来例の部分と共通する部分には、下２桁が共通
する参照番号が付されている． 第１図において、ベースに参照電位が入力されるトラン
ジスタ１２２、１２３のコレクタ同士により第１のコレ
クタ共通接続が形成されるとともに、ベースが入力端子
に接続されるトランジスタ１２１、１２４のコレクタ同
士により第２のコレクタ共通接続が形成されている。第
１のコレクタ共通接続点に接続される負荷は抵抗１１２
のみであってこの点が論理出力点とされている。そして
第２のコレクタ共通接続点に接続される負荷は抵抗１１
１およびレベルクランプ用のダイオード１３１からなる
並列回路であって、その点の出力はトランジスタ１２６
および抵抗１１３からなるエミッタフォロア回路を通し
て、コレクタを高電位側電源に接続され、エミッタをト
ランジスタ１２３のエミッタに接続されたトランジスタ
１２５のベースに入力されている． 次に、第１図に図示された回路の動作について説明する
．入力端子１０５および１０６に入力される信号が共に
ハイレベルの時は節点１５１はローレベルとなり、出力
端子１０３はハイレベルとなる。したがって、負荷抵抗
１１２には電流が供給されない．入力端子１０５および
１０６に入力される信号のうちいずれか一方のみがハイ
レベルの時は、節点１５１および出力端子１０３がいず
れもローレベルとなる．この場合、トランジスタ１２２
、１２３はいずれか一方がオン状態となりしかも両者が
同時にオン状態となることはないので、負荷抵抗１１２
には定電流源１４１または１４２のいずれか一方からの
み電流が供給される。
したがって、この場合、出力端子１０３のローレベルは
、コレクタが共通に接続されていない場合と同じレベル
となる．入力端子１０５および１０６に入力される信号
が共にローレベルの時は、節点１５１はハイレベルとな
り、トランジスタ１２５がオン状態となる．したがって
、定電流源１４２の電流はトランジスタ１２５を通して
流れるため、負荷抵抗１１２には定電流源１４１からの
み電流が供給される。よって、この場合にも出力端子１
０３のローレベルは、コレクタ共通接続が形成されない
場合と同じレベルとなる． 以上説明したように、本実施例回路では、論理出力は抵
抗のみの負荷側から取り出されており、かつ、この負荷
抵抗１１２に電流が流れる場合には、必ず一つの定電流
源からのみ電流が供給されるので、論理振幅を常に通常
のＥＣＬ回路と同程度とすることができ、十分なノイズ
マージンを確保することが可能となる． なお、論理出力されない側のコレクタ共通接続点は、従
来通り負荷抵抗とレベルクランプ用ダイオードを用いて
いるので、入力端子１０５および１０６のうちいずれか
一方のみがハイレベルの時は、節点１５１のローレベル
が上昇するが、出力先が同一回路内であるため、異なる
回路間での結線に較べてノイズマージンを減少させる要
素が少なく、誤動作の危険は少ない． 第２図は、本発明の他の実施例を示すイネーブル付き２
人カデータセレクタの回路図である．この回路では、入
力端子２０８はセレクト端子であって、この端子がハイ
レベルになされると、トランジスタ２３４、２３２によ
ってトランジスタ２２３〜２２５ｆｌｔｌのＥＣＬ回路
が選択され、端子２０８がローレベルになされると、ベ
ースが参照電位印加端子２０９に接続されたトランジス
タ２３３によってトランジスタ２２８〜２３０側のＥＣ
Ｌ回路が選択される．そしてイネーブル端子である入力
端子２０５にローレベルの信号が入力された時に、入力
端子２０６，２０７に入力されたデータのうち選択され
た側のデータが出力端子２０３に出力される。入力端子
２０５にハイレベルが入力されると入力端子２０６、２
０７、２０８のレベルによらず、出力端子２０３におけ
る出力はローレベルとなる． 入力端子２０５のイネーブル信号がローレベルで、入力
端子２０６、２０７のうち、入力端子２０８の論理状態
により選択された側の端子がローレベルの場合、節点２
５１はローレベルであるから、トランンジスタ２２３ま
たは２２８がオン状態になる。よって、コレクタ共通接
続点に接続される負荷抵抗２１２には、定電流源２４２
からのみ電流が供給される．入力端子２０５のイネーブ
ル信号がローレベルで、入力端子２０６、２０７のうち
、入力端子２０８の論理状態により選択された側の端子
がハイレベルの場合、節点２５１はローレベルであるか
ら、トランジスタ２２４または２２９がオン状態になる
．したがって、コレク共通接続点に接続される負荷抵抗
２１２には電流が供給されない． 入力端子２０５のイネーブル信号がハイレベルで、入力
端子２０６、２０７のうち入力端子２０８の論理状態に
より選択された側の端子がローレベルの場合、節点２５
１がハイレベルとなるためトランジスタ２２５、２３０
のいずれかがオン状態になり、トランジスタ２２３、２
２８は共にオフ状態となるので、コレクタ共通接続点に
接続される負荷抵抗２１２には、トランジスタ２２１を
通して定電流源２４１からの電流のみが供給される． 入力端子２０５のイネーブル信号がハイレベルで、入力
端子２０６、２０７のうち、入力端子２ｏ８の論理状態
により選択された側の端子がローレベルの場合も負荷抵
抗２１２に流れる電流は、定電流源２４１の分のみであ
る． 以上説明したように、本実施例においても論理出力され
る側の負荷は抵抗のみであり、かつ、この負荷抵抗２１
１に電流が流れる場合には、必ず一つの定電流源のみか
ら電流が供給されるので、論理振幅を通常のＥＣＬ回路
と同等のものとすることができ、十分なノイズマージン
を確保することが可能となる．また、節点２５１のロー
レベルが先の実施例の節点１５１と同じ理由により、論
理によっては上昇するが、やはり先の実施例に関して述
べた説明と同じ理由により、誤作動の危険性は少ない． なお、バイパス用のトランジスタ１２５、２２５ （２
３０）が接続される側のＥＣＬ回路は、抵抗のみを負荷
としベースに参照電位が印加されるトランジスタを有す
るＥＣＬ回路である．第１図の例のように両方がこの条
件を満たす場合には、どちらか一方に接続される． ［発明の効果］ 以上説明したように、本発明は、コレクタが共通接続さ
れなＥＣＬ論理回路において、論理出力される側の負荷
は抵抗のみによって、また、論理出力されない側の負荷
は抵抗とクランブ用ダイオードとの並列回路によって構
成し、論理出力されない側のコレクタがハイレベルとな
った時には、論理出力される側の負荷抵抗に流れるべき
電流のうち、一定電流源分をバイパスさせるものである
ので、本発明によれば、論理出力される側の負荷抵抗に
電流が流れる場合には一つの定電流源分のみの電流が流
れるようにすることができ、通常のＥＣＬ論理回路と同
等の論理レベルを得ることができる．従って、本発明に
よれば、単に論理出力される側の負荷を抵抗のみとした
場合のように論理レベルが過大となることがなく、また
、抵抗とクランプ用ダイオードの並列回路の負荷により
論理出力を得る場合のようにノイズマージンが低下する
ことがない． また、従来は、コレクタを共通接続したことによるノイ
ズマージンの低下を見込んで、論理振幅を大きめにして
いたが、本発明の回路では、その必要がなくなるので、
論理振幅を約７０ｍＶ小さくでき、コレクタが共通接続
されていない回路の高速化を図れるという効果がある．
、コレクタが共通に接続されていない場合と同じレベル
となる．入力端子１０５および１０６に入力される信号
が共にローレベルの時は、節点１５１はハイレベルとな
り、トランジスタ１２５がオン状態となる．したがって
、定電流源１４２の電流はトランジスタ１２５を通して
流れるため、負荷抵抗１１２には定電流源１４１からの
み電流が供給される。よって、この場合にも出力端子１
０３のローレベルは、コレクタ共通接続が形成されない
場合と同じレベルとなる． 以上説明したように、本実施例回路では、論理出力は抵
抗のみの負荷側から取り出されており、かつ、この負荷
抵抗１１２に電流が流れる場合には、必ず一つの定電流
源からのみ電流が供給されるので、論理振幅を常に通常
のＥＣＬ回路と同程度とすることができ、十分なノイズ
マージンを確保することが可能となる． なお、論理出力されない側のコレクタ共通接続点は、従
来通り負荷抵抗とレベルクランプ用ダイオードを用いて
いるので、入力端子１０５および１０６のうちいずれか
一方のみがハイレベルの時は、節点１５１のローレベル
が上昇するが、出力先が同一回路内であるため、異なる
回路間での結線に較べてノイズマージンを減少させる要
素が少なく、誤動作の危険は少ない． 第２図は、本発明の他の実施例を示すイネーブル付き２
人カデータセレクタの回路図である．この回路では、入
力端子２０８はセレクト端子であって、この端子がハイ
レベルになされると、トランジスタ２３４、２３２によ
ってトランジスタ２２３〜２２５ｆｌｔｌのＥＣＬ回路
が選択され、端子２０８がローレベルになされると、ベ
ースが参照電位印加端子２０９に接続されたトランジス
タ２３３によってトランジスタ２２８〜２３０側のＥＣ
Ｌ回路が選択される．そしてイネーブル端子である入力
端子２０５にローレベルの信号が入力された時に、入力
端子２０６，２０７に入力されたデータのうち選択され
た側のデータが出力端子２０３に出力される。入力端子
２０５にハイレベルが入力されると入力端子２０６、２
０７、２０８のレベルによらず、出力端子２０３におけ
る出力はローレベルとなる． 入力端子２０５のイネーブル信号がローレベルで、入力
端子２０６、２０７のうち、入力端子２０８の論理状態
により選択された側の端子がローレベルの場合、節点２
５１はローレベルであるから、トランンジスタ２２３ま
たは２２８がオン状態になる。よって、コレクタ共通接
続点に接続される負荷抵抗２１２には、定電流源２４２
からのみ電流が供給される．入力端子２０５のイネーブ
ル信号がローレベルで、入力端子２０６、２０７のうち
、入力端子２０８の論理状態により選択された側の端子
がハイレベルの場合、節点２５１はローレベルであるか
ら、トランジスタ２２４または２２９がオン状態になる
．したがって、コレク共通接続点に接続される負荷抵抗
２１２には電流が供給されない． 入力端子２０５のイネーブル信号がハイレベルで、入力
端子２０６、２０７のうち入力端子２０８の論理状態に
より選択された側の端子がローレベルの場合、節点２５
１がハイレベルとなるためトランジスタ２２５、２３０
のいずれかがオン状態になり、トランジスタ２２３、２
２８は共にオフ状態となるので、コレクタ共通接続点に
接続される負荷抵抗２１２には、トランジスタ２２１を
通して定電流源２４１からの電流のみが供給される． 入力端子２０５のイネーブル信号がハイレベルで、入力
端子２０６、２０７のうち、入力端子２ｏ８の論理状態
により選択された側の端子がローレベルの場合も負荷抵
抗２１２に流れる電流は、定電流源２４１の分のみであ
る． 以上説明したように、本実施例においても論理出力され
る側の負荷は抵抗のみであり、かつ、この負荷抵抗２１
１に電流が流れる場合には、必ず一つの定電流源のみか
ら電流が供給されるので、論理振幅を通常のＥＣＬ回路
と同等のものとすることができ、十分なノイズマージン
を確保することが可能となる．また、節点２５１のロー
レベルが先の実施例の節点１５１と同じ理由により、論
理によっては上昇するが、やはり先の実施例に関して述
べた説明と同じ理由により、誤作動の危険性は少ない． なお、バイパス用のトランジスタ１２５、２２５ （２
３０）が接続される側のＥＣＬ回路は、抵抗のみを負荷
としベースに参照電位が印加されるトランジスタを有す
るＥＣＬ回路である．第１図の例のように両方がこの条
件を満たす場合には、どちらか一方に接続される． ［発明の効果］ 以上説明したように、本発明は、コレクタが共通接続さ
れなＥＣＬ論理回路において、論理出力される側の負荷
は抵抗のみによって、また、論理出力されない側の負荷
は抵抗とクランブ用ダイオードとの並列回路によって構
成し、論理出力されない側のコレクタがハイレベルとな
った時には、論理出力される側の負荷抵抗に流れるべき
電流のうち、一定電流源分をバイパスさせるものである
ので、本発明によれば、論理出力される側の負荷抵抗に
電流が流れる場合には一つの定電流源分のみの電流が流
れるようにすることができ、通常のＥＣＬ論理回路と同
等の論理レベルを得ることができる．従って、本発明に
よれば、単に論理出力される側の負荷を抵抗のみとした
場合のように論理レベルが過大となることがなく、また
、抵抗とクランプ用ダイオードの並列回路の負荷により
論理出力を得る場合のようにノイズマージンが低下する
ことがない． また、従来は、コレクタを共通接続したことによるノイ
ズマージンの低下を見込んで、論理振幅を大きめにして
いたが、本発明の回路では、その必要がなくなるので、
論理振幅を約７０ｍＶ小さくでき、コレクタが共通接続
されていない回路の高速化を図れるという効果がある．
第１図、第２図は、それぞれ、本発明の実施例を示す回
路図、第３図は、従来例を示す回路図である． １０１、２０１、３０１・・・高電位側電源、１０２、
２０２、３０２・・・低電位側電源、 １０３、２０３
、３０３・・・出力端子、 １０４、２０４、２０９
、３０４・・・参照電圧印加端子、 １０５、１０６、
２０５〜２０８、３０５、３０６・・・入力端子、 １
１１〜１１４、２１１〜２１５、３１１、３１４・・・
抵抗、 １２１〜１２７，２２１〜２３０、２３２〜２
３４、３２１〜３２４、３２７・・・トランジスタ、
１３１、２３１、３３１・・・ダイオード、１４１、１
４２、２４１、２４２、３４１、３４２・・・定電流源
、 １５１、２５１・・・節点．
路図、第３図は、従来例を示す回路図である． １０１、２０１、３０１・・・高電位側電源、１０２、
２０２、３０２・・・低電位側電源、 １０３、２０３
、３０３・・・出力端子、 １０４、２０４、２０９
、３０４・・・参照電圧印加端子、 １０５、１０６、
２０５〜２０８、３０５、３０６・・・入力端子、 １
１１〜１１４、２１１〜２１５、３１１、３１４・・・
抵抗、 １２１〜１２７，２２１〜２３０、２３２〜２
３４、３２１〜３２４、３２７・・・トランジスタ、
１３１、２３１、３３１・・・ダイオード、１４１、１
４２、２４１、２４２、３４１、３４２・・・定電流源
、 １５１、２５１・・・節点．
Claims (1)
- 【特許請求の範囲】 第１のトランジスタのコレクタに負荷として抵抗が接続
され第２のトランジスタのコレクタに負荷として抵抗と
レベルクランプ用ダイオードとの並列回路が接続された
第１のＥＣＬ回路と、第１のトランジスタのコレクタが
第１のＥＣＬ回路の第１のトランジスタのコレクタに接
続され第２のトランジスタのコレクタが第１のＥＣＬ回
路の第２のトランジスタのコレクタに接続された第２の
ＥＣＬ回路とを具備する論理回路において、少なくとも
一方のＥＣＬ回路はその第１のトランジスタ側に参照電
位が入力されるものであり、前記並列回路と２つのコレ
クタとの接続点は直接またはエミッタフォロア回路を介
して、コレクタが電源に接続されエミッタが参照電位が
入力される第１のトランジスタを有するいずれかのＥＣ
Ｌ回路の共通エミッタ接続点に接続されたトランジスタ
のベースに接続され、かつ、 前記抵抗のみからなる負荷と２つのコレクタとの接続点
が論理出力点となされている、 ことを特徴とする論理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060283A JP2760017B2 (ja) | 1989-03-13 | 1989-03-13 | 論理回路 |
| US07/492,639 US5107145A (en) | 1989-03-13 | 1990-03-13 | High speed current mode logic circuit with constant logic level current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060283A JP2760017B2 (ja) | 1989-03-13 | 1989-03-13 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239722A true JPH02239722A (ja) | 1990-09-21 |
| JP2760017B2 JP2760017B2 (ja) | 1998-05-28 |
Family
ID=13137665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060283A Expired - Lifetime JP2760017B2 (ja) | 1989-03-13 | 1989-03-13 | 論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5107145A (ja) |
| JP (1) | JP2760017B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266521A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | コレクタドットｃｍｌ回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507621B2 (ja) * | 1996-05-28 | 2004-03-15 | 株式会社東芝 | 半導体集積回路 |
| US6483345B1 (en) * | 1999-06-23 | 2002-11-19 | Nortel Networks Limited | High speed level shift circuit for low voltage output |
| US6472908B1 (en) | 2000-02-03 | 2002-10-29 | Applied Micro Circuits Corporation | Differential output driver circuit and method for same |
| US6489811B2 (en) * | 2001-03-08 | 2002-12-03 | Hiband Semiconductor, Inc. | Logic gate with symmetrical propagation delay from any input to any output and a controlled output pulse width |
| US9614530B2 (en) | 2014-12-12 | 2017-04-04 | Samsung Display Co., Ltd. | Fast fall and rise time current mode logic buffer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773208B2 (ja) * | 1984-06-30 | 1995-08-02 | ソニー株式会社 | 論理回路 |
| JPH061898B2 (ja) * | 1986-06-17 | 1994-01-05 | 三菱電機株式会社 | 順序回路 |
| US4970417A (en) * | 1988-07-07 | 1990-11-13 | Fujitsu Limited | Emitter coupled logic latch circuit |
-
1989
- 1989-03-13 JP JP1060283A patent/JP2760017B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-13 US US07/492,639 patent/US5107145A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266521A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | コレクタドットｃｍｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5107145A (en) | 1992-04-21 |
| JP2760017B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917895B2 (ja) | 集積回路デジタル−アナログ変換器 | |
| JPH022711A (ja) | ３状態機能を備えたエミッタ結合型論理回路 | |
| JPH0328850B2 (ja) | ||
| JPH0531850B2 (ja) | ||
| JPS5848534A (ja) | 組合せ回路網のテスト方法 | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| EP0334545A2 (en) | Single-level multiplexer | |
| US4551638A (en) | ECL Gate with switched load current source | |
| JPS59117343A (ja) | １ゲ−ト遅延を有する出力マルチプレクサ | |
| JPH02239722A (ja) | 論理回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| JPS6038925A (ja) | 信号変換器 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| JPS6126252B2 (ja) | ||
| JPH0398315A (ja) | ワイヤードｏｒ論理回路 | |
| SU1264314A2 (ru) | Компаратор тока | |
| SU1580441A1 (ru) | Усилитель считывани | |
| SU1001479A1 (ru) | Интегральна логическа схема | |
| JPH0255973B2 (ja) | ||
| JP2876687B2 (ja) | マスタースライス方式集積回路装置 | |
| JPH0297117A (ja) | エミッタ結合論理回路装置 | |
| JPH03128528A (ja) | マスタースライス方式半導体集積回路装置 | |
| IE921196A1 (en) | Signal level converter |